CN1253929C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1253929C
CN1253929C CNB2004100015624A CN200410001562A CN1253929C CN 1253929 C CN1253929 C CN 1253929C CN B2004100015624 A CNB2004100015624 A CN B2004100015624A CN 200410001562 A CN200410001562 A CN 200410001562A CN 1253929 C CN1253929 C CN 1253929C
Authority
CN
China
Prior art keywords
fluorine
impurity
type
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100015624A
Other languages
English (en)
Other versions
CN1527368A (zh
Inventor
野田泰史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1527368A publication Critical patent/CN1527368A/zh
Application granted granted Critical
Publication of CN1253929C publication Critical patent/CN1253929C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

一种半导体装置及其制造方法，在半导体衬底(100)的上部形成N沟道扩散层(103)以及N型阱扩散层(104)，之后，在半导体衬底(100)上形成栅绝缘膜(101)以及栅电极(102)。接着，以栅电极(102)为掩模，注入硼以及氟，形成P型扩展注入层(106A)以及N型口袋杂质注入层(107A)。之后，以栅电极(102)为掩模，注入氟，形成氟注入层(109)。接着，对半导体衬底(100)进行快速热处理，形成P型高浓度扩展扩散层(106)以及N型扩散层(107)。其后，形成侧壁(108)以及P型高浓度源极·漏极层(105)。根据本发明，实现高浓度扩展扩散层的浅接合化以及低电阻化。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及能够实现细小化，同时，具有接合面浅且低阻抗的扩散层的半导体装置及其制造方法。
背景技术
随着半导体集成电路的高集成化，正在不断要求MIS型晶体管的细小化，为了实现这一目标，一直在追求具有接合面浅且低阻抗的扩展扩散层的MIS型晶体管。
以下将参照附图，对已有的半导体装置的制造方法进行说明(例如参见专利文献1)。
图9(a)～图9(e)显示了已有的半导体装置制造方法的制造工序的剖面结构。
首先，在图9(a)所示的工序中，向P型半导体衬底200中，离子注入作为N型杂质的砷(As)离子以及磷(P)离子。之后，通过进行热处理，在半导体衬底200的上部形成以砷为杂质的N型沟道扩散层203，以及在该N型沟道扩散层203的下侧区域形成以磷为杂质的N型阱层204。
接下来，在图9(b)所示的工序中，在于半导体衬底200上依次形成硅氧化膜和多晶硅膜之后，通过光刻法以及干腐蚀，对硅氧化膜以及多晶硅膜进行构图，从而形成栅氧化膜201以及栅电极202。
接下来，在图9(c)所示的工序中，以栅电极202为掩模，向半导体衬底200注入作为N型杂质的As离子，形成N型口袋(Pocket)注入层207A。接下来，以栅电极202为掩模，向半导体衬底200中注入P型杂质硼(B)离子，从而形成P型扩展(extension)注入层206A。
接着，在图9(d)所示的工序中，在将硅氮化膜堆积到半导体衬底200的全部面上之后，通过各向异性刻蚀对硅氮化膜进行刻蚀，从而在栅电极202的侧面上形成侧壁208。
接着，在图9(e)所示的工序中，以栅电极202以及侧壁208为掩模，向半导体衬底200中离子注入作为P型杂质的二氟化硼(BF2)离子，形成高浓度源极·漏极注入层。其后，通过在高温下进行短时间的热处理，形成P型高浓度源极·漏极扩散层205、P型扩展扩散层206以及N型口袋扩散层207。
由此，所述已有的半导体装置的制造方法，在形成P型扩展扩散层206的工序中，由于用于形成P型扩展注入层206A的硼注入的注入能量比通常情况下的还要低，从而形成浅的接合。
(专利文献1)特开2002-76136号公报
如此，所述已有的半导体装置的制造方法，通过在低能量且以高剂量的注入条件下，对半导体衬底200注入硼，因此，形成了注入面浅的P型扩展注入层206A。
但是，由于在注入硼后高温下进行的短时间热处理，而在半导体衬底200上产生了硼的瞬态增速扩散(Transient enhanced diffusion：以下称为TED)，由于因为该TED而使硼会扩散到比半导体衬底200的规定的接合面还要深的区域，因此，存在不能形成持有所期望的杂质分布(profile)的P型扩展扩散层206的问题。这里，所谓瞬态增速扩散(TED)，是指杂质原子与存在于半导体衬底中的晶格间硅或是原子空穴等的多余点缺陷相互作用，而使杂质原子的扩散增强的异常扩散现象。多余点缺陷常常是由离子注入的注入损伤(damage)而被导入。
因此，所述已有的半导体装置的制造方法，即使为得到更浅的接合而降低离子注入的注入能量，但因注入的掺杂剂的TED也会变大，因此，在仅仅将单一元素以低能量注入的情况下，难以形成具有浅接合且低阻抗的扩展扩散层的MIS型晶体管。
发明内容
本发明的目的在于解决所述已有的问题，实现高浓度的扩展扩散层的浅接合以及低阻抗。
为了实现所述目的，本发明的半导体装置的制造方法构成为，在注入用于形成扩展扩散层的杂质后注入氟，使加快注入杂质的扩散的晶格间硅与注入的氟进行反应，从而减少加速杂质扩散的晶格间硅，而以浅接合来形成低电阻的扩展扩散层。
具体而言，本发明的半导体装置的制造方法的特征在于包含：在第1导电型半导体区域上，形成隔着栅极绝缘膜而形成的栅电极的工序(a)；以所述栅电极为掩模，通过向所述半导体区域注入第2导电型的第1杂质，而在所述半导体区域形成扩展注入层的工序(b)；在所述工序(b)之后，以所述栅电极为掩模，通过向所述半导体区域内注入氟，而在所述扩展注入层的上部形成氟注入层的工序(c)；在所述工序(c)后，通过进行第1热处理，在所述半导体区域的上部形成所述第1杂质进行扩散而成的第2导电型扩展扩散层的工序(d)，所述工序(c)中氟的剂量为1×1013/cm2以上，是所述半导体区域不会非结晶化的剂量。
即，其特征在于，在半导体区域上，首先以隔着栅极绝缘膜形成的栅电极作为掩模注入第1杂质而形成扩展注入层之后，通过注入氟而形成氟注入层，然后进行激活扩展注入层的第1杂质的热处理。
根据本发明的半导体装置的制造方法，由于被注入到半导体区域的氟注入层中的氟，与热处理时引起杂质瞬态增速扩散的点缺陷进行反应而迅速扩散，因此，减少了与杂质相互作用的多余点缺陷，其结果，由于抑制了杂质的瞬态增速扩散而能够实现浅的且低电阻的扩展扩散层。另外，杂质元素为硼的情况下，尽管知道晶格间硅与硼反应，形成硼-晶格间硅簇(cluster)，所注入的硼惰性化的情况，但是，由于多余点缺陷减少，因此抑制了该硼-晶格间硅簇的生成，所以也同时抑制了硼的惰性化。
在本发明的半导体装置的制造方法中，工序(c)中氟的剂量为1×1013/cm2以上，最好是半导体区域不会非结晶化的剂量。如果是这样，就能够防止在离子注入不久后形成的于非结晶·晶体界面附近产生的EOR(end of range)的缺陷。
这种情况下，工序(c)中的氟的剂量最好小于3×1014/cm2。
在本发明的半导体装置的制造方法中，工序(c)中氟的注入射程，最好是与工序(b)中第1杂质的注入射程相等的程度。
在本发明的半导体装置的制造方法中，工序(b)包括通过以栅电极为掩模，将第1导电型的第2杂质注入半导体区域，而在半导体区域形成口袋注入层的工序。在工序(d)中，最好通过第1热处理，在半导体区域的扩展扩散层的下侧形成第2杂质扩散而成的第1导电型的口袋扩散层。
本发明的半导体装置的制造方法最好还包括：在工序(d)后，在栅电极的侧面上形成由绝缘膜构成的侧壁的工序(e)；以栅电极和侧壁为掩模，将第2导电型的第3杂质注入到半导体区域中，在半导体区域中形成源极·漏极注入层的工序(f)；在工序(f)之后，通过进行第2热处理，而在半导体区域的侧壁的侧方区域中形成由第3杂质扩散而成的第2导电型的源极·漏极扩散层的工序(g)。
在本发明的半导体装置的制造方法中，在工序(d)中，通过被注入到氟层中的氟，边与点缺陷相互作用边进行扩散，从而能够除去导入到半导体区域内的多余点缺陷。
本发明的半导体装置的制造方法，最好还包括：通过在工序(c)之后在工序(d)之前，在半导体区域内进行极低温度的热处理，实质上不使扩展注入层中的第1杂质进行扩散，且通过第1杂质和氟的分别注入而使半导体区域内产生的结晶损伤得以恢复。
这种情况中，极低温度的热处理最好是加热温度为400℃～600℃的热处理。
在本发明的半导体装置的制造方法中，工序(d)中的第1热处理最好是以下快速热处理，即，设定升温速度约100℃/s以上，且设定降温速度约80℃/s以上，设定加热温度为850℃～1050℃，将该加热温度的峰值温度最长保持约10秒钟或是不保持峰值温度的快速热处理。
本发明的半导体装置的制造方法中，工序(b)的第1杂质最好是硼或是铟。
本发明的半导体装置的制造方法中，工序(b)的第1杂质最好是砷。
在这种情况下，在工序(d)的第1热处理中，最好是在氟捕获了于半导体区域的上部形成的原子空穴的状态下，扩展注入层的第1杂质进行扩散。
在本发明的半导体装置的制造方法中，最好是：工序(b)的第1杂质的注入剂量是半导体区域不会非结晶化的剂量，通过若干次反复进行由工序(b)的第1杂质注入、工序(c)的氟的注入、以及工序(d)的第1热处理构成的一连串的处理工序，来形成具有规定杂质浓度的扩展扩散层。
本发明的半导体装置是利用本发明的半导体装置的制造方法所实现的半导体装置，其特征在于包括在第1导电型的半导体区域上隔着栅绝缘膜而形成的栅电极、半导体区域的栅电极的侧方区域中形成的第2导电型扩展扩散层，扩展扩散层是含有氟且不含有残留缺陷的结晶层。
(发明效果)
如果采用本发明的半导体装置及其制造方法，则通过在形成了扩展注入层后形成氟注入层，能够抑制用于激活的快速热处理中扩展注入层中的杂质的瞬态增强扩散。由此，能够获得设有具有低电阻扩展扩散层的MIS型晶体管的半导体装置，其中，所述扩展扩散层的杂质分布陡峭，具有浅接合，且抑制了由于剂量损耗而引起的电阻值的增大。
附图说明
图1(a)～(d)是显示本发明第1实施例的半导体装置的制造方法的工序顺序的剖面图。
图2(a)～(d)是显示本发明第1实施例的半导体装置的制造方法的工序顺序的剖面图。
图3(a)是显示注入到半导体衬底中的硼的接合深度与冷却时间的关系曲线。图3(b)是表示注入到半导体衬底内的硼的密度与退火时间关系的曲线。
图4(a)～(e)是表示本发明第2实施例的半导体装置的制造方法的工序顺序的剖面图。
图5(a)～(d)是显示本发明第2实施例的半导体装置的制造方法的工序顺序的剖面图。
图6表示了本发明第2实施例的半导体装置的制造方法的一部分工序中从半导体衬底的表面开始的深度方向的杂质分布，(a)是显示离子注入后不久的杂质分布的曲线，(b)是显示在极低温度热处理之后不久的杂质分布的曲线图，(c)是显示激活热处理之后不久的杂质分布的曲线图。
图7(a)～(e)是显示本发明第3实施例的半导体装置的制造方法的工序顺序的剖面图。
图8(a)～(d)是显示本发明第3实施例的半导体装置的制造方法的工序顺序的剖面图。
图9(a)～(d)是显示以往半导体装置的制造方法的工序顺序的剖面图。
具体实施方式
(第1实施例)
以下将参照附图对本发明的第1实施例进行说明。
图1(a)～图1(d)以及图2(a)～图2(d)显示了本发明第1实施例的半导体装置的制造方法的工序顺序的剖面结构。
首先，如图1(a)所示，通过在由P型硅构成的半导体衬底100的沟道形成区域中，在注入能量为140keV和注入剂量为5×1012/cm2的注入条件下，离子注入作为N型杂质的砷(As)离子，而在半导体衬底100的上部形成N型沟道注入层103A。其后，半导体衬底100的N型阱形成区域中，在注入能量为260keV和注入剂量为1×1013/cm2的第1注入条件下，进行第一次离子注入作为N型杂质的磷(P)离子，接下来，在注入能量为540keV和注入剂量为1×1013/cm2的第2注入条件下，进行第二次离子注入作为N型杂质的磷(P)离子，从而，在半导体衬底100的N沟道注入层103A的下侧区域中，形成N型阱注入层(图中未示)。
接下来，如图1(b)所示，在形成N沟道注入层103A和N型阱注入层后，以约100℃/s以上最好约200℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者是不保持峰值温度的第1快速热处理(RTA)。通过第1快速热处理，在半导体衬底100的上部形成由N型沟道注入层103A中注入的砷扩散而成的N型沟道扩散层103。与此同时，在N型沟道扩散层103的下侧区域中与该N型沟道扩散层103相接地形成由N型阱注入层中注入的磷扩散而形成的N型阱扩散层104。在本申请的说明书中，所谓不保持峰值温度的快速热处理，是指在热处理温度达到峰值温度的同时进行降温的热处理。
接下来，如图1(c)所示，在半导体衬底100上，例如，通过热氧化而形成厚度1.5nm左右的硅氧化膜，接下来，通过化学气相淀积(CVD)法而在硅氧化膜上形成厚度150nm左右的多晶硅膜。其后，利用光刻法以及干腐蚀法，对所形成的硅氧化膜以及多晶硅膜进行构图，由硅氧化膜形成栅绝缘膜101，由多晶硅膜形成栅电极102。对刻蚀气体来说，对多晶硅膜使用以氯为主要成分的气体，对硅氧化膜使用以氟代烃为主要成分的气体。另外作为栅绝缘膜101尽管使用了硅氧化膜，但是也可以使用氧氮化硅膜(SiON膜)或是铪氧化膜(HfOx)等的高电介质绝缘膜(high-k膜)来代替硅氧化膜。对于栅电极102，也可以代替多晶硅膜而使用在多晶硅上层叠金属膜的即多金属膜。
接下来，如图1(d)所示，以栅电极102为掩模，通过在注入能量为1keV以及注入剂量为3×1014/cm2的注入条件下，向半导体衬底100离子注入作为P型杂质的硼(B)离子，从而，在半导体衬底100的栅电极102的两侧方的区域中形成扩展注入层106A。接着，以栅电极102为掩模，通过在注入能量为50keV～150keV，更好是80keV以及注入剂量为4×1013/cm2的注入条件下，向半导体衬底100中离子注入作为N型杂质的砷(As)离子，从而，在半导体衬底100的P型扩展注入层106A的下侧区域中形成N型口袋杂质注入层107A。这里，P型扩展注入层106A和N型口袋杂质注入层107A的深度，最好比N沟道扩散层103的接合面更浅。又，用于形成P型扩展注入层106A的硼离子的剂量以及用于形成N型口袋杂质注入层107A的砷离子的剂量，最好是使半导体衬底100不会非结晶化的程度的剂量。
此外，在第1实施例中，尽管是在形成由注入砷离子而成的N型口袋杂质注入层107A之前形成了由注入硼离子而成的P型扩展注入层106A，但是，与此相反，也可以在形成由注入硼离子而成的P型扩展注入层106A之前形成由注入砷离子而成的N型口袋杂质注入层107A。由此，由于在先注入的砷离子而防止后注入的硼离子对于半导体衬底100的沟道效应(channeling)，因此，能进一步浅地形成P型扩展注入层106A的注入深度。
接下来，如图2(a)所示，以栅电极102为掩模，通过在注入能量为2keV以及注入剂量为5×1013/cm2的注入条件下，向半导体衬底100离子注入氟(F)，从而，在P型扩展注入层106A的上部形成氟注入层109。此时，设定氟的剂量为1×1013/cm2以上且半导体衬底100不会非结晶化的剂量，更优选是小于3×1014/cm2。另外，此时的氟注入射程，设为小于形成P型扩展注入层106A时的硼注入射程的5倍，最好是与硼注入射程相同的程度。
接着，如图2(b)所示，以约100℃/s以上最好是以约200℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者不保持峰值温度而以约80℃/s的降温速度进行降温的第2快速热处理(RTA)。通过该第2快速热处理，在半导体衬底100的栅电极102的两侧区域，形成P型高浓度扩展扩散层106以及N型口袋扩散层107。其中，P型高浓度扩展扩散层106，具有含于P型扩展注入层106A中的硼离子扩散而成的浅的接合面；所述N型口袋扩散层107是含于N型口袋注入层107A中的砷离子扩散而成的，其在各扩展扩散层106的下侧区域上与该扩展扩散层106相接。
接下来，如图2(c)所示，例如通过CVD法，在半导体衬底100上，在含有栅电极102的整个面上淀积了厚度约50nm的硅氮化膜。接着，通过对淀积的硅氮化膜进行使用以氟代烃为主要成分的气体的各向异性刻蚀(エツチバツク)，在栅电极102的两侧面上形成以硅氮化膜构成的侧壁108。这里，对于侧壁108，也可以代替硅氮化膜，而使用硅氧化膜或是氧氮化硅膜，还可以使用由硅氮化膜、硅氧化膜以及氧氮化硅膜中至少2种膜构成的层叠膜来代替硅氧化膜。
接下来，如图2(d)所示，以栅电极102以及侧壁108为掩模，通过在注入能量为2keV～5keV以及注入剂量为3×1015/cm2的注入条件下，向半导体衬底100离子注入作为P型杂质的硼，从而，在半导体衬底100侧壁108的两侧方区域中形成P型高浓度源极/漏极注入层。其后，以约200℃/s～250℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者不保持峰值温度的第3快速热处理(RTA)。通过该第3快速热处理，在半导体衬底100侧壁108的两侧区域，形成由高浓度源极·漏极注入层的硼离子扩散而成的P型高浓度源极·漏极扩散层105。其中，该P型高浓度源极·漏极扩散层105，与P型高浓度扩展扩散层106连接，且具有比该扩展扩散层106更深的接合面。这里，P型高浓度源极·漏极扩散层105的接合面，形成得比N型口袋扩散层107的接合面更深。由此，仅仅在各侧壁108的下侧，分别形成P型高浓度扩展扩散层106以及N型口袋扩散层107。
此外，第1实施例的扩展区域的氟浓度，与图2(a)所示的氟注入不久后的情况相比，在形成图2(d)所示的P型高浓度源极·漏极扩散层105后，通过其间进行的第2快速热处理等热处理，氟向外部扩散而得以降低，但是，在半导体衬底100的表面附近残存有仅能够测量的水平的氟原子。
如上所述，根据第1实施例的半导体装置的制造方法，则在以1keV的低能量离子注入硼形成P型扩展注入层106A之后，以半导体衬底不会非结晶化的程度的低剂量(5×1013/cm2)来进行形成氟注入层109时的离子注入，其后，利用第2快速热处理，激活P型扩展注入层106A中注入的硼。
本申请的发明人在用于扩散作为P型扩展注入层106A中注入的P型杂质的硼的热处理(退火)工序之前，向P型扩展注入层106A的上部注入氟离子，对该注入后的氟离子对于硼扩散的影响进行了研究。通过这种研究，本申请的申请人获得了以下见解，即，在形成氟注入层109时的氟的注入条件中，存在能够抑制硼引起的TED的最佳值。利用图3(a)以及图3(b)来说明这种见解。
图3(a)显示了硼的接合深度的变化(ΔXi)相对于退火时间的变化。这里，接合深度的变化(ΔXi)表示所注入的硼的退火后的接合深度与离子注入不久后的接合深度的差。在图3(a)中，实线所示的曲线表示仅注入硼而不注入氟、进行退火的通常的接合深度的变化。点划线所表示的曲线表示在注入硼后以衬底不会非结晶化的程度的低剂量来注入氟、进行退火的本发明的接合深度的变化。作为比较用的、由虚线表示的曲线，表示在硼注入后以半导体衬底非结晶化的程度即超过硼剂量2倍的高剂量注入氟、进行退火情况下的接合深度的变化。正如可以从图3(a)中了解的那样，虚线所示的曲线表示随着退火时间的增加，接合深度变大，这是TED更加得到增强的结果。
由图3(a)可知：本发明在以氟的剂量少且半导体衬底不会非结晶化的低剂量进行氟的注入的情况下，与不注入氟的情况相比，硼的扩散更受抑制，能够形成更浅的接合面。与此相对，在加大氟的剂量、以半导体衬底非结晶化的高剂量来注入氟的情况下，与不注入氟的情况相比，硼更深地扩散，根据这种认识，本发明的特征在于，以能够可靠地抑制P型高浓度扩展扩散层106中的硼的扩散的条件即以半导体衬底100不会非结晶化的程度的剂量来注入氟。通过注入氟时满足该条件，抑制了形成P型高浓度扩展扩散层106的热处理时硼的TED，因此，能够可靠地较浅地形成该P型高浓度扩展扩散层106的接合面。此时，由于同时抑制了硼向半导体衬底100表面方向的扩散，而抑制了硼的剂量损耗，因此还能够实现P型高浓度扩展扩散层106的低电阻化。
图3(b)显示了半导体衬底中标准化后的硼的面密度相对于退火时间的变化。这里，标准化后的硼的面密度，表示退火后的硼的面密度与离子注入后的硼的面密度的比，该值是用百分率来表示的。图3(b)中，实线所示的曲线表示没有注入氟的已往的情况；点划线所示的曲线表示以低剂量注入氟、进行退火的本发明的情况；虚线所示的曲线是比较用的，表示以高剂量注入氟的情况。
从图3(b)中可知，如虚线的曲线所示，通过以高剂量向半导体衬底注入氟而使硼的剂量损耗变大，如点划线的曲线所示，通过将氟的剂量下降到例如是1×1014/cm2以下，能够抑制硼的剂量损耗的增大。由此，由于抑制了注入硼后退火时硼的剂量损耗，因此，使P型扩展注入层106A的剂量不会高至所需之上，且形成低电阻且接合面浅的P型高浓度扩展扩散层106。
这里，被注入到氟注入层109中的氟，由于在进行热处理时会向半导体衬底100的表面方向迅速扩散，并脱离半导体衬底100，因此，形成氟注入层109时氟的注入射程，最好与硼的注入射程相同或是比硼还稍微深一点地注入。
在第1实施例中，氟注入层109是在通过低能量的硼注入而形成P型扩展注入层106A后进行的。因此，注入的硼的杂质分布不受氟注入的影响，因此，能够可靠地设计硼的杂质分布。
另一方面，也考虑了通过使用二氟化硼(BF2)来代替分别注入硼和氟，从而同时注入硼和氟的方法。但是，如果使用二氟化硼，则通常将硼固定为硼的2倍剂量来注入。由此，如果以形成P型高浓度扩展扩散层106程度的高剂量来注入二氟化硼，则由于注入了高于最适当值的高浓度的氟，所以半导体衬底100会非结晶化，其结果，不能得到本发明的抑制硼扩散的抑制效果。
基于上述原因，在形成了由于硼而生成的P型扩展注入层106A之后，通过进行满足氟的剂量为1×1013/em2以上且半导体衬底100不会非结晶化的注入条件的氟注入而形成氟注入层109，能够抑制由于硼的TED而引起的异常扩散。由此，硼的杂质分布陡峭且具有浅接合面，能够形成由剂量损耗而引起的电阻值增大得以抑制的、低电阻的P型高浓度扩展扩散层106。由此，能够可靠地形成具有浅接合且低电阻的P型高浓度扩展扩散层106的MIS型晶体管，还能够形成设置有具有高驱动能力的微小MIS型晶体管的半导体装置。
而且，P型扩展注入层106A、N型口袋杂质注入层107A以及氟离子注入层109，由于其任何一个都是以半导体衬底100不会非结晶化的剂量形成的，因此，MIS型晶体管的高浓度源极·漏极扩散层105中，不含有end of range(EOR)缺陷等残留缺陷层。由此，能够抑制由于残留缺陷层引起的接合泄漏的产生。这里，所谓EOR缺陷是指，在半导体为非结晶状态下施加热处理时，在离子注入后不久形成的非晶体·晶体界面的深度(位置)附近形成的缺陷层。因此，能够形成具备接合泄漏降低且具有高驱动力的细小MIS型晶体管的半导体装置。
(第2实施例)
以下，将参照附图对本发明的第2实施例进行说明。
图4(a)～图4(e)以及图5(a)～图5(d)显示了本发明第2实施例的半导体装置的制造方法的工序顺序的剖面结构。
首先，如图4(a)所示，通过在注入能量为70keV以及注入剂量为5×1012/cm2的注入条件下，向由P型硅构成的半导体衬底100的沟道形成区域，离子注入作为N型杂质的砷(As)离子，从而，在半导体衬底100的上部形成N型沟道注入层103A。其后，通过在注入能量为260keV以及注入剂量为1×1013/cm2的第1注入条件下，向半导体衬底100的N型阱(well)形成区域，将作为N型杂质的磷(P)离子第一次离子注入，接着，在注入能量为540keV以及注入剂量为1×1013/cm2的第2注入条件下进行第2次离子注入，从而，在半导体衬底100的N型沟道注入层103A的下侧区域中形成N型阱注入层(图中未示)。
接下来，如图4(b)所示，在形成N型沟道注入层103A和N型阱注入层之后，以约100℃/s以上最好约200℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者是不保持峰值温度的第1快速热处理(RTA)。通过第1快速热处理，在半导体衬底100的上部形成由N型沟道注入层103A中注入的砷扩散而成的N沟道扩散层103。与此同时，在N沟道扩散层103的下侧区域，与该N沟道扩散层103相接地形成由N型阱注入层中注入的磷扩散而形成的N型阱扩散层104。
接下来，如图4(c)所示，在半导体衬底100上，例如通过热氧化而形成厚度为1.5nm左右的硅氧化膜，接着，通过化学气相淀积(CVD)法而在硅氧化膜上形成厚度150nm左右的多晶硅膜。其后，利用光刻法以及干腐蚀法，对所形成的硅氧化膜以及多晶硅膜进行构图，由硅氧化膜形成栅绝缘膜101，由多晶硅膜形成栅电极102。对刻蚀气体来说，对多晶硅膜使用以氯为主要成分的气体，对硅氧化膜使用以氟代烃为主要成分的气体。作为栅绝缘膜101尽管使用了硅氧化膜，但是也可以使用氮氧化硅膜(SiNO膜)或是铪氧化膜(HfOx)等的高电介质绝缘膜(high-k膜)，来代替硅氧化膜。对于栅电极102，代替多晶硅膜，也可以使用多金属膜。
接下来，如图4(d)所示，以栅电极102为掩模，通过在注入能量为50keV～150keV更好的是80keV以及注入剂量为4×1013/cm2的注入条件下，向半导体衬底100离子注入作为N型杂质的砷(As)离子，从而，在半导体衬底100的栅电极102的两侧区域形成N型口袋杂质注入层107A。接下来，以栅电极102为掩模，通过在注入能量为1keV以及注入剂量为3×1014/cm2的注入条件下，向半导体衬底100中离子注入作为P型杂质的硼(B)离子，从而，在半导体衬底100的N型口袋杂质注入层107A的上部形成P型扩展注入层106A。这里，P型扩展注入层106A和N型口袋杂质注入层107A的深度，最好比N型沟道扩散层103的接合面还要浅。又，用于形成P型扩展注入层106A的硼离子的剂量以及用于形成N型口袋杂质注入层107A的砷离子的剂量，最好是不会使半导体衬底100非结晶化的程度的剂量。
接着，如图4(e)所示，以栅电极102为掩模，通过在注入能量为2keV以及注入剂量为5×1013/cm2的注入条件下，向半导体衬底100离子注入氟(F)，从而，在P型扩展注入层106A的上部形成氟注入层109。此时，将氟的剂量设定为1×1013/cm2以上且半导体衬底100不会非结晶化的剂量，更好是小于3×1014/cm2。此时的氟注入射程，设为小于形成P型扩展注入层106A时的硼注入射程的5倍，最好是与硼注入射程相同的程度。
接着如图5(a)所示，在形成P型扩展注入层106A、N型口袋杂质注入层107A以及氟注入层109之后，使半导体衬底100升温至400℃～600℃左右的温度，作为最多保持10秒左右的半导体处理中的热处理，进行极低温度的极低温度热处理。由该极低温度热处理，P型扩展注入层106A以及N型口袋注入层107A几乎不扩散各杂质，仅恢复由于离子注入而导致的结晶损伤，分别成为P型扩展注入退火层106B以及N型口袋注入退火层107B。
接着，如图5(b)所示，以约100℃/s以上最好是约200℃/s的升温速度下，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者不保持峰值温度而以约80℃/s的降温速度进行降温的第2快速热处理(RTA)。通过该第2快速热处理，在半导体衬底100的栅电极102的两侧区域，形成P型高浓度扩展扩散层106以及N型口袋扩散层107，其中，P型高浓度扩展扩散层106具有含于P型扩展注入退火层106B中的硼离子扩散而成的浅的接合面；所述N型口袋扩散层107是由含于N型口袋注入退火层107B中的砷离子扩散而成的，其在各扩展扩散层106的下侧区域，与该扩展扩散层106相接。
接下来，如图5(c)所示，例如通过CVD法，在半导体衬底100上，在含有栅电极102的整个面上淀积厚度约50nm的硅氮化膜。接着，通过对淀积的硅氮化膜进行使用以氟代烃为主要成分的气体的各向异性刻蚀，在栅电极102的两侧面上形成以硅氮化膜构成的侧壁108。这里，对于侧壁108，代替硅氮化膜，可以使用硅氧化膜或是氧氮化硅膜，还可以使用由硅氮化膜、硅氧化膜以及氧氮化硅膜中的至少2种膜构成的层叠膜。
接着，如图5(d)所示，以栅电极102以及侧壁108为掩模，在注入能量为2keV～5keV以及注入剂量为3×1015/cm2的注入条件下，向半导体衬底100离子注入作为P型杂质的硼，从而，在半导体衬底100侧壁108的两侧区域形成P型高浓度源极·漏极注入层。之后，以约200℃/s～250℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最多保持10秒左右或者不保持峰值温度的第3快速热处理(RTA)。通过该第3快速热处理，在半导体衬底100侧壁108的两侧区域中，形成由高浓度源极·漏极注入层的硼离子扩散而形成的P型高浓度源极·漏极扩散层105。其中，该P型高浓度源极·漏极扩散层105，与P型高浓度扩展扩散层106连接，且具有比该扩展扩散层106更深的接合面。这里，P型高浓度源极·漏极扩散层105的接合面，形成得比N型口袋扩散层107的接合面深。由此，仅仅在各侧壁108的下侧，分别形成P型高浓度扩展扩散层106以及N型口袋扩散层107。
在形成图5(d)所示的P型高浓度源极·漏极扩散层105后，通过其间进行的第2快速热处理等热处理，氟向外部扩散，而使第2实施例的扩展区域的氟浓度与图4(e)所示的氟注入不久后的情况相比下降，但是，在半导体衬底100的表面附近仅残存有可测量程度的氟原子。
图6(a)～图6(c)表示本发明第2实施例的半导体装置的制造方法的部分工序中从衬底表面向深度方向的杂质的浓度分布。图6(a)是硼以及氟的离子注入后的杂质浓度分布，实线表示图4(d)的P型扩展注入层106A中的硼的浓度分布，虚线表示图4(e)的氟注入层109中的氟的浓度分布。
图6(b)是极低温度热处理后的各杂质的浓度分布，实线表示图5(a)的P型扩展注入退火层106B中的硼的浓度分布，虚线表示图5(a)的氟注入退火层109B中的氟的浓度分布。
图6(c)是激活热处理后的各杂质的浓度分布，实线表示图5(b)的P型高浓度扩展扩散层106的硼的浓度分布，虚线表示图5(b)的残留氟的浓度分布。
第2实施例的特征在于，图5(a)所示工序中，通过在注入氟离子之后进行温度400℃～600℃左右的极低温度热处理，回复由砷、硼以及氟的各种离子注入而产生的的结晶损伤层。这里，在半导体工序中，作为400℃左右温度区域的极低温度区域，在半导体衬底处于非结晶化的情况下，是被作为固相外延再生长(Solid Phase Epitaxial Regrowth)而了解的、固相再生长现象发生的温度区域。
相对于图6(a)所示的离子注入之后不久的杂质浓度分布，图6(b)所示的极低温度热处理后的杂质浓度分布，由于在通常使用的掺杂剂的情况下其扩散系数与点缺陷的扩散系数相比充分小，因此，几乎没有扩散。但是，通常，在注入不作为掺杂剂使用的氟后的氟注入层109的情况下，由于即便在400℃左右的极低温度下氟也能快速扩散，因此如果在该极低温度区域进行热处理，则能够使点缺陷以及氟选择地扩散。即，此时，由于氟与点缺陷相互作用而扩散，因此，在极低温度热处理工序中，基本上能够消除由于离子注入而产生的多余点缺陷。而且，如前所述，通过极低温度热处理，P型扩展注入退火层106B的接合位置与在离子注入后不久几乎没有变化。
但是，若仅仅借助于极低温度热处理，则所注入的磷或硼等杂质的激活不充分，因此，在进行了极低温度热处理后，在图5(b)所示工序中，通过进行例如是尖峰(spike)RTA或闪光灯(flash lamp)退火等快速热处理，来实现杂质的激活。在第2实施例中，由于在通过极低温度热处理而充分消除了多余点缺陷后进行第2快速热处理，从而如图6(c)所示抑制了由于TED而引起的杂质的异常扩散，因此，能够以陡峭的杂质分布且原样保持浅接合的状态下实现了杂质的激活。
如此，第2实施例的半导体装置的制造方法，在以1keV的低能量进行注入硼而形成的P型扩展注入层106A的离子注入、并以5×1013/cm2的比较低的剂量进行氟离子注入从而形成氟注入层109之后，通过对半导体衬底100进行400℃～600℃左右的极低温度热处理，恢复在半导体衬底100中产生的由于离子注入而引起的注入损伤。其后，由于通过高温的第2快速热处理，而激活P型扩展注入退火层106B中掺杂的硼，因此，可即制由硼引起的TED。由此，P型高浓度扩展扩散层106的接合面不会向深度方向扩大，因此，能够较浅地形成该P型高浓度扩展扩散层106的接合面。与此同时，由于还抑制了硼向半导体衬底100的表面方向扩散，因此抑制了硼的剂量损耗。
利用上述方法，在注入硼形成P型扩展注入层106A后，通过以1×1013/cm2以上且半导体衬底100不会非结晶化的剂量向半导体衬底100注入氟，能够可靠地形成硼的杂质分布陡峭且具有浅接合面、并抑制了由于剂量损耗而引起的电阻值的增大的、低电阻的P型高浓度扩展扩散层106。
在掺杂了氟的状态下进行极低温度热处理之后进行高温的激活热处理，所以使由于离子注入而引起的损伤缺陷层恢复为结晶层，因而减少了残留缺陷。其结果，还能够防止由于注入损伤而致的残留缺陷所引起的漏电流。
(第3实施例)
以下将参照附图对本发明的第3实施例进行说明。
图7(a)～图7(e)以及图8(a)～图8(d)显示了本发明第3实施例的半导体装置的制造方法的工序顺序的剖面结构。
首先，如图7(a)所示，通过在注入能量为70keV以及注入剂量为5×1012/cm2的注入条件下，向由P型硅构成的半导体衬底100的沟道形成区域中离子注入作为N型杂质的砷(As)离子，从而在半导体衬底100的上部形成N沟道注入层103A。其后，通过在注入能量为260keV以及注入剂量为1×1013/cm2的第1注入条件下，向半导体衬底100的N型阱形成区域中第一次离子注入作为N型杂质的磷(P)离子，接着，在注入能量为540keV以及注入剂量为1×1013/cm2的第2注入条件下，进行第2次离子注入，从而，在半导体衬底100的N沟道注入层103A的下侧区域中形成N型阱注入层(图中未示)。
接下来，如图7(b)所示，在形成N沟道注入层103A以及N型阱注入层后，以约100℃/s以上最好约200℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最长保持10秒左右或者是不保持峰值温度的第1快速热处理(RTA)。通过第1快速热处理，在半导体衬底100的上部形成由N沟道注入层103A中注入的砷发生扩散而成的N沟道扩散层103。与此同时，在N沟道扩散层103的下侧区域中，与该N沟道扩散层103相接地形成由N型阱注入层中注入的磷发生扩散而形成的N型阱扩散层104。
接下来，如图7(c)所示，在半导体衬底100上，例如，通过热氧化而形成厚度1.5nm左右的硅氧化膜，接下来，通过化学气相淀积(CVD)法而在硅氧化膜上形成厚度150nm左右的多晶硅膜。之后，利用光刻法以及干腐蚀法，对所形成的硅氧化膜以及多晶硅膜进行构图，由硅氧化膜形成栅绝缘膜101，由多晶硅膜形成栅电极102。对刻蚀气体来说，对多晶硅膜使用以氯为主要成分的气体，对硅氧化膜使用以氟代烃为主要成分的气体。尽管使用了硅氧化膜作为栅绝缘膜101，但是也可以使用氧氮化硅膜(SiNO膜)或是铪氧化膜(HfOx)等高电介质绝缘膜(high-k膜)来代替硅氧化膜。对于栅电极102，也可以使用多金属膜来代替多晶硅膜。
接下来，如图7(d)所示，以栅电极102为掩模，通过在注入能量为0.5keV以及注入剂量为5×1013/cm2的注入条件下，进行向半导体衬底100离子注入作为P型杂质的硼(B)离子，从而，在半导体衬底100的上部形成P型注入层106a。接下来，以栅电极102为掩模，通过在注入能量为2keV以及注入剂量为1×1013/cm2的注入条件下，进行向半导体衬底100中离子注入氟(F)，从而，在半导体衬底100的P型注入层106a的上部形成氟注入层109。
接着，如图7(e)所示，以约100℃/s以上最好是约200℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最长保持10秒左右或者不保持峰值温度而以约80℃/s的降温速度进行降温的第2快速热处理(RTA)。通过该第2快速热处理(RTA)，所注入的氟离子向半导体衬底100的表面还有向外方扩散，且在半导体衬底100的栅电极102的两侧区域中，形成具有浅接合面的P型扩散层106b。
在第3实施例中，将图7(d)和图7(e)所示工序即硼和氟的离子注入以及第2快速热处理看作是一个处理工序，并若干次反复进行该处理工序，这若干次例如可以是6次。若进行该处理工序，如图8(a)所示，通过向P型注入层106a中6次注入硼，能够得到具有规定杂质浓度的P型扩展注入层106A。尽管没有将该处理工序的反复进行次数限定为一定是6次，但是，一次离子注入必须在不会因硼以及氟的离子注入而在半导体衬底100形成非结晶层程度的剂量进行并且必须在得到规定的杂质浓度之前一直反复进行。在分为若干次进行离子注入后，每次注入都必须实施高温且短时间的快速热处理。为方便起见，这里，将多次例如6次的热处理统称为第2热处理。
然后，如图8(a)所示，在通过反复处理工序中最后的氟注入而形成氟注入层109后，以栅电极102为掩模，在以注入能量为50keV～150keV、更好是80keV以及注入剂量为4×1013/cm2的注入条件下，向半导体衬底100离子注入作为N型杂质的砷(As)离子，从而在半导体衬底100的P型扩展注入层106A的下侧区域中形成N型口袋杂质注入层107A。
接着，如图8(b)所示，通过进行反复处理工序中最后的第2快速热处理，在半导体衬底100的栅电极102两侧方的区域中，形成P型高浓度扩展扩散层106以及N型口袋扩散层107。其中，P型高浓度扩展扩散层106，具有含于P型扩展注入层106A内的硼离子发生扩散而成的浅接合面；所述N型口袋扩散层107是由含于N型口袋注入层107A内的砷离子发生扩散而成的，其在各扩展扩散层106的下侧区域与该扩展扩散层106相接。
接着，如图8(c)所示，通过例如是CVD法，而在半导体衬底100上，在含有栅电极102的整个面上淀积了厚度约50nm的硅氮化膜。接着，通过对淀积的硅氮化膜进行使用以氟代烃为主要成分的气体的各向异性刻蚀，在栅电极102的两侧面上形成以硅氮化膜构成的侧壁108。这里，对于侧壁108，也可以使用硅氧化膜或是氧氮化硅膜来代替硅氮化膜，还可以使用由硅氮化膜、硅氧化膜以及氧氮化硅膜中至少2种膜构成的层叠膜来代替硅氮化膜。
接下来，如图8(d)所示，以栅电极102以及侧壁108为掩模，通过在注入能量为2keV～5keV以及注入剂量为3×1015/cm2的注入条件下，向半导体衬底100离子注入作为P型杂质的硼，从而，在半导体衬底100侧壁108两侧方区域中形成P型高浓度源极·漏极注入层。其后，以约200℃/s～250℃/s的升温速度，将半导体衬底100升温至850℃～1050℃左右的温度，进行将峰值温度最长保持10秒左右或者不保持峰值温度的第3快速热处理(RTA)。通过该第3快速热处理，在半导体衬底100侧壁108的两侧方区域中，形成由高浓度源极·漏极注入层的硼离子扩散而形成的P型高浓度源极·漏极扩散层105。其中，该P型高浓度源极·漏极扩散层105，与P型高浓度扩展扩散层106连接，且具有比该扩展扩散层106更深的接合面。这里，P型高浓度源极·漏极扩散层105的接合面，形成得比N型口袋扩散层107的接合面更深。由此，仅仅在各侧壁108的下侧，分别形成P型高浓度扩展扩散层106以及N型口袋扩散层107。
此外，第3实施例的扩展区域的氟浓度，与图7(d)所示的氟注入不久后的情况相比，在形成图8(d)所示的P型高浓度源极·漏极扩散层105后，通过其间进行的第2快速热处理等热处理，氟向外部扩散而得以降低，但是，在半导体衬底100的表面附近残存有仅能够测量的水平的氟原子。
由此，根据第3实施例的半导体装置的制造方法，将硼的注入、氟的注入以及激活的快速热处理作为1次处理工序，将该处理工序反复进行若干次，以使能够在半导体衬底100的栅电极102的侧壁108的下侧区域中形成具有规定杂质浓度的P型高浓度扩展扩散层106。此时，在每一次离子注入中，以半导体衬底100不会非结晶化的程度的剂量来进行硼以及氟的离子注入。其结果，能够可靠地形成具有浅接合面且抑制了由于剂量损耗而引起电阻增大的低电阻的扩展扩散层106。
如第1实施例中所说明的那样，在为了抑制硼的TED而进行的氟注入中，存在最佳的注入条件。例如，在氟浓度高、半导体衬底会处于非结晶化的情况下，硼的接合深度变宽且硼的剂量损耗也增大。从这个观点来看，在以更高地浓度形成由于硼而生成的扩散层的情况下，对于硼，如果以半导体衬底非结晶化的剂量以上的剂量进行离子注入，则即使向半导体衬底中注入氟，也很难形成注入硼而形成的浅扩散层。
因此，在第3实施例中，通过分多次进行硼以及氟的离子注入，能够防止由硼以及氟的离子注入引起的半导体衬底的非结晶化。由此，由于在用于激活的第2快速热处理时，半导体衬底保持结晶状态下硼以及氟扩散，因此，在发挥了由氟来抑制硼的扩散的效果的同时，还可能较浅地形成P型高浓度扩展扩散层106。
在为了使P型高浓度扩展扩散层106的接合面更浅而将硼注入的注入能量较低的情况下，尽管非结晶化发生的剂量值(阀值)降低，但是，通过分割为若干次，并以低剂量离子注入1次的离子注入，每次注入都进行快速热处理，以恢复半导体衬底的结晶性，从而，能够避免所谓在低注入能量下发生非结晶化的问题。
另外，在第1～第3实施例中，高浓度源点漏极扩散层105尽管是利用一次的硼注入而形成P型高浓度源极·漏极注入层后，通过进行第3快速热处理而形成的，但是，与第3实施例中的P型高浓度扩展扩散层106和形成方法相同地，也可以通过将以不会非结晶化的程度的剂量离子注入硼以及氟的工序、以及其后的第3快速热处理工序看作是1个处理工序，并反复多次进行该处理工序来形成。也可以在分为多次离子注入硼以及氟时，也可以在每次注入时改变离子注入角度，例如是扭转角，即进行旋转注入。
在第1～第3实施例中，尽管将砷离子用于N沟道扩散层103的杂质离子，但也可以使用质量数比砷离子大的锑(Sb)等显示N型的元素离子，或是砷离子和质量数大于该砷离子的显示N型的元素离子双方，来代替砷离子。
尽管使用P沟道MIS型晶体管作为半导体装置进行了说明，但是也可以不是这样，而是N沟道MIS型晶体管。在是N沟道MIS型晶体管的情况下，作为构成扩展扩散层的N型杂质离子，能够使用例如是砷(As)离子、或是锑(Sb)离子以及铋(Bi)离子等这类质量数大于砷离子的5B族元素。
在第1～第3实施例中，尽管在栅电极102的侧面上直接形成了侧壁108，但是，也可以在栅电极102和侧壁108之间，形成作为扩展注入掩模的由氧化硅构成的偏置隔片(offset spacer)。
侧壁108并不仅仅限于单层膜，例如也可以是由剖面为L字形的硅氧化膜及在其上形成的硅氮化膜构成的层叠膜。
根据本发明的半导体装置及其制造方法，可以得到设有具有低电阻扩展扩散层的MIS型晶体管的半导体装置，所述扩展扩散层，杂质分布陡峭，具有浅连接，且抑制了因剂量损耗而引起的电阻值增大。该装置可作为能够实现细小化、同时具有接合面浅且低电阻的扩散层的半导体装置而使用。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，具有：
在第1导电型半导体区域上，形成隔着栅极绝缘膜而形成的栅电极的工序(a)；
以所述栅电极为掩模，通过向所述半导体区域注入第2导电型的第1杂质，而在所述半导体区域形成扩展注入层的工序(b)；
在所述工序(b)之后，以所述栅电极为掩模，通过向所述半导体区域内注入氟，而在所述扩展注入层的上部形成氟注入层的工序(c)；
在所述工序(c)后，通过进行第1热处理，在所述半导体区域的上部形成所述第1杂质进行扩散而成的第2导电型扩展扩散层的工序(d)，
所述工序(c)中氟的剂量为1×1013/cm2以上，是所述半导体区域不会非结晶化的剂量。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述工序(c)中氟的剂量小于3×1014/cm2。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述工序(c)中氟的注入射程，是与所述工序(b)中的第1杂质的注入射程相同程度。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述工序(b)包括通过以所述栅电极为掩模，向所述半导体区域中注入第1导电型的第2杂质，而在所述半导体区域形成口袋注入层的工序；
在所述工序(d)中，通过所述第1热处理，在所述半导体区域的所述扩展扩散层的下侧，形成所述第2杂质进行扩散而成的第1导电型的口袋扩散层。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述工序(d)后，还具有：
在所述栅电极的侧面上形成由绝缘膜构成的侧壁的工序(e)；
以所述栅电极和侧壁为掩模，向所述半导体区域中注入第2导电型的第3杂质，在所述半导体区域中形成源极·漏极注入层的工序(f)；以及
在所述工序(f)后，通过进行第2热处理，在所述半导体区域的所述侧壁的侧方区域中，形成由所述第3杂质进行扩散而成的第2导电型源极·漏极扩散层的工序(g)。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述工序(d)中，通过被注入到所述氟注入层中的氟一边与点缺陷相互作用一边进行扩散，从而除去被导入所述半导体区域中的多余点缺陷。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述工序(c)之后且在所述工序(d)之前，还具有：
通过对所述半导体区域进行极低温度热处理，而在使所述扩展注入层中的所述第1杂质实质上不扩散的前体下，通过所述第1杂质和氟的分别注入，恢复在所述半导体区域所产生的结晶损伤的工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，
所述极低温度热处理是加热温度400℃～600℃的热处理。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述工序(d)中的第1热处理是，设定升温速度100℃/s以上、且设定降温速度80℃/s以上、设定加热温度为850℃～1050℃、将该加热温度的峰值温度最长保持10秒钟或是不保持峰值温度的快速热处理。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述工序(b)的第1杂质是硼或是铟。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述工序(b)的第1杂质是砷。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述工程(d)的第1热处理中，在氟捕获了于所述半导体区域的上部形成的原子空穴的状态下，所述扩展注入层的第1杂质进行扩散。
13.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述工序(b)中所述第1杂质的注入剂量是所述半导体区域不会非结晶化的剂量；
通过若干次反复进行由所述工序(b)的第1杂质注入、所述工序(c)的氟的注入、以及所述工序(d)的第1热处理构成的一连串的处理工序，来形成具有规定杂质浓度的所述扩展扩散层。
CNB2004100015624A 2003-03-04 2004-01-13 半导体装置及其制造方法 Expired - Lifetime CN1253929C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003056860 2003-03-04
JP2003056860 2003-03-04

Publications (2)

Publication Number Publication Date
CN1527368A CN1527368A (zh) 2004-09-08
CN1253929C true CN1253929C (zh) 2006-04-26

Family

ID=32821172

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100015624A Expired - Lifetime CN1253929C (zh) 2003-03-04 2004-01-13 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7138322B2 (zh)
EP (1) EP1455386A3 (zh)
CN (1) CN1253929C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808997B2 (en) * 2003-03-21 2004-10-26 Texas Instruments Incorporated Complementary junction-narrowing implants for ultra-shallow junctions
US20040188774A1 (en) * 2003-03-31 2004-09-30 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating semiconductor device
US7491616B2 (en) * 2004-03-15 2009-02-17 Nxp B.V. Method of manufacturing a semiconductor device including dopant introduction
US20060113591A1 (en) * 2004-11-30 2006-06-01 Chih-Hao Wan High performance CMOS devices and methods for making same
KR20060076011A (ko) * 2004-12-29 2006-07-04 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20070037326A1 (en) * 2005-08-09 2007-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow source/drain regions for CMOS transistors
US8076228B2 (en) * 2007-01-29 2011-12-13 Infineon Technologies Ag Low noise transistor and method of making same
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
CN101459082B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
JP5235486B2 (ja) * 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
US8232605B2 (en) * 2008-12-17 2012-07-31 United Microelectronics Corp. Method for gate leakage reduction and Vt shift control and complementary metal-oxide-semiconductor device
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
CN102569077B (zh) * 2010-12-15 2015-07-08 中芯国际集成电路制造(上海)有限公司 用于制作半导体器件的源/漏区的方法
CN103325684B (zh) 2012-03-23 2016-03-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US9184233B2 (en) * 2013-02-27 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finFET device
CN104576384A (zh) * 2013-10-14 2015-04-29 中国科学院微电子研究所 一种finfet结构及其制造方法
CN104201126B (zh) * 2014-08-15 2017-12-22 上海华力微电子有限公司 末端射程损伤的检测以及修复方法
CN109037070A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
CN115732316A (zh) * 2021-08-31 2023-03-03 长鑫存储技术有限公司 场效应晶体管形成方法、电性能参数调节方法及结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052348B2 (ja) 1990-07-30 2000-06-12 松下電器産業株式会社 半導体装置の製造方法
JP3379255B2 (ja) 1994-12-27 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
US6069062A (en) 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
US6455385B1 (en) * 1998-01-07 2002-09-24 Advanced Micro Devices, Inc. Semiconductor fabrication with multiple low dose implant
JP2000269492A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置の製造方法
US6432802B1 (en) * 1999-09-17 2002-08-13 Matsushita Electronics Corporation Method for fabricating semiconductor device
JP4818499B2 (ja) 2000-09-01 2011-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6437406B1 (en) * 2000-10-19 2002-08-20 International Business Machines Corporation Super-halo formation in FETs
US6808997B2 (en) * 2003-03-21 2004-10-26 Texas Instruments Incorporated Complementary junction-narrowing implants for ultra-shallow junctions

Also Published As

Publication number Publication date
US20040173843A1 (en) 2004-09-09
US7138322B2 (en) 2006-11-21
EP1455386A3 (en) 2006-03-01
EP1455386A2 (en) 2004-09-08
CN1527368A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
CN1253929C (zh) 半导体装置及其制造方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1237592C (zh) 半导体器件中晶体管的形成方法
CN1291500C (zh) 半导体器件及其制备方法
CN1243372C (zh) 制造具有超浅超陡反向表面沟道的半导体器件的方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1763973A (zh) 半导体装置及其制造方法
CN1458675A (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
US20090311840A1 (en) Method of manufacturing semiconductor device
CN1195199A (zh) 场效应晶体管及其制造方法
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1897231A (zh) 半导体装置及其形成方法
CN1838434A (zh) 半导体器件及其制造方法
CN1679169A (zh) 半导体器件及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN1286157C (zh) 半导体装置及其制造方法
CN101043037A (zh) 半导体器件及其制造方法
CN1694263A (zh) 半导体装置及其制造方法
CN1291484C (zh) 半导体装置及其制造方法
US20050136623A1 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN1945801A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140611

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Osaka Japan

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20140611

Address after: Tokyo, Japan

Patentee after: Godo Kaisha IP Bridge 1

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20060426

CX01 Expiry of patent term