CN104201126B - 末端射程损伤的检测以及修复方法 - Google Patents

末端射程损伤的检测以及修复方法 Download PDF

Info

Publication number
CN104201126B
CN104201126B CN201410403765.XA CN201410403765A CN104201126B CN 104201126 B CN104201126 B CN 104201126B CN 201410403765 A CN201410403765 A CN 201410403765A CN 104201126 B CN104201126 B CN 104201126B
Authority
CN
China
Prior art keywords
substrate
elementary gas
range damage
ion
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410403765.XA
Other languages
English (en)
Other versions
CN104201126A (zh
Inventor
邱裕明
肖天金
余德钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410403765.XA priority Critical patent/CN104201126B/zh
Publication of CN104201126A publication Critical patent/CN104201126A/zh
Application granted granted Critical
Publication of CN104201126B publication Critical patent/CN104201126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

本发明提供了一种末端射程损伤的检测方法，在对基底进行离子注入和退火之后，对所述基底进行气态元素的注入，然后分析所述气态元素在所述基底内的分布情况，以检测在所述基底中是否存在未修复的末端射程损伤。本发明还提供了一种末端射程损伤的修复方法，即在检测出未修复的末端射程损伤以后，对之前的离子注入和退火条件加以改善，以找出适合特定工艺的离子注入和退火条件。本发明通过在退火之后加入一个气态元素注入和分析的步骤，能够方便快捷地检测出基底中未修复的末端射程损伤。

Description

末端射程损伤的检测以及修复方法
技术领域
本发明涉及半导体领域，尤其涉及一种末端射程损伤的检测以及修复方法。
背景技术
在40～65nm的COMS的器件设计中，NMOS的源区和漏区通常会注入高剂量的磷离子或砷离子以提供载流子，降低源漏区的电阻率。器件制造的后续会通过退火过程来激活注入杂质，并修复离子注入带来的晶格损伤。
离子注入时，由于后期入射离子的能量逐渐减弱，硅原子容易被撞离晶格位置而形成缺陷，此种缺陷聚集在一起形成的损伤称为末端射程损伤(EOR Defect)，此种损伤通常可通过退火来修复。然而，在器件的制造过程中，如果离子注入和退火条件的设置不合理，会造成退火后器件中的末端射程损伤不能完全修复，一般称之为二次缺陷(SecondaryDefect)。二次缺陷的存在会影响器件中载流子的迁移率，造成CMOS器件的饱和电流下降等不良反应。因此，在一次退火过程进行完成之后，通常要检测在此种注入条件和退火条件下，离子注入所形成末端射程损伤的修复情况。若修复情况不理想，则需要改善离子注入和退火条件。
然而，在现有的制程中，通常要等到CMOS全部制作完成后，在对其进行电学性能测试才能看出末端射程损伤的修复情况是否存在异常，中间的等待时间通常为一个月左右，等待时间过长对生产不利。而且当通过电学性能测试发现末端射程损伤未完全修复时，CMOS器件的制造已基本完成。在此种情况下，无法在前期制造过程中及时改善离子注入和退火的条件，避免更大的损失。
发明内容
本发明要解决的技术问题是提供一种方法，能够在离子注入和退后之后，及时检测出未能修复的末端射程损伤，并改善退火的条件，修复末端射程损伤。
为此，本发明提供了一种末端射程损伤的检测方法，包括如下步骤：提供基底；对所述基底注入离子并退火；对所述基底注入气态元素；通过分析所述气态元素在所述基底内的分布情况，检测在所述基底中是否存在末端射程损伤。
可选的，分析所述气态元素在所述基底内的分布情况的方式是二次离子质谱分析。
可选的，所述二次离子质谱分析的方法是：得出所述气态元素在所述基底上各深度的分布图，当所述分布图上存在所述气态元素的峰值时，判断在所述基底中存在末端射程损伤。
可选的，在所述基底上具有源区和漏区，所述气态元素注入至所述源区和所述漏区内。
可选的，所述气态元素为氟。
可选的，所述气态元素注入的能量为10Kev-30Kev。
可选的，所述气态元素注入的剂量为1E15-5E15。
本发明还提供一种末端射程损伤的修复方法，包括：提供基底；以一初始条件对所述基底注入离子并退火；对所述基底注入气态元素；通过分析所述气态元素在所述基底内的分布情况，检测在所述基底中是否存在末端射程损伤；当所述基底中存在末端射程损伤时，在所述初始条件的基础上改善所述离子注入和退火的条件。
可选的，对所述基底注入的离子包含掺杂离子和非掺杂离子，改善所述离子注入和退火条件的方法是增加所述非掺杂离子的注入。
可选的，改善所述离子注入和退火的条件的方法是增加退火时间。
本发明的末端射程损伤的检测方法在对基底进行离子注入和退火之后，对所述基底进行气态元素的注入，然后分析所述气态元素在所述基底内的分布情况，以检测在所述基底中是否存在未修复的末端射程损伤。所述末端射程损伤的修复方法即在检测出未修复的末端射程损伤以后，对之前的离子注入和退火条件加以改善，以找出适合特定工艺的离子注入和退火条件。本发明通过在退火之后加入一个气态元素注入和分析的步骤，能够方便快捷地检测出基底中未修复的末端射程损伤。
附图说明
图1为本发明一实施例所述末端射程损伤的检测方法的流程图
图2为本发明一实施例所述末端射程损伤的检测方法中二次离子质谱分析得出的气态元素在所述基底上各深度的分布图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本发明的末端射程损伤的检测方法包括以下步骤：
S1：提供基底；
在上述步骤中，所述基底为半导体衬底，可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、硅锗化合物或砷化镓等材料形成的衬底，所述基底可以具有外延层或绝缘层上硅结构，还可以是其他半导体材料，这里不一一列举。
本实施例用于CMOS器件设计中NMOS的离子注入和退火，因此在进行离子注入之前，在上述基底上会形成的源区和漏区，本实施例所述离子注入和退火条件的设置方法用于NMOS器件的源漏区掺杂时的离子注入和退火步骤。可以理解的是，本发明也可用于其他需要注入离子和退火的步骤，而不以NMOS器件为限。
S2：对所述基底注入离子并退火；
在本实施例中，离子注入和退火针对NMOS的源区和漏区，所述离子注入至所述源区和所述漏区内，此时，注入的离子可以是磷离子和/或砷离子。本发明并不以此为限，对于注入离子的种类、剂量、能量以及退火的温度和时间等条件，本领域技术人员可根据需要设置。
S3：对所述基底注入气态元素；
在离子注入的初期，离子的速度较快，基底中的电子为阻挡离子的主要力量；当后期离子的能量逐渐消耗而导致速度变慢时，基底中的原子核成为阻挡离子的主要力量，此时基底中的硅原子容易被撞离晶格位置，形成缺陷。此种缺陷聚集在一起时，就会形成末端射程损伤。
采用气态元素进行注入的原因是，气态元素更容易进入基底内部，若基底内部有未修复的末端射程损伤，则气态元素能在损伤处聚集，方便后续的检测。在本实施例中，所述气态元素为氟元素。气态元素注入的能量例如为10Kev-30Kev，注入剂量例如为1E15-5E15，但本发明不以此为限。
S4：通过分析所述气态元素在所述基底内的分布情况，检测在所述基底中是否存在末端射程损伤。
在本实施例中，分析的方式是二次离子质谱分析(SIMS)。二次离子质谱仪可以在数秒内对表面的局部区域进行扫描和分析，生成一个表面成分图。在本实施例中的具体分析方法是用二次离子轰击所述基底表面，并检测出所述气态元素在所述基底上个深度的分布图，当所述分布图上存在所述气态元素的峰值时，判断在所述基底中存在末端射程损伤。
图2为二次离子质谱分析得出的气态元素在所述基底上各深度的分布图，如图2所示，随着基底深度的增加，注入的气态元素呈逐渐减少的趋势，而在50nm-100nm的深度中间出现了气态元素的峰值。说明经退火后，在所述基底50nm-100nm的深度处出现了未修复的末端射程损伤，而导致了气态元素在此集中；在其他深度范围内，气态元素的分布变化均匀，说明末端射程损伤均已通过退火得到修复。
本发明提供的末端射程损伤的修复方法是在上述末端射程损伤的检测方法的基础上进行。此时，对所述基底注入离子并退火的过程具有一初始条件，所述初始条件为本领域技术人员根据需要对NMOS进行离子注入时通常所采用的条件，比如1E15-5E15的注入剂量，3Kev-9Kev的能量等。在通过步骤S1-S4检测到基底中存在末端射程损伤时，再进行以下步骤：
S5：当所述基底中存在末端射程损伤时，在所述初始条件的基础上改善所述离子注入和退火的条件
如前所述，当所述基底中存在未修复的末端射程损伤时，说明基底中被撞离晶格位置的硅原子未能通过退火回复到初始位置，即所述初始离子注入和退火的条件存在缺陷，需要进行改善优化。
在本实施例中，对所述基底注入的离子包含掺杂离子和非掺杂离子。对所述离子注入和退火条件的改善方法通常是增加非掺杂离子的注入或增加退火时间，本领域技术人员可按上述方法进行多次优化实验，直至末端射程损伤被完全修复。
增加非掺杂离子注入的方法是通过非掺杂离子本身填补末端射程损伤，而增加退火时间可以使被撞离晶格位置的硅原子回复到初始位置，从而使所述基底的末端射程损伤得以修复。在本实施例中，所述非掺杂离子是碳离子。
本发明的末端射程损伤的检测方法在对基底进行离子注入和退火之后，对所述基底进行气态元素的注入，然后分析所述气态元素在所述基底内的分布情况，以检测在所述基底中是否存在未修复的末端射程损伤。所述末端射程损伤的修复方法即在检测出未修复的末端射程损伤以后，对之前的离子注入和退火条件加以改善，以找出适合特定工艺的离子注入和退火条件。本发明通过在退火之后加入一个气态元素注入和分析的步骤，能够方便快捷地检测出基底中未修复的末端射程损伤。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种末端射程损伤的修复方法，其特征在于，包括：
提供基底；
以一初始条件对所述基底注入离子并退火，对所述基底注入的离子包含掺杂离子和非掺杂离子；
对所述基底注入气态元素；
通过分析所述气态元素在所述基底内的分布情况，检测在所述基底中是否存在末端射程损伤；
当所述基底中存在末端射程损伤时，在所述初始条件的基础上通过增加所述非掺杂离子的注入调整所述离子注入和退火的条件。
2.如权利要求1所述的末端射程损伤的修复方法，其特征在于，调整所述离子注入和退火的条件的方法是增加退火时间。
3.如权利要求1所述的末端射程损伤的修复方法，其特征在于，所述末端射程损伤是通过以下检测方法实现的，包括：
提供基底；
对所述基底注入离子并退火；
对所述基底注入气态元素；
通过二次离子质谱分析所述气态元素在所述基底内的分布情况，检测在所述基底中是否存在末端射程损伤；所述二次离子质谱分析的方法是：得出所述气态元素在所述基底上各深度的分布图，当所述分布图上存在所述气态元素的峰值时，判断在所述基底中存在末端射程损伤。
4.如权利要求3所述的末端射程损伤的修复方法，其特征在于，所述检测方法还包括：在所述基底上具有源区和漏区，所述气态元素注入至所述源区和所述漏区内。
5.如权利要求3所述的末端射程损伤的修复方法，其特征在于，所述检测方法中的所述气态元素为氟。
6.如权利要求3所述的末端射程损伤的修复方法，其特征在于，所述检测方法中的所述气态元素注入的能量为10Kev-30Kev。
7.如权利要求3所述的末端射程损伤的修复方法，其特征在于，所述检测方法中的所述气态元素注入的剂量为1E15-5E15。
CN201410403765.XA 2014-08-15 2014-08-15 末端射程损伤的检测以及修复方法 Active CN104201126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410403765.XA CN104201126B (zh) 2014-08-15 2014-08-15 末端射程损伤的检测以及修复方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410403765.XA CN104201126B (zh) 2014-08-15 2014-08-15 末端射程损伤的检测以及修复方法

Publications (2)

Publication Number Publication Date
CN104201126A CN104201126A (zh) 2014-12-10
CN104201126B true CN104201126B (zh) 2017-12-22

Family

ID=52086399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410403765.XA Active CN104201126B (zh) 2014-08-15 2014-08-15 末端射程损伤的检测以及修复方法

Country Status (1)

Country Link
CN (1) CN104201126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108932922B (zh) * 2018-07-03 2021-05-14 京东方科技集团股份有限公司 一种修复能力测试装置及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20011129A1 (it) * 2001-12-04 2003-06-04 Infm Istituto Naz Per La Fisi Metodo per la soppressione della diffusione anomala transiente di droganti in silicio.
CN1253929C (zh) * 2003-03-04 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
US7482255B2 (en) * 2004-12-17 2009-01-27 Houda Graoui Method of ion implantation to reduce transient enhanced diffusion
CN103151281B (zh) * 2011-12-07 2015-11-25 无锡华润上华科技有限公司 一种离子注入工艺的监测方法

Also Published As

Publication number Publication date
CN104201126A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
US8598006B2 (en) Strain preserving ion implantation methods
US8796771B2 (en) Creating anisotropically diffused junctions in field effect transistor devices
JPWO2016051970A1 (ja) 半導体装置および半導体装置の製造方法
US20120083080A1 (en) Method for reducing punch-through in a transistor device
US11990515B2 (en) Up-diffusion suppression in a power MOSFET
CN101789384B (zh) 退火的检测方法
CN104201126B (zh) 末端射程损伤的检测以及修复方法
KR102188590B1 (ko) 반도체 기판의 평가 방법
CN106030762A (zh) 闪光灯退火用半导体基板、退火基板、半导体装置、以及半导体装置的制造方法
CN103033730B (zh) 一种判定pmosfet器件硼穿通的方法
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
CN104576367B (zh) Igbt负阻问题的改善方法
JP5458700B2 (ja) イオン注入方法
CN112635306A (zh) 非电性元素离子注入工艺监控方法、终端和存储介质
CN113838747A (zh) 带外延层的半导体器件及其制作方法
CN111460655A (zh) 重离子辐射对SiC MOSFET电学参数影响的分析方法、装置
CN103035548B (zh) 一种判定pmosfet器件硼穿通的方法
JP2000174266A (ja) ディファレンシャル注入における条件設定方法
US20130032890A1 (en) Self-adjusting latch-up resistance for cmos devices
Duffy et al. Low-leakage ultra-scaled junctions in MOS devices; from fundamentals to improved device performance
CN109427887A (zh) 一种半导体器件的制造方法及半导体器件
Bolze et al. Millisecond annealing of high-performance SiGe HBTs
Ab Kadir et al. TCAD process simulation for light effect improvement of ion sensitive field effect transistor
Fang et al. B2H6 PLAD doped pMOS device performance
Zha et al. Investigation of the Doping Profile for Ion Implants and Rapid Annealing in Silicon Via an Improved Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant