CN101789384B - 退火的检测方法 - Google Patents

退火的检测方法 Download PDF

Info

Publication number
CN101789384B
CN101789384B CN2009100458979A CN200910045897A CN101789384B CN 101789384 B CN101789384 B CN 101789384B CN 2009100458979 A CN2009100458979 A CN 2009100458979A CN 200910045897 A CN200910045897 A CN 200910045897A CN 101789384 B CN101789384 B CN 101789384B
Authority
CN
China
Prior art keywords
annealing
semiconductor
ion
based end
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100458979A
Other languages
English (en)
Other versions
CN101789384A (zh
Inventor
何永根
周祖源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100458979A priority Critical patent/CN101789384B/zh
Publication of CN101789384A publication Critical patent/CN101789384A/zh
Application granted granted Critical
Publication of CN101789384B publication Critical patent/CN101789384B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种退火的检测方法,包括步骤:提供至少两个具有牺牲层的半导体基底;对至少两个半导体基底进行离子注入;对离子注入后的半导体基底进行退火;测量退火后的所述半导体基底的电学参数。从而使得检测的过程更精确,测量到的退火对离子注入后的半导体基底的影响的稳定性和一致性更好。

Description

退火的检测方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种退火的检测方法。
背景技术
在半导体制造中,离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很大,被注入层将变成非晶。另外,被注入离子基本不占据硅的晶格点,而是停留在晶格间隙位置。这些间隙杂质只有经过高温退火过程才能被激活。退火能够加热被注入硅片,修复晶格缺陷;还能使杂质原子移动到晶格点,使其激活。杂质的激活与时间和温度有关,时间越长,温度越高,杂质的激活越充分。
随着,半导体器件尺寸的减小,离子注入的精确越来越难控制,从而需要利用退火来对离子注入进行调整,尤其在65nm以下工艺中利用退火对离子注入进行再扩散变的非常重要。然而,退火温度和时间的不同,对器件的影响很大。图1为在相同条件下进行离子注入后,离子的浓度和深度随退火温度变化的曲线,如图1所示,C1表示1100℃下的曲线,C2表示1075℃下的曲线,C3表示1055℃下的曲线,C4表示1025℃下的曲线。在100埃以内,退火温度对离子注入影响不大,在100埃以上,随着温度的升高,同样深度下离子浓度越来越大。因为退火给半导体基底或多晶硅内的离子浓度带来很大影响,因此退火对器件的电阻、漏极饱和点流以及阈值电压也有影响。图2为在相同的离子注入条件下,有源区内的电阻随退火温度变化的曲线,可以看出,随着退火温度的升高,有源区内的电阻逐渐减小。图3为在相同的离子注入条件下,多晶硅内的电阻随退火温度变化的曲线,可以看出,随着退火温度的升高,多晶硅内的电阻逐渐减小。图4为在相同的离子注入条件下,PMOS晶体管漏极饱和电流随退火温度变化的曲线,可以看出,随着退火温度的升高,晶体管漏极饱和电流逐渐增大。图5为在相同的离子注入条件下,PMOS晶体管的阈值电压随退火温度变化的曲线,可以看出,随着退火温度的升高,PMOS晶体管的阈值电压逐渐减小。
从上述可以看出,退火对器件的性能影响很大,因此在半导体制造中需要对退火进行测试。在2005年6月8日公开的公开号为CN162488A,名称为“使用离子注入过的晶片监测低温急速热退火工艺”的中国专利中公开了下列步骤:提供一个含有硅材料的监测晶片,将一些离子注入进硅材料的一定深度,然后进行急速热退火,接着测量其平面电阻,并在跨晶片允许误差小于2%范围内测定第一温度。
但是现有的测试方法受离子注入条件等因素的影响,精确度较低,例如图6所示为现有技术中多次测试得到的离子注入后的半导体基底的电阻值曲线图,从图6上了可以看出虚线圈起来的点远远偏离了各个点的连线,这样就很难得到所需的退火与电阻的关系,使测试的精确度变差。图7是对退火检测方法各次测量值进行一致性评估的曲线图,从图7上也看出有一些点远远偏离了平均值,超出了允许的范围,同样说明现有技术的检测方法精确度较差。
发明内容
本发明提供了一种退火的检测方法,提高了退火检测中的精确度。
为了解决上述问题,本发明提供了一种退火的检测方法,包括步骤:提供至少两个具有牺牲层的半导体基底;对至少两个半导体基底进行离子注入;对离子注入后的半导体基底进行退火;测量退火后的所述半导体基底的电学参数。
可选的,所述离子注入的离子为硼离子。
可选的,所述离子注入的能量为5Kev至10Kev,剂量为1E15Atoms/cm2至4E15Atoms/cm2
可选的,所述的离子注入的能量为5Kev,剂量为1E15Atoms/cm2
可选的,所述牺牲层的材料为硅的氧化物。
可选的,所述牺牲层的厚度为:20埃至60埃。
可选的,所述退火为快速热退火。
可选的,所述的退火温度为1025℃至1100℃。
可选的,所述提供至少两个具有牺牲层的半导体基底的步骤包括:提供半导体基底;清洗所述半导体基底;在所述半导体基底上形成牺牲层。
可选的,所述电学参数包括经过离子注入和退火的所述半导体基底的电阻。
本发明的一种退火的检测方法,包括步骤:提供至少两个具有牺牲层的半导体基底;对至少两个半导体基底进行离子注入;对离子注入后的半导体基底进行退火;测量退火后的所述半导体基底的电学参数。和现有技术相比,本发明通过在半导体基底上形成牺牲层,以及调整离子注入的参数使离子注入的能量增大,从而使得离子注入后的半导体基底对退火的敏感性降低,从而使得检测的过程更精确,测量到的退火对离子注入后的半导体基底的影响的稳定性和一致性更好。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为在相同的离子注入条件下,离子的浓度和深度随退火温度变化的曲线;
图2为在相同的离子注入条件下,有源区内的电阻随退火温度变化的曲线;
图3为在相同的离子注入条件下,多晶硅内的电阻随退火温度变化的曲线;
图4为在相同的离子注入条件下,PMOS晶体管漏极饱和电流随退火温度变化的曲线;
图5为在相同的离子注入条件下,PMOS晶体管的阈值电压随退火温度变化的曲线;
图6为现有技术中多次测量得到的离子注入后的半导体基底的电阻曲线图;
图7为对退火检测方法各次测量值进行一致性评估的曲线图;
图8为本发明的退火的检测方法一实施例的流程图;
图9-图10为本发明的退火的检测方法一实施例的方法示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在半导体制造中,有源区的形成、源极区和漏极区的形成以及栅极的掺杂等等都要使用离子注入工艺。因为离子注入后的退火能够激活被注入的离子,使离子进一步扩散,并且可以修复被离子注入所损伤的晶格结构,因此在离子注入之后通常都会采用退火步骤。随着,半导体器件尺寸的减小,离子注入的精确越来越难控制,因此在形成超浅结、边缘陡峭的结以及低电阻系数的结等工艺中,退火工艺就显得尤其重要,退火工艺的控制可以有效的增强漏电流,减小短沟效应,从而获得性能更可靠的半导体器件。但是在不同的温度下退火获得的结果不同,例如图1所示的,在硼离子的离子注入后,在100埃以内,退火温度对离子注入影响不大,在100埃以上,随着温度的升高,同样深度下离子浓度越来越大。因为退火给半导体基底或多晶硅内的离子浓度带来影响,因此退火对器件的电阻、漏极饱和点流以及阈值电压也有影响。而且随着器件尺寸的减小,尤其在65nm以下工艺中,器件对退火也越来越敏感,因此退火工艺的稳定性和一致性就越来越重要。为了获得退火对离子注入后的器件的影响效果,可以对退工工艺进行检试,但是目前的退火检测方法受到很多因素的影响,例如不同的批次不同、离子注入的条件以及检测探针的条件等等,因此从图6和图7上了可以看出在检测的过程中出现了一些离散的点,这样就很难得到所需的退火与对半导体器件电学参数的关系,使测试的精确度变差。
本发明的发明人在对现有的退火检测方法进行研究后发现,在退火的检测过程中,退火前的离子注入过程对器件性能的影响很大,因为离子注入的剂量或者能量的问题,从而使得在检测的过程中出现一些远远偏离平均值的离散值,这些离散值也就是出现误差的值,因此发明人通过调整离子注入的剂量和能量从而使得退火检测过程中误差减小。
本发明提供了本发明提供了一种退火的检测方法,包括步骤:提供至少两个具有牺牲层的半导体基底;对至少两个半导体基底进行离子注入;对离子注入后的半导体基底进行退火;测量退火后的所述半导体基底的电学参数。
可选的,所述离子注入的离子为硼离子。
可选的,所述离子注入的能量为5Kev至10Kev,剂量为1E15Atoms/cm2至4E15Atoms/cm2
可选的,所述的离子注入的能量为5Kev,剂量为1E15Atoms/cm2
可选的,所述牺牲层的材料为硅的氧化物。
可选的,所述牺牲层的厚度为:20埃至60埃。
可选的,所述退火为快速热退火。
可选的,所述的退火温度为1025℃至1100℃。
可选的,所述提供至少两个具有牺牲层的半导体基底的步骤包括:提供半导体基底;清洗所述半导体基底;在所述半导体基底上形成牺牲层。
可选的,所述电学参数包括经过离子注入和退火的所述半导体基底的电阻。
和现有技术相比,本发明通过在半导体基底上形成牺牲层,以及调整离子注入的参数使离子注入的能量增大,从而使得离子注入后的半导体基底对退火的敏感性降低,从而使得检测的过程更精确,测量到的退火对离子注入后的半导体基底的影响的稳定性和一致性更好。
图8为本发明的所述退火的检测方法一实施例的流程图。下面结合图8对本发明的退火检测方法进行说明,如图8所示,在本实施例中,退火检测方法包括步骤:
S10:提供至少两个具有牺牲层的半导体基底。
具体的,该步骤还可以包括:
首先,提供半导体基底100。
半导体基底100可以是单晶、多晶或者非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI),或者还可以包括其它的材料,例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。在一具体实现中半导体基底100为硅片的裸片。虽然在此描述了可以形成半导体基底100的材料的几个示例,但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
接着,清洗所述半导体基底,去除其表面的杂质。
接着,如图9所示,在所述半导体基底上形成牺牲层。
所述牺牲层可以是硅的氧化物材料,例如可以是氧化硅(SiO2)或氮氧化硅(SiON)。虽然在此描述了可以用来形成牺牲层110的材料的少数示例,但是该层可以由其它材料形成。牺牲层110的生长方法可以是任何常规真空镀膜技术,比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺,优选为原子层沉积工艺。在这样的工艺中,半导体基底100和牺牲层110之间会形成光滑的原子界面,可以形成理想厚度的牺牲层,在一个具体实现中牺牲层的材料为氧化硅(SiO2),厚度为20埃至60埃。该牺牲层覆盖半导体基底表面,可以防止被注入的离子直接轰击半导体基底表面对半导体表面造成破坏,减少沟道效应(channel effect),使被注入的离子在半导体基底部内分布的更均匀。
S20:对至少两个半导体基底进行离子注入。
该步骤具体为:如图10所示,将半导体基底100依次放入反应室或者同时放入反应室,将离子注入的能量调整为:5Kev至10Kev之间,将离子注入的剂量调整为1E15Atoms/cm2至4E15Atoms/cm2之间,向半导体基底100注入硼离子,在一个具体实施例中,离子注入的能量为5Kev,剂量为1E15Atoms/cm2
发明人研究发现,在硼离子注入中,离子注入的能量越小,离子注入后的器件在退火中的敏感度越高,尤其是结深度在30nm以内的半导体器件,例如结深度在30nm以内的半导体器件退火温度变化1℃,电阻值可能变化1.8ohm/sq,这样使的对退火检测的过程中误差较大,也就是温度只要有微小的变化,形成的器件的电学参数就会发生很大变化,因为退火温度受到很多因素的影响,例如基台的温度,反应室的温度等等,因此退火温度很难精确地控制在某一值,因此在不同次对退火的检测中就较难获得一致性的数据。但是因为离子注入的能量和结深相关,离子注入的能量越大,结深度越大,离子注入的剂量越大,相同深度的离子浓度越大,因此在保证结深度和离子浓度的前提下,将离子注入的能量调大,使离子注入后的器件对退火过程的敏感度变低,从而在不同次检测中,可以得到一致性的数据,有效提高退火检测过程中的准确度,得到稳定的退火与器件的电学参数的关系。
S30:对离子注入后的半导体基底进行退火。
该步骤具体为:将离子注入后的所有半导体基底100逐次或同时放入反应室内进行退火。优选为,快速热退火,退火温度为1070℃。在退火过程中,半导体基底100表面的硼逐渐向内部扩散。因为该步骤的目的获得退火温度与退火后的半导体器件的电学参数的关系,例如在某一温度下退火后对离子注入后的半导体基底内的电阻的影响,因此该退火温度可以根据需要进行调整,例如退火温度可以是1025℃、1050℃、1075℃、1100℃。
因为在步骤S20中采用了能量为:5Kev至10Kev,剂量为1E15Atoms/cm2至4E15Atoms/cm2的离子注入的方法,因此使得离子注入后的半导体基底100对退火的敏感度降低,也就是当退火温度变化较小时,半导体基底的电阻变化也较小,因为退火温度受到很多因素的影响,例如基台的温度,反应室的温度等等,因此退火温度很难精确地控制在某一值,采用本发明的离子注入方法后,即使退火温度没有严格控制在某一值,退火后得到的半导体基底的电阻也不会出现很大的误差,也就是严重偏离平均值的离散值。这样就可以得到较精确的退火温度与半导体基底的电学参数,例如电阻的关系。
S40:测量退火后的所述半导体基底。
该步骤可以具体为:利用探针对半导体基底100内某一深度范围内的体电阻进行测量。另外,也可以对半导体基底的其他参数进行测量,例如测量半导体基底内的某一深度的硼离子浓度,或者测量后续形成的晶体管的阈值电压或饱和电流。
因为在步骤S30中退火后得到的半导体基底100的电阻不会出现很大的误差,从而在测试后可以得到一致性较好的曲线。检测发现利用本发明的退火检测方法多次测量得到的离子注入后的半导体基底的电阻摆动范围为6ohmn,然而在利用现有技术在同样条件下测试的电阻摆动范围为8.5ohmn,利用本发明的方法得到的电阻的离散度为0.7%,而在利用现有技术得到的电阻的离散度为1.06%,因此可以看出采用本发明的方法相比现有技术测试结果的稳定性和一致性更好。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种退火的检测方法,其特征在于,包括步骤:
提供至少两个具有牺牲层的半导体基底;
对至少两个半导体基底进行离子注入,所述离子注入的能量为5Kev至10Kev,剂量为1E15Atoms/cm2至4E15Atoms/cm2
对离子注入后的半导体基底进行退火;
测量退火后的所述半导体基底的电学参数。
2.根据权利要求1所述的退火的检测方法,其特征在于,所述离子注入的离子为硼离子。
3.根据权利要求1所述的退火的检测方法,其特征在于,所述的离子注入的能量为5Kev,剂量为1E15Atoms/cm2
4.根据权利要求1所述的退火的检测方法,其特征在于,所述牺牲层的材料为硅的氧化物。
5.根据权利要求4所述的退火的检测方法,其特征在于,所述牺牲层的厚度为:20埃至60埃。
6.根据权利要求3所述的退火的检测方法,其特征在于,所述退火为快速热退火。
7.根据权利要求6所述的退火的检测方法,其特征在于,所述的退火温度为1025℃至1100℃。
8.根据权利要求4所述的退火的检测方法,其特征在于,所述提供至少两个具有牺牲层的半导体基底的步骤包括:
提供半导体基底;
清洗所述半导体基底;
在所述半导体基底上形成牺牲层。
9.根据权利要求1所述的退火的检测方法,其特征在于,所述电学参数包括经过离子注入和退火的所述半导体基底的电阻。
CN2009100458979A 2009-01-23 2009-01-23 退火的检测方法 Expired - Fee Related CN101789384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100458979A CN101789384B (zh) 2009-01-23 2009-01-23 退火的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100458979A CN101789384B (zh) 2009-01-23 2009-01-23 退火的检测方法

Publications (2)

Publication Number Publication Date
CN101789384A CN101789384A (zh) 2010-07-28
CN101789384B true CN101789384B (zh) 2011-12-07

Family

ID=42532539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100458979A Expired - Fee Related CN101789384B (zh) 2009-01-23 2009-01-23 退火的检测方法

Country Status (1)

Country Link
CN (1) CN101789384B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479690B (zh) * 2010-11-23 2013-12-11 中芯国际集成电路制造(上海)有限公司 提高晶圆上源漏极退火时工作电流均匀性的方法
CN103094119B (zh) * 2011-11-04 2015-12-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102494792B (zh) * 2011-11-21 2013-08-07 上海先进半导体制造股份有限公司 精确监控高温退火工艺在线产品温度的方法
CN104362109B (zh) * 2014-10-29 2016-12-21 京东方科技集团股份有限公司 监测多晶硅衬底热退火活化效果及制造多晶硅衬底的方法
CN107706122B (zh) * 2017-10-18 2020-06-26 武汉新芯集成电路制造有限公司 一种退火工艺的检测方法
CN108091565B (zh) * 2017-12-13 2020-08-25 上海华虹宏力半导体制造有限公司 快速热退火方法
CN117810078B (zh) * 2024-03-01 2024-05-28 合肥晶合集成电路股份有限公司 退火方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271865A (zh) * 2008-04-29 2008-09-24 无锡中微晶园电子有限公司 Lcd高压驱动电路的伪外延高压结构的制造方法
CN101329989A (zh) * 2007-06-22 2008-12-24 中芯国际集成电路制造(上海)有限公司 一种检测离子注入设备的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101329989A (zh) * 2007-06-22 2008-12-24 中芯国际集成电路制造(上海)有限公司 一种检测离子注入设备的方法
CN101271865A (zh) * 2008-04-29 2008-09-24 无锡中微晶园电子有限公司 Lcd高压驱动电路的伪外延高压结构的制造方法

Also Published As

Publication number Publication date
CN101789384A (zh) 2010-07-28

Similar Documents

Publication Publication Date Title
CN101789384B (zh) 退火的检测方法
JP6013449B2 (ja) 格子間酸素濃度を決定する方法
JP5847824B2 (ja) 酸素濃度をマッピングする方法
CN104835755A (zh) 一种离子注入损伤深度的测试方法
JP6316798B2 (ja) 半導体試料での格子間酸素濃度の決定
JP2014003060A (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
CN101620994B (zh) 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法
CN103094143B (zh) 离子注入监测方法
CN102418149A (zh) 低温快速热处理的温度监控方法
CN103441086A (zh) 检测光阻层离子注入阻挡能力的方法
CN107706122B (zh) 一种退火工艺的检测方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
US20050032251A1 (en) Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer
JP5561245B2 (ja) 半導体基板の評価方法
Linke et al. Poly-Si thickness and temperature dependent oxide disruption induced by penetration of the interfacial oxide in (p) poly-Si/SiOx passivating contacts
CN102142383A (zh) 阱区位置检测方法
CN103033730B (zh) 一种判定pmosfet器件硼穿通的方法
CN107887287B (zh) 测试方法
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
CN101996909A (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN105810613A (zh) 高电流注入机台监控方法
CN103035548B (zh) 一种判定pmosfet器件硼穿通的方法
CN104201126B (zh) 末端射程损伤的检测以及修复方法
Pan The Gate-Controlled Diode, High-Frequency, and Quasi-Static $ C $–$ V $ Techniques for Characterizing Advanced Vertical Trenched Power MOSFETs
JP4765949B2 (ja) 半導体基板のp汚染評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20200123