CN103094343B - 具有t形外延硅沟道的mosfet结构 - Google Patents

具有t形外延硅沟道的mosfet结构 Download PDF

Info

Publication number
CN103094343B
CN103094343B CN201210026680.5A CN201210026680A CN103094343B CN 103094343 B CN103094343 B CN 103094343B CN 201210026680 A CN201210026680 A CN 201210026680A CN 103094343 B CN103094343 B CN 103094343B
Authority
CN
China
Prior art keywords
silicon layer
opposite edges
transistor
semiconductor substrate
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210026680.5A
Other languages
English (en)
Other versions
CN103094343A (zh
Inventor
马哈维
吴伟豪
余宗兴
刘佳雯
沈泽民
后藤贤
后藤贤一
吴志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103094343A publication Critical patent/CN103094343A/zh
Application granted granted Critical
Publication of CN103094343B publication Critical patent/CN103094343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

Description

具有T形外延硅沟道的MOSFET结构
技术领域
本发明涉及半导体器件及其制造方法，更具体而言，涉及具有T形未掺杂外延硅沟道的MOSFET结构。
背景技术
MOSFET(金属氧化物半导体场效应晶体管)器件是集成电路和其他半导体器件中高度应用的元件。MOSFET用于放大或转换电子信号并对器件提供功能。包括n型晶体管沟道的MOSFET被称为n-MOSFET，以及包括p型晶体管沟道的MOSFET被称为p-MOSFET。可以采用各种技术和材料形成MOSFET，但需要准确和精密地安置其中的各种元件和组分。一种组分是掺杂剂杂质，其被引入到MOSFET的各种元件比如栅极结构、源极和漏极区以及晶体管沟道内。必须要小心地控制前述每个结构中的掺杂剂杂质的特性如位置和浓度。
在快速前进的半导体制造产业中，重掺杂晶体管沟道由于它们能够使晶体管在较高的速度下运行而受到欢迎。然而，常规的MOSFET器件由于重掺杂晶体管沟道而出现随机掺杂波动。因此，期望能够纠正常规技术的这一缺点。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：晶体管区域，形成于半导体衬底上并包括硅层，所述硅层被设置于所述半导体衬底上并具有至少相对的边缘，所述相对的边缘的每一个都在相应的STI浅沟槽隔离结构的突出件上方延伸，并被所述相应的STI结构的顶面界定；以及晶体管，包括在所述硅层和所述半导体衬底中形成的源极/漏极区，以及设置在所述硅层和所述相对的边缘上方的栅极。
在上述半导体器件中，其中，所述晶体管区域被所述相对边缘和垂直于所述相对边缘设置的一组相对的另外边缘限定，所述另外边缘的每一个在相应的另一STI结构的另一突出件上方延伸并被所述相应的另一STI结构的顶面界定。
在上述半导体器件中，其中，所述晶体管区域被所述相对边缘和垂直于所述相对边缘设置的一组相对的另外边缘限定，所述另外边缘的每一个在相应的另一STI结构的另一突出件上方延伸并被所述相应的另一STI结构的顶面界定，其中，所述晶体管包括从所述相对边缘之一延伸到所述相对边缘的另一个的沟道宽度方向以及垂直于所述沟道宽度方向的沟道长度方向。
在上述半导体器件中，其中，所述STI结构是梯状结构，以使所述STI结构包括中央平台，所述中央平台具有与所述硅层的顶面共平面的所述顶面。
在上述半导体器件中，其中，所述晶体管包括在所述半导体衬底和所述硅层中形成的栅极电介质和沟道。
在上述半导体器件中，其中，所述晶体管包括位于所述硅层中的沟道。
在上述半导体器件中，其中，所述晶体管包括从所述相对边缘之一延伸到所述相对边缘的另一个的沟道宽度方向，并且，包括所述边缘的所述沟道宽度比所述STI结构的所述突出件的内边界之间的沿着所述沟道宽度方向的距离大约10％。
在上述半导体器件中，进一步包括在所述栅极下方存在的沟道掺杂剂杂质，在所述半导体衬底中所述沟道掺杂剂杂质以第一浓度存在，在所述硅层中所述沟道掺杂剂杂质以小于所述第一浓度的第二浓度存在。
在上述半导体器件中，进一步包括在所述栅极下方的所述半导体衬底中的沟道掺杂剂杂质，并且其中，所述硅层基本上不含有所述沟道掺杂剂杂质。
在上述半导体器件中，进一步包括在位于所述栅极下方中央的所述半导体衬底中以第一浓度存在的沟道掺杂剂杂质，并且进一步包括在所述栅极的横向边缘处以第二浓度存在的所述沟道掺杂剂杂质的两个密集区，所述第二浓度大于所述第一浓度。
根据本发明的另一方面，还提供了一种半导体器件，包括：晶体管区域，位于半导体衬底上并被第一组相对边缘和垂直于所述第一组相对边缘的第二组相对边缘限定，每一个所述边缘被相应的STI浅沟槽隔离结构界定；硅层，设置在所述晶体管区域中的所述半导体衬底上方，并包括在所述相应的STI结构的相应向内的突出件上方设置的伸出部分以及被所述相应的STI结构的相应顶面界定的边界；以及晶体管，包括在所述硅层和所述半导体衬底中形成的源极/漏极区、在所述硅层上方和所述相对边缘上方设置的栅极、以及在所述栅极下方设置的沟道区，所述沟道区包括在所述半导体衬底中的相对较高浓度的沟道掺杂剂杂质以及在所述硅层中的相对较低浓度的所述沟道掺杂剂杂质。
在上述半导体器件中，其中，所述晶体管的有效沟道宽度包括具有所述伸出部分的所述硅层的宽度，并且比所述向内的突出件之间沿着所述栅极的距离大约10％。
在上述半导体器件中，其中，所述沟道掺杂剂杂质包括硼。
根据本发明的又一方面，还提供了一种形成半导体晶体管的方法，所述方法包括：提供具有衬底表面的半导体衬底；在具有晶体管区域边界的所述半导体衬底上标识晶体管区域，所述晶体管区域边界包括至少两个相对边缘；沿着所述相对边缘的每一个形成浅沟槽隔离(STI)结构，每个所述STI结构包括具有顶面的中央平台和从所述中央平台向外延伸并进入所述晶体管区域内的下部突出件；在所述晶体管区域上方形成硅层，所述硅层包括在所述下部突出件上方设置的伸出部分和被所述中央平台沿着所述相对边缘的每一个界定的上表面；以及在所述硅层上形成晶体管，所述晶体管包括从一个所述相对边缘延伸至另一个所述相对边缘并位于所述伸出部分上方的栅极。
在上述方法中，其中，所述形成硅层包括外延硅生长。
在上述方法中，进一步包括在所述形成STI结构之后以及在所述形成硅层之前实施沟道离子注入操作，并且其中所述形成晶体管包括在形成所述栅极之后实施晕环离子注入操作。
在上述方法中，其中，所述形成晶体管进一步包括在形成所述栅极之后在所述硅层中以及在所述衬底中形成源极/漏极区。
在上述方法中，其中，所述形成晶体管进一步包括在形成所述栅极之后在所述硅层中以及在所述衬底中形成源极/漏极区，进一步包括在所述形成STI结构之后以及在所述形成硅层之前通过实施沟道离子注入操作将掺杂剂杂质引入所述衬底表面，其中，所述硅层是未掺杂层。
在上述方法中，其中，所述形成晶体管进一步包括在形成所述栅极之后在所述硅层中以及在所述衬底中形成源极/漏极区，进一步包括在所述形成STI结构之后以及在所述形成硅层之前通过实施沟道离子注入操作将掺杂剂杂质引入所述衬底表面，其中，所述硅层是未掺杂层，进一步包括退火所述结构从而使一些所述掺杂剂杂质进入所述沟道区中的所述硅层。
在上述方法中，其中，所述至少两个相对边缘包括两个平行的第一相对边缘和垂直于所述第一相对边缘的两个平行的第二相对边缘，并且其中，沿着所述相对边缘中的每一个形成STI结构包括沿着所述第一相对边缘的每一个和所述第二相对边缘的每一个形成相应的所述STI结构。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明。应该强调的是，根据常规实践，不必需按比例绘制各种部件。正相反，为了清楚，各种部件的尺寸可以被任意增大或缩小。在整个说明书和附图中相似的数字表示相似的部件。
图1是根据本发明的示例性MOSFET的俯视平面图。图1A是沿着图1的线1A-1A获取的剖面图，以及图1B是沿着图1的1B-1B获取的剖面图；
图2A至图2D是示出了根据本发明用于形成示例性梯状STI结构的加工操作的顺序的剖面图；
图3A至图3D是示出了根据本发明用于形成MOSFET的示例性方法的剖面图；以及
图4是示例性MOSFET的沟道区中的掺杂剂杂质分布的图示。
具体实施方式
本发明提供了一种MOSFET，其具有由衬底上设置的外延硅层形成的沟道区，并且根据一个优选实施例，晶体管沟道的掺杂剂分布包括外延硅层是未掺杂层的层，而沟道掺杂剂杂质存在于外延硅层下方的半导体衬底中。晶体管进一步包括由T形剖面提供的增加的有效栅极宽度，在T形剖面中，形成沟道的一部分外延硅层位于STI(浅沟槽隔离)结构的隐藏(submerged)突出件的上面，以使晶体管沟道宽度大于书挡STI结构之间的最小距离。
图1是示出了晶体管区域1的俯视平面图。晶体管区域1被边界3限定。晶体管区域1可以被外延硅层占据，该外延硅层延伸到边界3并包括边缘部7，该边缘部7在相邻的STI(浅沟槽隔离)结构中形成的下方突出件的上方伸出(overhang)并延伸。通过虚线标示内边缘5，其表示STI结构的突出件的向内延伸边缘，如将在图1A中更清楚示出的。在图1中示出的示例性实施例中，通过相对端9和相对端11限定晶体管区域1。相对端9彼此平行，并通常垂直于相对端11，但这仅仅是示例性的，在各个其他示例性实施例中，晶体管区域1可以呈现出各种其他的四边形或其他几何形状。栅电极15和间隔件17形成晶体管的元件，该晶体管在晶体管区域1中形成并具有沿着沟道长度方向21的晶体管沟道。
尽管示出的晶体管区域1包括沿着相对两组边缘9和11中的每一组的边缘部7，这仅仅是示例性的，并且在其他示例性实施例中，可以悬于STI结构的突出件之上并延伸超出内边缘5的边缘部7可以以少于全部4个相对边缘存在。在一个示例性实施例中，可以仅沿着晶体管沟道长度方向21存在边缘部7，并且可以仅沿着垂直于沟道长度方向21的晶体管沟道宽度方向存在边缘部7。
现在参考图1A以及图1，晶体管25包括栅电极15、间隔件17、栅极电介质29，并形成于衬底27上方。衬底27是半导体材料，根据一个示例性实施例可以是硅，但是在其他示例性实施例中也可以使用其他合适的半导体材料作为衬底27。晶体管25包括源极/漏极区33，该源极/漏极区33形成在衬底27中，并且也形成在硅层35中。优选，硅层35是外延形成的硅层，并且在沉积时是未掺杂的。在栅电极15的下方直接设置晶体管沟道39。硅层35包括边缘部7，该边缘部7在STI结构43的突出件41上方延伸并为晶体管结构提供T形剖面。在图1A和图1B中示出的示例性实施例中，STI结构43每一个都包括具有顶面45的平台，该顶面45与硅层35的上表面基本上共平面。边界3表示STI结构43的顶面45和硅层35之间的相交部分。在衬底27内包括在晶体管沟道39中形成沟道掺杂剂杂质区73。密集掺杂剂杂质区49可以采用倾斜离子注入技术比如halo注入形成，并有利地改善了短栅极长度的短沟道效应。密集掺杂剂杂质区49可以包括更大浓度的在沟道掺杂剂杂质区73中存在的掺杂剂杂质。栅极长度是在栅电极15的下方沿着沟道长度方向21的尺寸。根据各个示例性实施例栅极长度可以处于约10-50纳米的范围内，并且在一个示例性实施例中可以是约30nm。
图1B是沿着图1的线1B-1B获取的剖面图，示出了晶体管沟道的宽度。有效宽度Weff 49从一个边界3延伸至相对的边界3，并且大于从一个内边缘5延伸至相对的内边缘5的沟道宽度，该沟道宽度是硅层35下方的初始衬底表面47的宽度。在一个示例性实施例中，Weff 49可以比从内边缘5延伸至相对的内边缘5的有效沟道宽度大5-10％。在各个示例性实施例中，Weff 49可以是约0.2微米并可以处于约180-270纳米的范围内。
图2A示出了在半导体衬底27内形成的STI结构43。可以采用各种已知的和将来开发的方式形成STI结构43。在衬底表面47上方形成氮化物层53和55，并且在氮化物层53和55之间插入氧化物层57。可以使用各种氮化物材料和氧化物材料，并且可以使用各种厚度。氮化物去除操作用于去除氮化物层55并产生图2B中所示的结构。可以采用各种常规湿法蚀刻或其他蚀刻。
图2C示出了在已经采用各向同性氧化物去除操作去除氧化物层57和STI结构43的部分61(参见图2B)以产生具有梯状结构的STI结构43之后的图2B的结构。可以采用各种湿法氧化物蚀刻操作。
在图2C中所示的结构上实施氮化物蚀刻操作以去除氮化物层53，接着进行氧化物减少(oxide dip)，即用于去除一些氧化物并产生图2D中所示的结构的蚀刻操作，在图2D所示的结构中，STI结构43具有在衬底27的衬底表面47上设置的包括顶面45的中央平台。STI结构43包括具有突出件41的梯状结构，该突出件41向外延伸超出顶面45的平台边缘69。梯状STI结构43在突出件41和具有顶面45的中央平台之间的成圆类型轮廓是示例性的，而且在诸如图3A中的其他示例性实施例中突出件41可以通过更陡峭的内边缘轮廓来表征。
图3A示出了在两个相对的梯状STI结构43之间设置的衬底27的一部分。STI结构43包括具有平台边缘69的顶面45和在内边缘5处终止的向内的突出件41。可以对图3A中所示的结构实施沟道注入操作以产生图3B中所示的结构，其包括沟道掺杂剂杂质区73。根据一个示例性实施例，可以采用应用相当低的能量(例如，可以是10-30KeV的能量)的沟道注入操作。沟道离子注入操作引入掺杂剂杂质通过衬底表面47并进入衬底27内。根据一个示例性实施例可以采用沟道离子注入操作来引入N型掺杂剂杂质，或者根据另一个示例性实施例可以引入P型掺杂剂杂质。根据一个示例性实施例，可以使用约5-15KeV的注入能量来注入BF2物质以产生具有掺杂剂杂质硼的沟道掺杂剂杂质区73。根据另一个示例性PMOS实施例，As可以是沟道掺杂剂杂质物质，但是在其他示例性实施例中可以使用其他n型或p型沟道掺杂剂杂质物质。沟道掺杂剂杂质区73可以在其中包括各种浓度的掺杂剂杂质。
然后对图3B中所示的结构实施外延硅生长操作以产生图3C中所示的结构。图3C的结构包括具有沟道掺杂剂杂质区73的衬底27和外延硅层75。在各个示例性实施例中外延硅层75可以包括处于约10-20纳米范围内的厚度77，并如示例性实施例所示横向生长超出内边缘5并位于突出件41的上方，从而产生边缘部7，在各个示例性实施例中该边缘部7可以包括约5-10纳米的宽度。可以使用适合硅外延生长的各种条件来形成外延硅层75。可以看出，当沉积时，外延硅层75不包括在沟道掺杂剂杂质区73中存在的掺杂剂杂质。
然后在图3C中所示的结构上形成晶体管以产生图3D中所示的结构。可以在栅极电介质29上方形成栅电极15和间隔件17，并且可以采用常规离子注入和/或扩散操作来形成源极/漏极区33，该源极/漏极区33是在外延硅层75和衬底27两者内形成的。可以采用常规方法来形成源极/漏极区33。可以采用晕环(halo)或其他倾斜离子注入操作来形成密集掺杂剂杂质区49，该密集掺杂剂杂质区49可以可选地被描述为晕环杂质区或口袋杂质区。晕环离子注入操作是在大入射角下实施的低能量、低电流注入，以使注入的掺杂剂穿透到栅电极15的下方从而抑制冲穿效应。采用晕环离子或其他倾斜离子注入操作来引入与沟道掺杂剂杂质区73内相同类型的掺杂剂以及与用于形成源极/漏极区33相反的掺杂剂杂质类型。密集掺杂剂杂质区49的存在改善了晶体管25的短沟道效应。在退火之前，图3D中所示的结构包括外延硅层75，该外延硅层75基本上没有在沟道掺杂剂杂质区73中以及在密集掺杂剂杂质区49中存在的掺杂剂杂质。具体而言，晶体管25的晶体管沟道39将包括衬底27内的沟道掺杂剂杂质区73中的沟道掺杂剂杂质物质但晶体管沟道39中的外延硅层75基本上没有这些沟道掺杂剂杂质物质。
然后可以实施退火或其他热活化操作以使一些沟道掺杂剂杂质从衬底27的沟道掺杂剂杂质区73进入外延硅层75。甚至在实施了退火或其他热活化操作之后，沟道掺杂剂杂质物质的浓度降低，并且在晶体管沟道39和栅极介电质29之间的界面处比当进入衬底27中的深度增加时的沟道掺杂剂杂质物质的掺杂剂浓度相对少。在晶体管沟道39中，掺杂剂杂质物质的浓度在衬底27中比在外延硅层75中大。
图4是示出了晶体管沟道39内的沟道掺杂剂杂质物质的掺杂剂浓度作为进入衬底27内的深度的函数的量变曲线的图示。当深度＝0时，其表示晶体管沟道39的顶面及其与栅极电介质29的相交部分，浓度是最小的，并且在一个示例性实施例中显示为小于1e18。这仅仅是示例性的，并且在其他示例性实施例中可以实现各种其他掺杂剂浓度和分布。显示图4用于示出根据本发明的掺杂剂量变曲线83与常规掺杂剂量变曲线81的不同之处在于在掺杂剂沟道39的深度＝0时沟道掺杂剂杂质物质的浓度更小。掺杂剂量变曲线83的曲线最大值85存在于晶体管沟道的衬底27部分，进一步表明掺杂剂杂质浓度在衬底27中比在外延硅层75中大。
根据一个方面，本发明提供了一种半导体器件，该半导体器件包括：晶体管区域，该晶体管区域形成于半导体衬底上并包括硅层，该硅层被设置于半导体衬底上并具有至少相对的边缘，该相对的边缘在相应的STI(浅沟槽隔离)结构的突出件上方延伸，并被相应的STI结构的顶面界定；以及晶体管，该晶体管包括在硅层中以及在半导体衬底中形成的源极/漏极区，以及在硅层上方包括在相对的边缘上方设置的栅极。
根据一方面，本发明提供了一种半导体器件，该半导体器件包括：晶体管区域，该晶体管区域形成于半导体衬底上并被第一组相对边缘和垂直于第一组相对边缘的第二组相对边缘限定，每一个边缘被相应的STI(浅沟槽隔离)结构界定；硅层，该硅层被设置在晶体管区域中的半导体衬底上方，并包括在相应的STI结构的相应向内的突出件上方设置的伸出部分(overhang portion)以及被相应的STI结构的相应顶面界定的边缘；以及晶体管，该晶体管包括在硅层中以及在半导体衬底中形成的源极/漏极区、以及在硅层上方(包括在相对边缘上方)设置的栅极。
根据又一方面，提供了一种形成半导体晶体管的方法。该方法包括：提供具有衬底表面的半导体衬底；在具有晶体管区域边界的半导体衬底上标识(identify)晶体管区域，该晶体管区域边界包括至少两个相对边缘；以及沿着相对边缘的每一个形成浅沟槽隔离(STI)结构，每个STI结构包括具有顶面的中央平台和从中央平台向外延伸并进入晶体管区域内的下部突出件。该方法进一步包括形成硅层，该硅层位于晶体管区域上方，并包括在下部突出件上方设置的伸出部分和被中央平台沿着相对边缘的每一个界定的上表面；以及在硅层上形成晶体管，所述晶体管包括从一个相对边缘延伸至另一个相对边缘并位于每一个伸出部分上方的栅极。
前述仅仅举例说明了本发明的原理。因此应当理解本领域技术人员能够设计出不同的布置，这些布置尽管没有在本文中明确描述或示出，但体现了本发明的原理并包括在其精神和范围内。而且，本文所述的所有实例和专用语言主要明确地预期仅仅用于教育的目的并且帮助读者理解本发明的原理和由发明人提供的促进本领域的概念，并且将被解释为不限于这些具体描述的实例和情况。而且，本文中描述本发明的原理、方面和实施例、以及其具体实例的所有说明预期包含其结构和功能两种等效物。另外，可以预期这些等效物包括目前已知的等效物和将来开发的等效物，即不考虑结构开发的实施相同功能的任何元件。
预期结合附图一起阅读示例性实施例的这种描述，附图被视为整个书面说明书的一部分。在说明书中，相对空间位置术语，比如“下方”、“上方”、“水平”、“垂直”、“在...之上”、“在...之下”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)应被解释为如随后所述的或者如在讨论中的附图中所示的方位。这些相对位置术语用于简化描述而不需要在具体方位中构造或操作装置。除非另有明确描述，关于接合、和连接等的术语，比如“连接的”和“互连的”是指其中结构被直接或者间接地通过插入结构固定或接合至另一种结构的关系，以及两者皆为可动的或者刚性的接合或关系。
尽管通过示例性实施例描述了本发明，但其不限于此。相反地，所附权利要求应按广义解释以涵盖可以被本领域技术人员制造出且不背离本发明的等效物范围的本发明的其他变体和实施例。

Claims (18)

1.一种半导体器件，包括：
晶体管区域，形成于半导体衬底上并包括硅层，所述硅层被设置于所述半导体衬底上并具有至少相对边缘，所述相对边缘的每一个都在相应的浅沟槽隔离结构的突出件上方延伸，并被所述相应的浅沟槽隔离结构的顶面界定；
晶体管，包括在所述硅层和所述半导体衬底中形成的源极/漏极区，以及设置在所述硅层和所述相对边缘上方的栅极；
沟道掺杂剂杂质，存在于所述栅极下方的沟道中，在所述半导体衬底中所述沟道掺杂剂杂质以第一浓度存在，在所述硅层中所述沟道掺杂剂杂质以小于所述第一浓度的第二浓度存在；
沟道掺杂剂杂质区，形成在所述半导体衬底内，其中，所述硅层和所述半导体衬底均为硅，所述源极/漏极区形成在所述硅层、所述沟道掺杂剂杂质区和所述半导体衬底中。
2.根据权利要求1所述的半导体器件，其中，所述晶体管区域被所述相对边缘和垂直于所述相对边缘设置的一组相对的另外边缘限定，所述另外边缘的每一个在相应的另一浅沟槽隔离结构的另一突出件上方延伸并被所述相应的另一浅沟槽隔离结构的顶面界定。
3.根据权利要求2所述的半导体器件，其中，所述晶体管包括从所述相对边缘之一延伸到所述相对边缘的另一个的沟道宽度方向以及垂直于所述沟道宽度方向的沟道长度方向。
4.根据权利要求1所述的半导体器件，其中，所述浅沟槽隔离结构是梯状结构，以使所述浅沟槽隔离结构包括中央平台，所述中央平台具有与所述硅层的顶面共平面的所述顶面。
5.根据权利要求1所述的半导体器件，其中，所述晶体管包括在所述硅层上形成的栅极电介质。
6.根据权利要求1所述的半导体器件，其中，所述晶体管包括位于所述硅层中的沟道。
7.根据权利要求1所述的半导体器件，其中，所述晶体管包括从所述相对边缘之一延伸到所述相对边缘的另一个的沟道宽度方向，并且，包括所述边缘的所述沟道宽度比所述浅沟槽隔离结构的所述突出件的内边界之间的沿着所述沟道宽度方向的距离大10％。
8.根据权利要求1所述的半导体器件，进一步包括在所述栅极下方的所述半导体衬底中的沟道掺杂剂杂质，并且其中，所述硅层不含有所述沟道掺杂剂杂质。
9.根据权利要求1所述的半导体器件，进一步包括在位于所述栅极下方中央的所述半导体衬底中以第一浓度存在的沟道掺杂剂杂质，并且进一步包括在所述栅极的横向边缘处以第三浓度存在的所述沟道掺杂剂杂质的两个密集区，所述第三浓度大于所述第一浓度。
10.一种半导体器件，包括：
晶体管区域，位于半导体衬底上并被第一组相对边缘和垂直于所述第一组相对边缘的第二组相对边缘限定，每一个所述边缘被相应的浅沟槽隔离结构界定；
硅层，设置在所述晶体管区域中的所述半导体衬底上方，并包括在所述相应的浅沟槽隔离结构的相应向内的突出件上方设置的伸出部分以及被所述相应的浅沟槽隔离结构的相应顶面界定的边界；以及
晶体管，包括在所述硅层和所述半导体衬底中形成的源极/漏极区、在所述硅层上方和所述相对边缘上方设置的栅极、以及在所述栅极下方设置的沟道区，所述沟道区包括在所述半导体衬底中的相对较高浓度的沟道掺杂剂杂质以及在所述硅层中的相对较低浓度的所述沟道掺杂剂杂质；
沟道掺杂剂杂质区，形成在所述半导体衬底内，其中，所述硅层和所述半导体衬底均为硅，所述源极/漏极区形成在所述硅层、所述沟道掺杂剂杂质区和所述半导体衬底中。
11.根据权利要求10所述的半导体器件，其中，所述晶体管的有效沟道宽度包括具有所述伸出部分的所述硅层的宽度，并且比所述向内的突出件之间沿着所述栅极的距离大10％。
12.根据权利要求10所述的半导体器件，其中，所述沟道掺杂剂杂质包括硼。
13.一种形成半导体晶体管的方法，所述方法包括：
提供具有衬底表面的半导体衬底；
在具有晶体管区域边界的所述半导体衬底上标识晶体管区域，所述晶体管区域边界包括至少两个相对边缘；
沿着所述相对边缘的每一个形成浅沟槽隔离(STI)结构，每个所述浅沟槽隔离结构包括具有顶面的中央平台和从所述中央平台向外延伸并进入所述晶体管区域内的下部突出件；
通过实施沟道离子注入操作将掺杂剂杂质引入所述衬底表面，形成沟道掺杂剂杂质区；在所述晶体管区域上方形成硅层，所述硅层包括在所述下部突出件上方设置的伸出部分和被所述中央平台沿着所述相对边缘的每一个界定的上表面；以及
在所述硅层上形成晶体管，所述晶体管包括从一个所述相对边缘延伸至另一个所述相对边缘并位于所述伸出部分上方的栅极；
其中，所述硅层和所述半导体衬底均为硅，所述形成晶体管进一步包括在形成所述栅极之后在所述硅层中、在所述沟道掺杂剂杂质区中以及在所述半导体衬底中形成源极/漏极区。
14.根据权利要求13所述的方法，其中，所述形成硅层包括外延硅生长。
15.根据权利要求13所述的方法，其中所述形成晶体管包括在形成所述栅极之后实施晕环离子注入操作。
16.根据权利要求13所述的方法，其中，所述硅层是未掺杂层。
17.根据权利要求16所述的方法，进一步包括退火所述结构从而使一些所述掺杂剂杂质进入所述沟道区中的所述硅层。
18.根据权利要求13所述的方法，其中，所述至少两个相对边缘包括两个平行的第一相对边缘和垂直于所述第一相对边缘的两个平行的第二相对边缘，并且其中，沿着所述相对边缘中的每一个形成浅沟槽隔离结构包括沿着所述第一相对边缘的每一个和所述第二相对边缘的每一个形成相应的所述浅沟槽隔离结构。
CN201210026680.5A 2011-11-03 2012-02-07 具有t形外延硅沟道的mosfet结构 Active CN103094343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/288,189 2011-11-03
US13/288,189 US9000526B2 (en) 2011-11-03 2011-11-03 MOSFET structure with T-shaped epitaxial silicon channel

Publications (2)

Publication Number Publication Date
CN103094343A CN103094343A (zh) 2013-05-08
CN103094343B true CN103094343B (zh) 2016-12-14

Family

ID=48206708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026680.5A Active CN103094343B (zh) 2011-11-03 2012-02-07 具有t形外延硅沟道的mosfet结构

Country Status (2)

Country Link
US (2) US9000526B2 (zh)
CN (1) CN103094343B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728637B2 (en) 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel
US9679978B2 (en) 2015-09-24 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN110299398B (zh) * 2018-03-22 2022-04-19 联华电子股份有限公司 高电压晶体管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787423B1 (en) * 2002-12-09 2004-09-07 Advanced Micro Devices, Inc. Strained-silicon semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243958A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 半導体装置およびその製造方法
DE10131237B8 (de) * 2001-06-28 2006-08-10 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
KR100473733B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
US6846720B2 (en) * 2003-06-18 2005-01-25 Agency For Science, Technology And Research Method to reduce junction leakage current in strained silicon on silicon-germanium devices
US6940137B2 (en) * 2003-09-19 2005-09-06 Texas Instruments Incorporated Semiconductor device having an angled compensation implant and method of manufacture therefor
KR100577312B1 (ko) * 2004-07-05 2006-05-10 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법
KR100673896B1 (ko) * 2004-07-30 2007-01-26 주식회사 하이닉스반도체 트렌치 구조의 소자분리막을 갖는 반도체소자 및 그 제조방법
US7238564B2 (en) * 2005-03-10 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming a shallow trench isolation structure
CN100440537C (zh) * 2006-04-11 2008-12-03 北京大学深圳研究生院 一种部分耗尽的soi mos晶体管及其制作方法
US8062951B2 (en) * 2007-12-10 2011-11-22 International Business Machines Corporation Method to increase effective MOSFET width
JP5406583B2 (ja) * 2009-04-10 2014-02-05 株式会社日立製作所 半導体装置
US8921941B2 (en) * 2010-08-05 2014-12-30 Mediatek Inc. ESD protection device and method for fabricating the same
US9153662B2 (en) * 2012-03-29 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with selective dopant deactivation underneath gate
US9536746B2 (en) * 2014-03-13 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Recess and epitaxial layer to improve transistor performance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787423B1 (en) * 2002-12-09 2004-09-07 Advanced Micro Devices, Inc. Strained-silicon semiconductor device

Also Published As

Publication number Publication date
US9653545B2 (en) 2017-05-16
CN103094343A (zh) 2013-05-08
US20150194485A1 (en) 2015-07-09
US20130113047A1 (en) 2013-05-09
US9000526B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
CN104810396B (zh) 一种半导体器件及其制造方法
US10340332B2 (en) Folded termination with internal field plate
EP2680312A2 (en) High breakdown voltage LDMOS device
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
CN101359664B (zh) Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法
CN101622713B (zh) 源/漏应力器及其方法
CN105097914B (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN103066059A (zh) 具有穿过衬底通路(tsv)的半导体结构及其形成方法
CN103871893A (zh) 具有超陡逆行阱的体鳍片fet及其制造方法
CN105448916B (zh) 晶体管及其形成方法
CN103094343B (zh) 具有t形外延硅沟道的mosfet结构
CN109166924A (zh) 一种横向mos型功率半导体器件及其制备方法
CN107425046A (zh) 一种ldmos器件及其制作方法
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
CN106298935A (zh) Ldmos器件及其制造方法
CN106935646A (zh) 埋藏沟道晶体管及其形成方法
CN103545363B (zh) P型ldmos器件及其制造方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
CN104124152B (zh) 鳍式双极结型晶体管及其形成方法
CN106206315A (zh) 半导体器件及其制造方法及包括该器件的电子设备
GB2607292A (en) Semiconductor device
CN104681438B (zh) 一种半导体器件的形成方法
CN104992943B (zh) Sonos存储器的制作工艺方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN103456784B (zh) 高压p型ldmos器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant