CN104681438B - 一种半导体器件的形成方法 - Google Patents
一种半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104681438B CN104681438B CN201310613731.9A CN201310613731A CN104681438B CN 104681438 B CN104681438 B CN 104681438B CN 201310613731 A CN201310613731 A CN 201310613731A CN 104681438 B CN104681438 B CN 104681438B
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- semiconductor devices
- layer
- forming method
- bulk silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 118
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 118
- 239000010703 silicon Substances 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000407 epitaxy Methods 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000005224 laser annealing Methods 0.000 claims abstract description 10
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 2
- 102000013275 Somatomedins Human genes 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims 2
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 238000002156 mixing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种半导体器件的形成方法，包括如下步骤：1）在半导体硅衬底一侧刻蚀深沟槽；2）对沟槽底部进行注入和推阱；3）在沟槽内部填充硅外延层并平坦化；然后形成基区、源区、栅极、介质层和正面金属电极；4）对半导体硅衬底另一侧进行减薄，并对另一侧进行离子注入、激光退火、背面金属电极形成。本发明通过对硅外延掺杂浓度、沟槽深度和硅片厚度的调整，使半导体器件的击穿电压、导通电阻保持稳定。本发明方法可以降低超级结器件的制造成本，提高生产效率，同时可以降低器件的导通电阻。
Description
技术领域
本发明属于半导体集成电路制造领域，具体涉及半导体图像传感器，尤其涉及一种全隔离背照式图像传感器及其制造方法。
背景技术
VDMOSFET（VerticalDouble-diffusedMOSFET，垂直双扩散MOS晶体管）可以采用减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压,因此在VDMOS中，提高器件的击穿电压与减小器件的导通电阻是一对矛盾。超级结MOSFET采用新的耐压层结构-利用一系列的交替排列的P型和N型半导体薄层，在较低电压下反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。
超级结MOSFET的难点是器件结构形成困难，主要是交替排列的P型和N型半导体薄层结构的形成。一般的形成方法是：在N型硅外延层（即图1中的第一半导体层22）上形成深沟槽，再用P型硅外延层（即图1中的第二半导体层23）填充深沟槽，现有器件的结构见图1。由于牵涉到厚外延生长、深沟槽刻蚀、沟槽填充等，成本较高。如何降低生长成本一直是业界研究的方向。
发明内容
本发明要解决的技术问题是提供提出一种半导体器件的形成方法，可以降低生产成本，提高生产效率。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括如下步骤：
1）在半导体硅衬底一侧刻蚀深沟槽；
2）对沟槽底部进行注入和推阱；
3）在沟槽内部填充硅外延层并平坦化；然后形成基区、源区、栅极、介质层和正面金属电极；
4）对半导体硅衬底另一侧进行减薄，并对另一侧进行离子注入、激光退火、背面金属电极形成。
作为优选的技术方案，步骤1）中，所述深沟槽深度为10-80μm，宽度为1-10μm，深沟槽间距为2-15μm，且预先测的半导体硅衬底的掺杂浓度，使得深沟槽的深度与半导体硅衬底的掺杂浓度成正对应关系。
作为优选的技术方案，步骤1）中，所述半导体硅衬底是N型或P型，掺杂浓度为1E13-1E17cm-3。
作为优选的技术方案，步骤1）中，所述刻蚀深沟槽之前增加如下步骤：在半导体硅衬底上生长介质层，该介质层为氧化硅、氮化硅、氮氧化硅中的至少一种，厚度为0.1μm-2μm。
作为优选的技术方案，步骤2）中，所述注入载流子类型与半导体硅衬底的掺杂类型相同，注入剂量为1E11-1E14atom/cm2，注入能量为10-100Kev。
作为优选的技术方案，步骤2）中，在注入之前增加如下步骤：先在深沟槽侧壁和底部生长一层介质膜，该介质膜为氧化硅、氮化硅、氮氧化硅中的至少一种，再用各项异性刻蚀方法把深沟槽底部的介质膜去除。
作为优选的技术方案，步骤2）中，所述推阱具体为：对注入到沟槽底部的离子进行高温扩散，使其扩散到沟槽底部以下5-40μm，且注入扩散层在沟槽底部形成一个连续不间断的注入掺杂层。
作为优选的技术方案，步骤3）中，所述在沟槽内部填充硅外延层分两步进行：第一步，在深沟槽底部填充与半导体硅衬底具有相同掺杂类型的硅外延；第二步，继续在沟槽内填充与半导体硅衬底掺杂类型相反的硅外延，直至完全填充沟槽，并且，预先测的硅衬底的掺杂浓度，使得第二步填入沟槽的硅外延层的掺杂浓度与半导体硅衬底的掺杂浓度成正对应关系。
作为优选的技术方案，步骤4）中，所述半导体硅衬底减薄后的厚度为30-200μm，且预先测的硅衬底的掺杂浓度，使减薄后硅片的厚度与硅衬底的掺杂浓度成正对应关系。
作为优选的技术方案，步骤4）中，所述离子注入的种类为B、P、As、Sb中的至少一种，注入能量为10-1000Kev，注入剂量为1E13-1E17atoms/cm2。
作为优选的技术方案，步骤4）中，所述激光退火的能量为1.0-3.0J/cm2,光斑长度为1-3mm，光斑宽度为0.3-1.5mm；激光退火后在半导体硅衬底背面形成一层高掺杂注入层，与后续的金属电极形成欧姆接触。
作为优选的技术方案，步骤4）中，所述背面金属电极形成采用蒸发或溅射的方法在半导体硅衬底背面形成金属层作为第一电极，金属的种类为Ti、Ni、Ag、Au、Al中的至少一种，厚度为0.1-2μm。
所谓正对应关系是指变量A增大时，变量B也增大；负对应关系是指变量A增大时，变量B减小。
如上述制造方法的超级结器件，硅衬底的掺杂浓度Cn在一定范围内波动时，器件的击穿电压BV和导通电阻Ron通过硅外延的掺杂浓度Cp（使超级结P柱和N柱的载流子量相等）、沟槽深度d和减薄后的硅片厚度t的调整而保持不变，因为：
BV∞d/Cn Ron∞t/Cn
另外在沟槽底部注入载流子并进行推进，降低器件的导通电阻Ron。注入及推阱的深度在沟槽底部以下5-40微米的深度。
和现有技术相比，本发明具有以下有益效果：本发明通过对硅外延掺杂浓度、沟槽深度和硅片厚度的调整，使半导体器件的击穿电压、导通电阻保持稳定。本发明方法可以降低超级结器件的制造成本，提高生产效率，同时可以降低器件的导通电阻Ron。
附图说明
图1是现有器件的结构示意图；
图2-图12是本发明实施例的制造工艺流程示意图；其中，图2是本发明实施例的步骤1）完成后的断面结构示意图；图3是本发明实施例的步骤2）完成后的断面结构示意图；图4是本发明实施例的步骤3）完成后的断面结构示意图；图5是本发明实施例的步骤4）完成后的断面结构示意图；图6是本发明实施例的步骤5）的硅外延第一步填充完成后的断面结构示意图；图7是本发明实施例的步骤5）硅外延第二步填充完成后的断面结构示意图；图8是本发明实施例的步骤6）完成后的断面结构示意图；图9是本发明实施例的步骤7）完成后的断面结构示意图；图10是本发明实施例的步骤8）完成后的断面结构示意图；图11是本发明实施例的步骤9）完成后的断面结构示意图；图12是本发明实施例的步骤10）完成后的断面结构示意图；
附图标记说明如下：
1为半导体硅衬底，2为介质层，3为第二硅外延层，4为第一硅外延层，5为基极区，6为源极区，7为栅极介质层，8为栅极，9为金属前介质层，10为第二电极，11为正面注入扩散层，12为背面注入扩散层，13为第一电极。
21为半导体硅衬底，22为第一半导体层，23为第二半导体层，24为基区，25为源区，26为栅极介质层，27为栅极，28为金属前介质层，29为第二电极，30为第一电极。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例：
如图2-图12所示，本发明一种半导体器件的形成方法，具体包括如下步骤：
1）在半导体硅衬底1上生长介质层2，半导体硅衬底1可以是N型或P型，掺杂浓度为1E13-1E17cm-3;介质层2为氧化硅、氮化硅、氮氧化硅中的至少一种，厚度为0.1μm-2μm（见图2）。
2）在半导体硅衬底1上刻蚀深沟槽，深沟槽宽度为1-10μm，深度为10-80μm，沟槽间距为2-15微米（见图3）；且预先测的半导体硅衬底1的掺杂浓度，使得深沟槽的深度与半导体硅衬底1的掺杂浓度成正对应关系，即预先设定器件的击穿电压，当半导体硅衬底1的掺杂浓度较高时，适当增加沟槽的深度，当半导体硅衬底1的掺杂浓度较低时，则适当降低沟槽的深度，使得半导体硅衬底1的掺杂浓度在一定范围内波动时（预订值的+/-50%），器件的击穿电压保持不变。
3）在沟槽底部进行离子注入，注入离子的类型与半导体硅衬底1的掺杂类型相同，如果半导体硅衬底1掺杂为N型，则注入为N型；如果半导体硅衬底1为P型，则注入P型；注入剂量为1E11-1E14atom/cm2，注入能量为10-100Kev；为防止沟槽侧壁被注入离子，可以采用沟槽侧壁用介质膜保护的方法，具体做法为：先在沟槽侧壁和底部生长一层介质膜（氧化硅、氮化硅、氮氧化硅中的至少一种），再用各项异性刻蚀方法把沟槽底部的介质膜去除，然后进行离子注入（见图4）。
4）对注入到沟槽底部的离子进行高温扩散，使其扩散到沟槽底部以下5-40μm，且注入扩散层在沟槽底部形成一个连续不间断的注入掺杂层，作为正面注入扩散层11（见图5）。
5）用硅外延工艺填充沟槽。硅外延填充分两步进行：第一步，在沟槽底部填充与半导体硅衬底1具有相同掺杂类型的硅外延，即第一硅外延层4，如果半导体硅衬底1掺杂为N型，则第一硅外延层4为N型，见图6；第二步，硅外延的第二步填充，其掺杂类型和半导体硅衬底1相反，即形成第二硅外延层3，如果半导体硅衬底1掺杂为N型，则第二硅外延层3为P型；如果半导体硅衬底1为P型，则第二硅外延层3为N型，见图7。第一硅外延层4与第二硅外延层3的掺杂类型相反。预先测的半导体硅衬底1的掺杂浓度，使得第二步填入沟槽的第二硅外延层3的掺杂浓度与半导体硅衬底1的掺杂浓度成正对应关系，即半导体硅衬底1的掺杂浓度高时，第二硅外延层3的掺杂浓度也高；半导体硅衬底1的掺杂浓度低时，第二硅外延层3的掺杂浓度也低，最终的目的是使单个沟槽内硅外延的载流子总量与沟槽间的半导体硅衬底1的载流子总量相等（见图7）。
6）用化学机械研磨工艺对沟槽顶部进行平坦化（见图8）；
7）接下来用常规MOSFET工艺形成基极区5，源极区6、栅极介质层7、栅极9、金属前介质层9、第二电极10等（见图9）。
8）对半导体硅衬底1进行减薄。半导体硅衬底1减薄后的厚度为30-200μm，且预先测的硅衬底的掺杂浓度，使减薄后硅片的厚度与硅衬底的掺杂浓度成正对应关系。即预先设低器件的导通电阻，当硅衬底的掺杂浓度高时，适当增加减薄后硅衬底的厚度；当硅衬底的掺杂浓度低时，适当降低减薄后硅衬底的厚度，使得硅衬底的掺杂浓度在一定范围内波动时（预订值的+/-50%），器件的导通电阻保持不变（见图10）。
9）背面离子注入和激光退火。离子注入的种类为B、P、As、Sb中的至少一种，注入能量为10-1000Kev，注入剂量为1E13-1E17atoms/cm2。激光退火的能量为1.0-3.0J/cm2,光斑长度为1-3mm，光斑宽度为0.3-1.5mm。注入和激光退火后在半导体硅衬底1背面形成一层高掺杂注入层，作为背面注入扩散层12，可以与后续的金属电极形成欧姆接触，以降低接触电阻。激光退火的特点是热量范围控制好，即只有硅衬底背面温度高，正面温度不受影响，不会影响到背面的器件（见图11）。
10）背面金属电极形成。用蒸发或溅射的方法在半导体硅衬底1背面形成金属层作为第一电极13。金属的种类为Ti、Ni、Ag、Au、Al中的至少一种，厚度为0.1-2μm（见图12）。
本发明通过对硅外延掺杂浓度、沟槽深度和硅片厚度的调整，使半导体器件的击穿电压、导通电阻保持稳定。本发明方法可以降低超级结器件的制造成本，提高生产效率，同时可以降低器件的导通电阻。
Claims (10)
1.一种半导体器件的形成方法，其特征在于：包括如下步骤：
1）在半导体硅衬底一侧刻蚀深沟槽；
2）对沟槽底部进行注入和推阱；
3）在沟槽内部填充硅外延层并平坦化；所述在沟槽内部填充硅外延层分两步进行：第一步，在深沟槽底部填充与半导体硅衬底具有相同掺杂类型的硅外延；第二步，继续在沟槽内填充与半导体硅衬底掺杂类型相反的硅外延，直至完全填充沟槽，并且，预先测的硅衬底的掺杂浓度，使得第二步填入沟槽的硅外延层的掺杂浓度与半导体硅衬底的掺杂浓度成正对应关系；然后形成基区、源区、栅极、介质层和正面金属电极；
4）对半导体硅衬底另一侧进行减薄，所述半导体硅衬底减薄后的厚度为30-200μm，且预先测的硅衬底的掺杂浓度，使减薄后硅片的厚度与硅衬底的掺杂浓度成正对应关系；并对另一侧进行离子注入、激光退火、背面金属电极形成。
2.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤1）中，所述深沟槽深度为10-80µm，宽度为1-10µm，深沟槽间距为2-15µm，且预先测的半导体硅衬底的掺杂浓度，使得深沟槽的深度与半导体硅衬底的掺杂浓度成正对应关系。
3.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤1）中，所述半导体硅衬底是N型或P型，掺杂浓度为1E13-1E17cm-3。
4.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤1）中，所述刻蚀深沟槽之前增加如下步骤：在半导体硅衬底上生长介质层，该介质层为氧化硅、氮化硅、氮氧化硅中的至少一种，厚度为0.1μm-2μm。
5.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤2）中，所述注入载流子类型与半导体硅衬底的掺杂类型相同，注入剂量为1E11-1E14 atom/cm2，注入能量为10-100Kev。
6.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤2）中，在注入之前增加如下步骤：先在深沟槽侧壁和底部生长一层介质膜，该介质膜为氧化硅、氮化硅、氮氧化硅中的至少一种，再用各向异性刻蚀方法把深沟槽底部的介质膜去除。
7.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤2）中，所述推阱具体为：对注入到沟槽底部的离子进行高温扩散，使其扩散到沟槽底部以下5-40μm，且注入扩散层在沟槽底部形成一个连续不间断的注入掺杂层。
8.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤4）中，所述离子注入的种类为B、P、As、Sb中的至少一种，注入能量为10-1000Kev，注入剂量为1E13-1E17atoms/cm2。
9.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤4）中，所述激光退火的能量为1.0-3.0J/cm2, 光斑长度为1-3mm，光斑宽度为0.3-1.5mm；激光退火后在半导体硅衬底背面形成一层高掺杂注入层，与后续的金属电极形成欧姆接触。
10.如权利要求1所述的一种半导体器件的形成方法，其特征为，步骤4）中，所述背面金属电极形成采用蒸发或溅射的方法在半导体硅衬底背面形成金属层作为第一电极，金属的种类为Ti、Ni、Ag、Au、Al中的至少一种，厚度为0.1-2μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613731.9A CN104681438B (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613731.9A CN104681438B (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681438A CN104681438A (zh) | 2015-06-03 |
| CN104681438B true CN104681438B (zh) | 2017-10-20 |
Family
ID=53316329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310613731.9A Active CN104681438B (zh) | 2013-11-27 | 2013-11-27 | 一种半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681438B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118824A (zh) * | 2015-07-21 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 应用于双层外延工艺的光刻对准标记的制作方法 |
| CN108550529B (zh) * | 2018-04-28 | 2021-10-15 | 江苏新顺微电子股份有限公司 | 一种高压vdmos器件的制造方法 |
| CN109659236B (zh) * | 2018-12-17 | 2022-08-09 | 吉林华微电子股份有限公司 | 降低vdmos恢复时间的工艺方法及其vdmos半导体器件 |
| CN109830434B (zh) * | 2019-01-30 | 2022-12-23 | 上海朕芯微电子科技有限公司 | 一种晶圆背面减薄金属化方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790549B2 (en) * | 2008-08-20 | 2010-09-07 | Alpha & Omega Semiconductor, Ltd | Configurations and methods for manufacturing charge balanced devices |
| CN102194880B (zh) * | 2010-03-05 | 2015-01-14 | 万国半导体股份有限公司 | 带有沟槽-氧化物-纳米管超级结的器件结构及制备方法 |
| CN102254796B (zh) * | 2010-05-20 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 形成交替排列的p型和n型半导体薄层的方法 |
| JP2012195541A (ja) * | 2011-03-18 | 2012-10-11 | Toshiba Corp | 半導体基板および半導体装置の製造方法 |
| TWI469351B (zh) * | 2011-11-29 | 2015-01-11 | Anpec Electronics Corp | 具有超級介面之功率電晶體元件及其製作方法 |
-
2013
- 2013-11-27 CN CN201310613731.9A patent/CN104681438B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681438A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8829614B2 (en) | Integrated Schottky diode in high voltage semiconductor device | |
| US8324053B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| US9876073B2 (en) | Integrated Schottky diode in high voltage semiconductor device | |
| CN105448738B (zh) | 含有利用倾斜注入工艺制备的超级结结构的半导体器件 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN103730372A (zh) | 一种可提高器件耐压的超结制造方法 | |
| CN103151376A (zh) | 沟槽-栅极resurf半导体器件及其制造方法 | |
| CN104681438B (zh) | 一种半导体器件的形成方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN103811545B (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN102130001B (zh) | 沟槽型双层栅功率mos器件的制备方法 | |
| CN206059399U (zh) | 一种沟槽肖特基二极管 | |
| CN102956487B (zh) | 隔离型功率晶体管的制造方法 | |
| CN104517853A (zh) | 超级结半导体器件制造方法 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |