CN101359664B - Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法 - Google Patents

Abstract

本发明涉及一种BCD工艺中N型LDMOS器件及其版图制作方法和制造方法，用于在器件的漏极位于器件中央的圆形版图布图时，通过将NTUB区域(4)在器件源极(13)处的边界定义在器件源极(13)的N+区域(11)靠近P+区域(12)一侧的边界处，器件所在的NTUB区域(4)在器件源极(13)处对器件区域(6)边界的覆盖可以被省略，同时这一覆盖在整个工艺结束后、NTUB区域(4)存在较大的横向扩散情况下可以被减小到最小。本发明可以应用于漏极位于器件中央的圆形版图布图的N型LDMOS的版图制作以及器件制造过程中，可以有效减小N型LDMOS的芯片面积。

Description

BCD工艺中的N型LDMOS器件及其版图制作方法和制造方法

技术领域

本发明涉及半导体集成电路制造工艺领域，特别涉及BCD(Bipolar、CMOS、DMOS)工艺中的N型LDMOS(LateralDouble-Diffused Drain Metal Oxide Semiconductor，即横向双扩散漏金属氧化物半导体)器件及其版图制作方法和制造方法。

背景技术

BCD工艺是实现智能功率集成电路即Smart Power IC的一项重要工艺。在电力电子领域中，作为BCD工艺中的功率器件，LDMOS器件往往需承受高压，甚至上千伏的超高压。与一般高压器件不同的是，超高压LDMOS器件除了使用传统意义上的LDMOS器件架构之外，还必须采用特殊的版图布局以达到耐高压特性。通常的手段包括采用圆形版图布图，且使器件的漏极位于器件版图的中央。图1为采用典型的BCD工艺时N型LDMOS器件16(在下文中简称为器件16)的版图布图示意图，图2为图1中器件16沿AA’线的剖面结构示意图。在图1、图2所示的N型LDMOS结构中，器件16采用了圆形版图布图结构且漏极位于器件结构和版图的中央，其耐高压工作原理如下所述。

当图2中源极13及栅极14均为0电位，即器件16处于关态时，如在漏极15外加高电压，则所加电压主要位于P型区域6与NTUB(N型盆)即区域4所形成的PN结(位于图2中附图标记19处，在下文中以PN结19来标识)上，因区域6掺杂浓度远高于区域4的掺杂浓度，故PN结19的耗尽区主要降落在其位于区域4一侧，其电势沿区域4向区域6处逐渐扩展。当区域6近沟道区边缘19距漏极15有源区8中心的距离18越大，PN结19耗尽区扩展的空间越大，PN结19处的电场到达击穿电场越晚，源漏的击穿电压就越高。另外，由于PN结19处的电场会因为PN结19本身曲率半径的变化而变化，即，当PN结19在6处的曲率半径即图2中18所示的距离较小时，电场会增大，击穿电压会下降。同时PN结19处的曲率半径受三维空间限制，即不仅在图1所示的二维空间中可以发生变化，而且也会在图2所示的二维空间中发生变化。在三维空间中PN结19的曲率半径变大才会使电力线的变化变缓，从而提高击穿电压。通常，在图2所示的二维空间中，该PN结曲率半径取决于制造工艺本身，增大这一曲率半径通常通过改善工艺条件来完成，比如当区域6的推进深度较深，PN结19位于19处的曲率半径便越大。而在图1所示的二维空间中，PN结19的曲率半径18则与器件的版图布局有密切的关系。采用圆型的版图布局将有助于提高PN结19在图1所示二维空间中的曲率半径18，进而提高器件的击穿电压。在图1、图2所示的器件结构中，当漏极15位于器件中央时，区域6与区域4所形成的PN结19的曲率半径18大于当源极13位于器件中央时PN结19的曲率半径20，这种情况在超高压器件中，即当18非常大时愈加明显，这表明在超高压器件中，采用漏极位于器件结构中央的版图布图时，耐压将得到极大的提升。但所付出的代价是器件的芯片面积随曲率半径18的增大而增大。所以，对超高压LDMOS器件，任何可以减小器件版图面积进而可以减小芯片面积的措施都是非常重要。

图1、图2所显示的N型LDMOS器件是建立在BCD工艺基础上的。这一工艺的特点是可同时将互补型金属氧化物半导体(CMOS)器件、双极型(Bipolar)器件和双扩散漏金属氧化物半导体(DMOS)等功率器件集成在一起，以便可以将控制、模拟和功率各种功能系统集成在同一芯片上。通常这一工艺建立在一掺杂浓度较浓的P型衬底材料1上，并形成N型埋层2和P型埋层3，在这一包含埋层的衬底材料上再生长掺杂浓度较淡的P型外延层21。在生长外延层21的过程中，因为高温的影响，衬底1上所形成的N型埋层2和P型埋层3将会部分上反扩散到P型外延层21中，如图2所示，N型埋层2和P型埋层3被虚线分为上下两个部分，虚线以上的部分即为上反扩散到P型外延层21中的部分。然后，在所形成的外延层21上，通过离子注入和氧化扩散等工艺形成掺杂浓度较淡的N型扩散层区域4。区域4将与上反的N型埋层2相连接形成N型隔离岛。包括Bipolar、NMOS器件和N型LDMOS器件等在内的各种器件将被分别集成在这样的N型隔离岛内，但是否各个器件可以被集成在同一个NTUB岛内，这要看电路设计中电位的需求，也就是说，如果不是同一个电位，则相互之间的NTUB区域必须用隔离区域进行隔离。另外，在接下来的步骤中，通过离子注入和氧化扩散等方法形成P型掺杂的区域5，这一区域5与上反的P型埋层3相接形成P型隔离区域。这一P型隔离区域将对以上在N型隔离岛内所形成的各种器件起到隔离的作用。在以上所述工艺中，区域4同时成为Bipolar、NMOS器件和N型LDMOS器件等各种器件的衬底，即，区域4必须同时兼顾满足以上各种器件的特性。在接下来的工艺中，所形成的区域6将可以同时作为NPN双极型晶体管的基区、PNP双极型晶体管的发射区和集电区以及N型LDMOS器件的沟道衬底区域。

通常，当BCD工艺被运用于电力电子领域时，为满足Bipolar和N型LDMOS器件的高压特性，区域4通常会被外加较高的电压。而由于区域4的掺杂浓度通常较淡，区域4必须对区域6进行足够的覆盖22，以防止区域4被耗尽而产生寄生击穿。当器件耐压越高时，覆盖22就越大。图1所示的通常意义上的N型LDMOS器件一般会考虑这一覆盖的存在。而这一覆盖将以设计规则的形式被定义，从而整个电路设计中区域4对基区域6的覆盖都必须统一满足这一设计规则的要求。即器件的芯片面积随覆盖22的增大而增大。所以，对超高压LDMOS器件，如何减小器件的版图面积进而减小芯片面积是非常重要的措施。

发明内容

本发明的目的在于有效减小BCD工艺中N型LDMOS器件的芯片面积。

为了达到上述目的，本发明提供BCD工艺中的N型LDMOS器件：其采用圆形版图布图方式，该LDMOS器件包含P型衬底区域、位于该P型衬底区域之上的N型埋层、位于该N型埋层之上的P型外延层，位于该P型外延层内的用于在其中形成N型LDMOS器件的NTUB区域、用于隔离所述NTUB区域的P型区域、位于该P型外延层内的用于形成器件源极的P型沟道区、位于该P型沟道区内且外接到源电极的P+区域、位于该P型沟道区内的源极的N+区域和位于版图中央的漏极的N+区域、栅极、场氧化层；

其中，该LDMOS器件所在的NTUB区域对该P型沟道区的覆盖可以被省略。

进一步地，所述NTUB区域在源极处的边界与源极的N+区域位于所述P+区域一侧的边界对齐。

特别地，当所述源极的N+区域与P+区域相接时，所述NTUB区域在源极处的边界与源极的N+区域和P+区域的边界对齐。

本发明还提供BCD工艺中的N型LDMOS器件的版图制作方法，采用圆形版图布图方式，其中漏极位于该圆形版图布图的LDMOS器件的中央；

其中，该LDMOS器件所在的NTUB区域对P型沟道区的覆盖可以被省略。

进一步地，所述NTUB区域在源极处的边界被定义为与源极的N+区域位于P+区域一侧的边界对齐。

特别地，当所述LDMOS器件的源极的N+区域与P+区域相接时，所述NTUB区域在源极处的边界被定义为与源极的N+区域和P+区域的边界对齐。

本发明还提供BCD工艺中的N型LDMOS器件的制造方法，采用圆形版图布图方式，其中LDMOS器件的漏极位于圆形版图布图的器件中央，该方法包括：

1).在P-衬底区域上形成N型埋层，所述埋层形成窗口；

2).在所述N型埋层的外围形成P型埋层；

3).在所述N型埋层和P型埋层上生长P型外延层，所述N型埋层和P型埋层上反至扩散至所述P型外延层中；

4).向所述P型外延层中注入N型离子形成NTUB区域，与所述上反扩散的N型埋层相接，形成N型隔离岛，所述LDMOS器件将在该N型隔离岛上形成，该NTUB区域形成一个窗口，该窗口与步骤1)中所述的窗口相同；

5).向所述P型外延层中的NTUB区域外围注入P型离子形成隔离区域，与上反扩散的P型埋层相接，形成隔离区域；

6).向所述NTUB区域和隔离区域的交界附近区域注入P型离子形成一定结深的P型沟道区；

7).掩蔽有源区域，然后在有源区域以外的区域生长场氧化层；

8).生长牺牲氧化层，然后去除所述牺牲氧化层；

9).在所述LDMOS器件的栅极的位置处生长栅氧化层，并在其上形成多晶栅；

10).在所述LDMOS器件的源极和漏极的N+区域的位置注入N型离子形成N+区域，在源极的P+区域的位置注入P型离子形成P+区域，令所述NTUB区域在源极处的边界与N+区域靠近P+区域一侧的边界处对齐；

11).后续步骤，包括热退火、沉积硼磷硅玻璃薄膜、引线孔工艺步骤、金属布线模块及钝化与压点工艺。

特别地，当所述器件的源极的N+区域与P+区域相接时，所述NTUB区域在源极处的边界与源极的N+区域和P+区域的边界对齐。

本发明的原理是，当高压被加在如图3、图4所示的漏极位于器件中央的圆形版图布图的N型LDMOS器件17的漏极时，电压在器件衬底区域4所形成的电势将沿区域4向源极13处扩展并在器件源极的N+区域11下方处为零，这表明区域4在器件源极处无需因高压而考虑对区域6的覆盖，从而可以有效减小器件17的版图布图面积。由于区域4在整个工艺过程中存在较大的横向扩散，为保证区域4对区域6在源极13处的覆盖在整个工艺过程结束后为最小，区域4在器件源极13处的边界可以被定义为与源极13的N+区域11位于源极13的P+区域12一侧的边界对齐，同时这一边界处的电势也为零。

本发明提供了BCD工艺中N型LDMOS器件及其版图制作方法和制造方法，用于在器件漏极位于器件中央的圆形版图布图时，通过将NTUB区域4在器件源极13处的边界定义为与源极13的N+区域11位于源极13的P+区域12一侧的边界对齐，器件所在的NTUB区域4在器件源极13处对器件区域6边界的覆盖可以被省略，同时这一覆盖在整个工艺结束后、区域4存在较大的横向扩散情况下可以被减小到最小，因此可以有效减小器件芯片面积。

附图说明

图1是传统漏极位于器件中央的圆形版图布图的N型LDMOS器件16的版图示意图；

图2是图1所示传统漏极位于器件中央的圆形版图布图的N型LDMOS器件16沿AA’线的剖面示意图；

图3是本发明实施方案中漏极位于器件中央的圆形版图布图的N型LDMOS器件17的版图示意图；

图4是图3所示本发明实施方案中漏极位于器件中央的圆形版图布图的N型LDMOS器件17沿AA’线的剖面示意图；

图5是本发明实施方案中器件17进行N型埋层注入时的剖面示意图；

图6是本发明实施方案中器件17在P型埋层推进工艺完成后的剖面示意图；

图7是本发明实施方案中器件17在P型外延生长工艺结束后的剖面示意图；

图8是本发明实施方案中器件17进行区域4离子注入时的剖面示意图；

图9是本发明实施方案中器件17在P型隔离区域5推进工艺结束后的剖面示意图；

图10是本发明实施方案中器件17在完成区域6推进工艺并将表面氧化层漂去后的剖面示意图；

图11是本发明实施方案中器件17在预栅氧化腐蚀工艺结束后的剖面示意图；

图12是本发明实施方案中器件17在多晶刻蚀工艺结束后的剖面示意图；

图13是本发明实施方案中器件17进行区域11N+离子注入工艺时的剖面示意图；

图14是本发明实施方案中器件17进行区域12P+离子注入工艺时的剖面示意图。

图中编号说明：1为整个工艺最初的P型衬底区域；2为N型埋层；3为P型埋层；4为器件所在的N型区域NTUB；5为器件的P型隔离区域；6为器件的P型沟道区，即基区；7为场氧化层；8为有源区；9为器件的栅氧化层；10为器件的多晶栅；11为器件的源极和漏极N+区域；12为器件的区域6被源电极S13外接出的P+区域；13为器件源极；14为器件栅极；15为器件的漏极；S13为器件的源电极；G14为器件栅电极；D15为器件的漏电极；16为传统漏极位于器件中央的圆形版图布图的N型LDMOS器件；17为本发明实施方案中漏极位于器件中央的圆形版图布图的N型LDMOS器件；18为器件16和器件17漏极中心至沟道边缘的曲率半径；19为区域6与器件衬底区域4形成的PN结所在处；20为源极位于器件中央时的圆形版图布图的N型LDMOS器件源中心至沟道边缘的曲率半径；21为外延层；22为区域4对区域6的覆盖；23为基氧；24为氮化硅薄膜；25为光刻胶；26为N型埋层的离子注入元素Sb；27为N型埋层光刻在本发明实施方案中器件17处打开的窗口，也是区域4光刻在本发明实施方案中器件17处打开的窗口，同时也是N+区域11光刻在本发明实施方案中器件17处打开的窗口；28为P型埋层上的氧化层；29为N型埋层上的氧化层；30为区域4的离子注入元素P；31为隔离区域5上的氧化层；32为区域4上的氧化层；33为区域11N+的注入元素P；34为区域12P+的注入元素B。

另外，“+”表示较高浓度的掺杂，“-”表示较低浓度的掺杂，如P+表示较高浓度的P型离子掺杂，而N-表示较低浓度的N型离子掺杂，P-和N+的意义同理可知。

具体实施方式

当N型LDMOS器件以圆形结构存在且漏极位于器件中央时(如图1所示器件16)，漏极15上外加高压在区域4上所形成的电势将自漏极15沿区域4向源极13方向扩展，这意味着虽然高压通过漏极15被加于区域4上，但位于源极13下方的NTUB区域4的电势接近于零。这表明，位于这一器件16源极13的区域4对基区域6的覆盖已经没有意义，所以可以被省略。再次，考虑到区域4在整个工艺过程中会因为各种高温过程而存在相当的横向扩散，为确保区域4在整个工艺结束后实际对基区域6的覆盖没有任何贡献，区域4的边界可以被定义在源极区域N+靠区域P+一侧的边界处，原因是此边界处的电势为零，且区域4在源极对基区域6的实际覆盖在整个工艺结束后可以减小到最小，甚至可以是负值。此时，虽然P型隔离区域5进入到部分器件区域6和沟道电源引出区域12(如图4所示)，但因为隔离区域5的电源极性(隔离区域通常被接最低电位)和掺杂类型均与区域6进入隔离区域5的部分及区域12P+相同，故这种结构不会影响器件的正常工作。改进后的器件17版图结构如图3所示，图中沿AA’线的剖面结构示意图如图4所示。在图3、图4所示的器件17中，位于N型LDMOS器件源极的区域4对区域6位于器件源极边界的覆盖可以被省略。

在集成电路的设计制造过程中，所述NTUB区域4在源极处的边界是在制作版图时定义的，在本发明中，就是在制作版图时，定义器件17所在的NTUB区域4对P型沟道区6的覆盖可以被省略。为确保区域4在整个工艺结束后实际对基区域6的覆盖没有任何贡献，可以将所述区域4在源极处的边界定义为与源极的N+区域11位于P+区域12一侧的边界对齐。

如图4所示，本发明的LDMOS器件17包括以下各部分：衬底区域1、位于衬底区域1之上的N型埋层2、位于N型埋层2周围的P型埋层3、位于N型埋层2之上的NTUB区域4、位于P型埋层3之上的P型隔离区域5、位于器件源极处的P型沟道区6、源极13、栅极14和位于该圆版图布图的器件中央的漏极15、及相应的源电极S13、栅电极G14和漏电极D15(在图中为简便起见，只标出了源电极S13、栅电极G14和漏电极15)、源极13和漏极15的N+区域11、位于P型沟道区6内且外接到源电极S13的P+区域12、场氧化层7；而且该器件17所在的NTUB区域4对该P型沟道区6的覆盖可以被省略。为确保区域4在整个工艺结束后实际对基区域6的覆盖没有任何贡献，可以将所述区域4在源极处的边界定义为与源极的N+区域11位于P+区域12一侧的边界对齐。

下面结合图5至图14详细说明本发明BCD工艺中的LDMOS器件的制造方法的具体实施方式，包括以下步骤。

1.在P-衬底1上用热氧化的方法生长一层二氧化硅薄膜作为基氧23；

2.用低压化学汽象淀积(LPCVD)的方法在晶片表面基氧23上淀积一层氮化硅薄膜；

3.对晶片进行光刻，包括：首先用光刻胶25掩蔽图4中所示N型埋层区域2以外的区域，然后用等离子刻蚀的方法将未被光刻胶25掩蔽处的氮化硅薄膜去除，本发明实施方案中器件17未被光刻胶25掩蔽的窗口27与步骤39中N+区域11打开的窗口相一致；

4.对晶片进行一定条件的N型杂质Sb离子26的注入，以上步骤1-4所得到的各个部分都可参见图5，然后用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶25；

5.用热氧化及扩散的方法对注入的N型杂质Sb进行热推进，以形成一定结深的N型埋层区域2，并生长相当厚度的氧化层，这一氧化层只在N型埋层区域2的上方存在，而被氮化硅薄膜掩蔽区域则不会生长氧化层；

在本步骤中得到如图6所示的N型埋层2，以及N型埋层上的氧化层29，而N型埋层区域2之外的区域因为有氮化硅掩蔽，所以在热氧化中氧化层不会增厚；

6.用湿法腐蚀工艺去除氮化硅薄膜表面在上述热氧化过程中被氧化所致的一薄层氧化层；

7.用湿法腐蚀工艺去除氮化硅薄膜；

8.对整个晶片进行P型杂质的离子注入，N型埋层区域2上方因为存在较厚的热氧化层，注入的P型杂质不会进入此区域的硅内；

9.用热氧化及扩散的方法对注入的P型杂质进行热推进，使形成一定结深的P型埋层区域3，推进后器件17的剖面示意图如图6所示；

10.用湿法腐蚀工艺去除所有氧化层薄膜；

11.用外延工艺生长一定厚度的外延层21，因外延工艺中高温过程的存在，N型埋层2和P型埋层3将会上反扩散至外延层21中；外延工艺生长结束后的器件17的剖面示意图如图7所示；

12.在外延层21上用热氧化的方法生长一层二氧化硅薄膜作为基氧23；

13.用低压化学汽象淀积(LPCVD)的方法在晶片表面淀积一层氮化硅薄膜；

14.对晶片进行光刻，包括：首先用光刻胶25掩蔽图4中所示区域4以外的区域，本发明实施方案中器件17未被光刻胶掩蔽的窗口27与步骤39中N+区域11打开的窗口相一致；然后用等离子刻蚀的方法将未被光刻胶25掩蔽处的氮化硅薄膜去除；

15.对晶片进行一定条件的N型杂质P30即磷离子的注入，器件17的剖面示意图如图8所示，并用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶25；

16.用热氧化及扩散的方法对注入的N型杂质P30进行热推进，使形成一定结深的区域4，并生长相当厚度的氧化层32，这一氧化层只在区域4的上方存在，而被氮化硅薄膜24掩蔽的区域4以外的区域则不会生长氧化层；

17.用湿法腐蚀工艺去除氮化硅薄膜24表面在热过程中被氧化所致的一薄层氧化层；

18.用湿法腐蚀工艺去除氮化硅薄膜24；

19.对整个晶片进行P型杂质的离子注入，区域4上方因为存在较厚的热氧化层，注入的P型杂质不会进入此区域的硅；

20.用热氧化及扩散的方法对注入的P型杂质进行热推进，使形成隔离区域5，且这一区域与上反扩散的P型埋层区域3相连接构成隔离区域；另外，区域4也因为热过程而与上反扩散的N型埋层2相接，从而形成N型的隔离岛区域，也可称之为N型盆即NTUB区域，器件17将在这一区域上形成；热推进后器件17的剖面示意图如图9所示；

21.用湿法腐蚀工艺去除所有氧化层薄膜；

22.用热氧化的方法生长一层二氧化硅薄膜作为基氧；

23.对晶片进行光刻，用光刻胶掩蔽图10中所示P型区域6以外的区域，并对晶片进行一定条件的P型杂质的离子注入；用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶；

24.用热扩散的方法对注入的P型杂质进行热推进，使形成具有一定结深的区域6；推进后器件17的剖面示意图如图10所示；

25.用低压化学汽象淀积(LPCVD)的方法在晶片表面淀积一层氮化硅薄膜；

26.对晶片进行光刻，包括：首先用光刻胶掩蔽有源区域8，然后用等离子刻蚀的方法将未被光刻胶掩蔽处的氮化硅薄膜去除；

27.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶；

28.用热扩散和氧化的方法生长一相当厚度的热氧化层为场氧化层7；

29.用湿法腐蚀工艺去除氮化硅薄膜表面因热过程而被氧化的一薄层氧化层；

30.用湿法腐蚀工艺去除氮化硅薄膜；

31.用湿法腐蚀工艺去除有源区上的氧化层，即基氧；

32.用热扩散和氧化的方法生长一氧化层，为牺牲氧化层；

33.用湿法腐蚀工艺去除牺牲氧化层，牺牲氧化层被去除后器件17的剖面示意图为图11；

34.用热氧化的方法生长一二氧化硅薄膜，为栅氧化层9；

35.用低压化学汽象淀积(LPCVD)方法淀积一多晶硅薄膜；

36.用三氯氧磷掺杂的方法对步骤35中淀积的多晶硅薄膜进行高浓度的磷掺杂，随后用腐蚀液方法(湿法)去除掺杂后表面的磷硅玻璃；

37.对晶片进行光刻，包括：用光刻胶掩蔽多晶图形，然后用等离子刻蚀的方法将光刻胶未掩蔽区域的多晶硅去除；

38.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶；至此，器件17剖面示意图如图12所示，得到多晶栅10；

39.对晶片进行光刻，用光刻胶掩蔽窗口27以外的区域，此时，本发明实施方案中器件17未被光刻胶掩蔽区域的窗口与步骤14中区域4光刻在本发明实施方案中器件17处打开的窗口相同，即为27；

40.对整个晶片进行一定条件的N型杂质的离子注入，注入时的器件17剖面示意图如图13所示；

41.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶，得到图4中所示N+区域11；

42.对晶片进行光刻，用光刻胶掩蔽窗口27所在的区域；

43.对整个晶片进行一定条件的P型杂质的离子注入，注入时的器件17剖面示意图如图14所示；

44.用等离子去胶方法(干法)及腐蚀液方法(湿法)去除光刻胶，得到图4中所示P+区域12；

45.用纯氮气热扩散的方法对晶片进行热退火；

46.用常压化学汽象淀积(APCVD)的方法淀积一硼磷硅玻璃(BPSG)薄膜；

47.用纯氮气热扩散的方法在1000℃高温下对晶片进行热退火；

48.完成所有后序工艺步骤，可以包括引线孔工艺模块、金属布线模块及钝化与压点工艺模块；当所有工艺步骤完成之后，器件的剖面示意图如图4所示，其中引线孔、金属连线及钝化压点均做简化示意。至此，NTUB区域4在器件源极13处的边界定义为与源极13的N+区域11位于所述P+区域12一侧的边界对齐。如在图3中以所示PN结的N+区域11和P+区域12所指之处的交接线处的点状圆圈表示，在图4中以PN结的交接线与区域4边界的连接线所形成的竖向粗实线表示。在另一实施例中，N+区域11与P+区域12并不交接，那么NTUB区域4在器件源极13处的边界定义为与源极13的N+区域11位于所述P+区域12一侧的边界对齐，而不是如图3所示的PN结的交接之处。

上述具体实施例并不用以限制本发明，对于本领域的技术人员，可以在本发明基本思想的基础上容易地做出一些简单的修改、替换等，这些简单的修改、替换应该视为落在本发明的权利要求范围内。

Claims (8)

1.一种BCD工艺中的N型LDMOS器件，其特征在于：采用圆形版图布图方式，该LDMOS器件(17)包含P型衬底区域(1)、位于该P型衬底区域(1)之上的N型埋层(2)、位于该N型埋层(2)之上的P型外延层(21)，位于该P型外延层(21)内的用于在其中形成N型LDMOS器件的NTUB区域(4)、用于隔离所述NTUB区域的P型区域、位于该P型外延层(21)内的用于形成器件源极的P型沟道区(6)、位于该P型沟道区(6)内且外接到源电极(S13)的P+区域(12)、位于该P型沟道区(6)内的源极(13)的N+区域(11)和位于版图中央的漏极(15)的N+区域(11)、栅极(14)、场氧化层(7)；

其中，该LDMOS器件(17)所在的NTUB区域(4)对该P型沟道区(6)的覆盖被省略。

2.根据权利要求1所述的N型LDMOS器件，其特征在于，所述NTUB区域(4)在源极(13)处的边界与源极(13)的N+区域(11)位于所述P+区域(12)一侧的边界对齐。

3.根据权利要求2所述的N型LDMOS器件，其特征在于，当所述源极(13)的N+区域(11)与P+区域(12)相接时，所述NTUB区域(4)在源极(13)处的边界与源极(13)的N+区域(11)和P+区域(12)的边界对齐。

4.一种BCD工艺中N型LDMOS器件的制造方法，其特征在于，采用圆形版图布图方式，其中LDMOS器件的漏极位于圆形版图布图的器件中央，该方法包括：

1).在P-衬底(1)上形成N型埋层(2)，所述埋层(2)形成窗口(27)；

2).在所述N型埋层(2)的外围形成P型埋层(3)；

3).在所述N型埋层(2)和P型埋层(3)上生长P型外延层(21)，所述N型埋层(2)和P型埋层(3)上反扩散至所述P型外延层(21)中；

4).向所述P型外延层(21)中注入N型离子形成NTUB区域(4)，与上反扩散的N型埋层(2)相接，形成N型隔离岛，所述LDMOS器件将在N型隔离岛上形成，该NTUB区域(4)形成一个窗口，该窗口与步骤1)中所述的窗口(27)相同；

5).向所述P型外延层(21)中的NTUB区域(4)外围注入P型离子形成隔离区域(5)，与上反扩散的P型埋层(3)相接，形成隔离区域；

6).向所述NTUB区域(4)和隔离区域(5)的交界附近区域注入P型离子形成一定结深的P型沟道区(6)；

7).掩蔽有源区域(8)，然后在有源区域(8)以外的区域生长场氧化层(7)；

8).生长牺牲氧化层，然后去除所述牺牲氧化层；

9).在所述LDMOS器件(17)的栅极(14)的位置处生长栅氧化层(9)，并在其上形成多晶栅(10)；

10).在所述LDMOS器件(17)的源极(13)和漏极(15)的N+区域(11)的位置注入N型离子形成N+区域(11)，在源极(13)的P+区域(12)的位置注入P型离子形成P+区域(12)，令所述NTUB区域(4)在源极(13)处的边界与N+区域(11)靠近P+区域(12)一侧的边界处对齐；

11).后续步骤，包括热退火、沉积硼磷硅玻璃薄膜、引线孔工艺步骤、金属布线模块及钝化与压点工艺。

5.根据权利要求4所述的制造方法，其特征在于，当所述器件的源极(13)的N+区域(11)与P+区域(12)相接时，所述NTUB区域(4)在源极(13)处的边界与源极(13)的N+区域(11)和P+区域(12)的边界对齐。

6.一种BCD工艺中N型LDMOS器件的版图制作方法，其特征在于：所述N型LDMOS器件利用如权利要求4所述的制造方法制成，并且采用圆形版图布图方式，其中漏极(15)位于该圆形版图布图的LDMOS器件的中央；

其中，该LDMOS器件(17)所在的NTUB区域(4)对P型沟道区(6)的覆盖被省略。

7.根据权利要求6所述的版图制作方法，其特征在于，所述NTUB区域(4)在源极(13)处的边界被定义为与源极(13)的N+区域(11)位于P+区域(12)一侧的边界对齐。

8.根据权利要求7所述的版图制作方法，其特征在于，当所述LDMOS器件的源极(13)的N+区域(11)与P+区域(12)相接时，所述NTUB区域(4)在源极(13)处的边界被定义为与源极(13)的N+区域(11)和P+区域(12)的边界对齐。

Images