CN103545363B - P型ldmos器件及其制造方法 - Google Patents
P型ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN103545363B CN103545363B CN201210236376.3A CN201210236376A CN103545363B CN 103545363 B CN103545363 B CN 103545363B CN 201210236376 A CN201210236376 A CN 201210236376A CN 103545363 B CN103545363 B CN 103545363B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- type
- channel region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 91
- 239000010703 silicon Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000407 epitaxy Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims description 48
- 238000007254 oxidation reaction Methods 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000000203 mixture Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 74
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 7
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种P型LDMOS器件，包括：一SOI衬底；位于沟道区域的SOI衬底的顶层硅和埋氧化层被去除，在沟道区域中形成有硅外延层，硅外延层中掺入有N型杂质并组成器件的沟道区，沟道区的底部和所述底层硅相接触；顶层硅中形成有器件的P型漂移区；P型漂移区的侧面和沟道区相接触，P型漂移区的底部和埋氧化层接触。本发明还公开了一种P型LDMOS器件的制造方法。本发明能解决P型漂移区与P型衬底之间的隔离问题，提高设定余量，使工艺稳定，还能降低P型漂移区的结深、提高P型漂移区的掺杂浓度以及降低器件的导通电阻，还能减小器件的尺寸。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种P型LDMOS器件，本发明还涉及一种P型LDMOS器件的制造方法。
背景技术
如图1所示，是现有高压P型LDMOS器件的结构示意图；高压P型LDMOS器件形成于P型衬底1如硅衬底上，有源区通过浅沟槽场氧5隔离。一深N阱(DNW)2形成于P型衬底1上，用于实现高压P型LDMOS器件和P型衬底1之间的隔离。N型沟道区(Nbody)4和P型漂移区(Pdrift)3都形成于深N阱2中，N型沟道区4和P型漂移区3横向接触连接，在P型漂移区3包括有浅沟槽场氧5。多晶硅栅7形成于N型沟道区4的上方并延伸P型漂移区3的上方以及延伸到P型漂移区3中的浅沟槽场氧5上方并部分覆盖该浅沟槽场氧5。多晶硅栅7和其底部的N型沟道区4以及P型漂移区3之间通过栅介质层5如栅氧化层隔离。源区8由形成于沟道区4中的P+区组成，源区8和多晶硅栅7的边缘自对准。漏区9由形成于P型漂移区3中的P+区组成，漏区9的边缘和P型漂移区3中的浅沟槽场氧5的边缘对准。沟道电极引出区10由形成于N型沟道区4中的N+区组成，沟道电极引出区10上方形成有和其接触的沟道电极，沟道电极引出区10用于将沟道区引出。在深N阱2中形成有保护环(GuardRing)11，保护环11由形成于深N阱2中的N+区组成。在深N阱2的周侧的P型衬底1中形成有P型阱12，该P型阱12中形成由P+区，该P+区组成隔离环(IsolationRing)13。
如虚线框14所示，在器件的垂直方向上，P型漂移区3、深N阱2以及P型衬底1之间会形成一PNP结构，该PNP结构所带来的穿通问题一直是高压P型LDMOS器件的研发难点。在现有工艺中，基本上是采用较高掺杂浓度的深N阱注入条件，并伴随强的推阱(thermaldrive-in)工艺，使深N阱2在垂直方向上浓而深，来确保PNP结构不穿通，即现有技术通常是通过提高深N阱2的掺杂浓度和深度来提高PNP结构的穿通难度。
如图2A所示，是现有高压P型LDMOS器件的击穿时净掺杂的分布图；其中标记15所指的实线为P型漂移区和深N阱的PN结边界、标记16所指的实线为P型衬底和深N阱的PN结边界，PN结边界两侧的白色虚线为PN结对应的耗尽区边界。图2B是图2A中沿漏端垂直方向即标记17所指实线方向的净掺杂分布曲线。可以看出由于掺杂浓度较高，P型漂移区和深N阱的边界形貌很陡，器件的击穿为P型漂移区和深N阱的结位置处的结击穿。但是当深N阱的注入浓度降低后，又会容易使P型漂移区、深N阱以及P型衬底之间形成的PNP结构的穿通。上述这种结构的设计余量(designmargin)很小，工艺不稳定。
针对情况，现有方法大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP结构的穿通要求。但是，成本问题又是一个劣式。
发明内容
本发明所要解决的技术问题是提供一种P型LDMOS器件，能解决P型漂移区与P型衬底之间的隔离问题，提高设定余量，使工艺稳定，还能降低P型漂移区的结深、提高P型漂移区的掺杂浓度以及降低器件的导通电阻，还能减小器件的尺寸。为此，本发明还提供一种P型LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的P型LDMOS器件包括：
一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂。
位于沟道区域的所述顶层硅和所述埋氧化层被去除，在所述沟道区域中形成有硅外延层，所述硅外延层中掺入有N型杂质并组成P型LDMOS器件的沟道区，所述沟道区的底部和所述底层硅相接触。
所述顶层硅中形成有P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区；所述P型漂移区的侧面和所述沟道区相接触，所述P型漂移区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
进一步，P型LDMOS器件还包括：
场氧化隔离层，形成于由所述硅外延层和所述顶层硅组成的顶层结构中，用于隔离出有源区；在所述P型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离。
多晶硅栅，形成于所述沟道区上方并延伸到和所述沟道区相邻的所述P型漂移区上方、以及延伸到所述P型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层。
所述多晶硅栅和其底部的所述沟道区和所述P型漂移区之间隔离有栅介质层。
源区，由形成于所述沟道区中P+区组成，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准。
漏区，由形成于所述P型漂移区中的P+区组成，所述漏区和位于所述P型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐。
沟道电极引出区，由形成于所述沟道区中N+区组成，用于将所述沟道区引出。
为解决上述技术问题，本发明提供的P型LDMOS器件的制造方法包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂。
步骤二、在所述顶层硅上形成硬质掩模，该硬质掩模由依次形成于所述顶层硅上的二氧化硅层和氮化硅层组成。
步骤三、利用光刻工艺定义出沟道区域，采用刻蚀工艺依次去除所述沟道区域的所述硬质掩模、所述顶层硅和所述埋氧化层，直至所述底层硅表面露出。
步骤四、采用选择性外延工艺方法在所述沟道区域中形成硅外延层，在所述硅外延层掺入N型杂质形成P型LDMOS器件的沟道区，所述沟道区的底部和所述底层硅形成接触。
步骤五、去除所述硬质掩模，在所述顶层硅中形成P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区；所述P型漂移区的侧面和所述沟道区相接触，所述P型漂移区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
进一步的改进是，P型LDMOS器件的制造方法还包括如下步骤：
步骤六、在由所述硅外延层和所述顶层硅组成的顶层结构中形成场氧化隔离层，所述场氧化隔离层用于隔离出有源区；在所述P型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离。
步骤七、在所述顶层结构和所述场氧化隔离层上依次形成栅介质层、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层进行刻蚀形成多晶硅栅，所述多晶硅栅位于所述沟道区上方并延伸到和所述沟道区相邻的所述P型漂移区上方、以及延伸到所述P型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层。
步骤八、进行P型离子注入形成P+区，由位于所述沟道区中的P+区组成源区，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；由形成于所述P型漂移区中的P+区组成漏区，所述漏区和位于所述P型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐。
步骤九、进行N型离子注入在所述沟道区中形成N+区，该N+区组成沟道电极引出区，所述沟道电极引出区用于将所述沟道区引出。
本发明通过采用SOI衬底，通过埋氧化层来实现器件的P型漂移区与P型衬底即SOI衬底的底层硅之间的隔离，相对于现有技术中的采用深N阱来实现器件的P型漂移区与P型衬底之间的隔离的情形，本发明能彻底解决P型漂移区与P型衬底之间的隔离问题，能提高设定余量，使工艺稳定。同时，由于无需考虑P型漂移区和P型衬底之间的隔离问题，所以本发明还能降低P型漂移区的结深，并提高P型漂移区的掺杂浓度以及降低器件的导通电阻。另外，由于无需形成深N阱，故形成深N阱的过程中采用的高温长时间的推阱工艺不需再进行，故能减少组成器件的各掺杂区域的横向扩散量，使组成器件的各掺杂区域的横向扩散量很小，从而能够减少器件尺寸。同时，本发明的器件的沟道区的底部和P型衬底即SOI衬底的底层硅，从而能够防止出现由于埋氧化层导热效率差出现热聚集现象。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有高压P型LDMOS器件的结构示意图；
图2A是现有高压P型LDMOS器件的击穿时净掺杂的分布图；
图2B是图2A中沿漏端垂直方向的净掺杂分布曲线；
图3是本发明实施例P型LDMOS器件的结构示意图；
图4是本发明实施例P型LDMOS器件的制造方法的流程图；
图5A-图5C是本发明实施例P型LDMOS器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例P型LDMOS器件的结构示意图；本发明实施例P型LDMOS器件包括：
一SOI衬底，所述SOI衬底由底层硅101、埋氧化层102和顶层硅103组成，所述埋氧化层102形成于所述底层硅101上、所述顶层硅103形成于所述埋氧化层102上，所述底层硅101为P型掺杂。
位于沟道区域的所述顶层硅103和所述埋氧化层102被去除，在所述沟道区域中形成有硅外延层，所述硅外延层中掺入有N型杂质并组成P型LDMOS器件的沟道区104，所述沟道区104的底部和所述底层硅101相接触。
所述顶层硅103中形成有P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区105；所述P型漂移区105的侧面和所述沟道区104相接触，所述P型漂移区105的底部和所述埋氧化层102接触并通过所述埋氧化层102和所述底层硅101相隔离。
场氧化隔离层106，形成于由所述硅外延层和所述顶层硅103组成的顶层结构中，用于隔离出有源区；在所述P型漂移区105中包括有场氧化隔离层106，该场氧化隔离层106和所述沟道区104之间隔离一段距离。
多晶硅栅108，形成于所述沟道区104上方并延伸到和所述沟道区104相邻的所述P型漂移区105上方、以及延伸到所述P型漂移区105中的所述场氧化隔离层106的上方并覆盖部分该场氧化隔离层106。
所述多晶硅栅108和其底部的所述沟道区104和所述P型漂移区105之间隔离有栅介质层107。本发明实施例中栅介质层107为栅氧化层。
源区109，由形成于所述沟道区104中P+区组成，所述源区109和所述多晶硅栅108的位于所述沟道区104中的边缘自对准。
漏区110，由形成于所述P型漂移区105中的P+区组成，所述漏区110和位于所述P型漂移区105中的所述场氧化隔离层106的远离所述沟道区104一侧的边缘对齐。
沟道电极引出区111，由形成于所述沟道区104中N+区组成，用于将所述沟道区104引出。
在所述源区109的顶部形成有金属接触并引出源极；在所述漏区110的顶部形成有金属接触并引出漏极；在所述多晶硅栅108的顶部形成有金属接触并引出栅极；沟道电极引出区111的顶部形成有金属接触并引出沟道电极，沟道电极通过所述沟道电极引出区111和所述沟道区104相连。
如图4所示，是本发明实施例P型LDMOS器件的制造方法的流程图。本发明实施例P型LDMOS器件的制造方法包括如下步骤：
步骤一、如图5A所示，提供一SOI衬底，所述SOI衬底由底层硅101、埋氧化层102和顶层硅103组成，所述埋氧化层102形成于所述底层硅101上、所述顶层硅103形成于所述埋氧化层102上，所述底层硅101为P型掺杂。
步骤二、如图5A所示，在所述顶层硅103上形成硬质掩模112，该硬质掩模112由依次形成于所述顶层硅103上的二氧化硅层和氮化硅层组成。
步骤三、如图5B所示，利用光刻工艺定义出沟道区域104a，采用刻蚀工艺依次去除所述沟道区域104a的所述硬质掩模112、所述顶层硅103和所述埋氧化层102，直至所述底层硅101表面露出。
步骤四、如图5C所示，采用选择性外延工艺方法在所述沟道区域104a中形成硅外延层104b。如图3所示，在所述硅外延层104b掺入N型杂质形成P型LDMOS器件的沟道区104，所述沟道区104的底部和所述底层硅101形成接触。
步骤五、如图3所示，去除所述硬质掩模112，在所述顶层硅103中形成P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区105；所述P型漂移区105的侧面和所述沟道区104相接触，所述P型漂移区105的底部和所述埋氧化层102接触并通过所述埋氧化层102和所述底层硅101相隔离。
步骤六、如图3所示，在由所述硅外延层104b和所述顶层硅103组成的顶层结构中形成场氧化隔离层106，所述场氧化隔离层106用于隔离出有源区；在所述P型漂移区105中包括有场氧化隔离层106，该场氧化隔离层106和所述沟道区104之间隔离一段距离。
步骤七、如图3所示，在所述顶层结构和所述场氧化隔离层106上依次形成栅介质层107、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层107进行刻蚀形成多晶硅栅108，所述多晶硅栅108位于所述沟道区104上方并延伸到和所述沟道区104相邻的所述P型漂移区105上方、以及延伸到所述P型漂移区105中的所述场氧化隔离层106的上方并覆盖部分该场氧化隔离层106。
步骤八、如图3所示，进行P型离子注入形成P+区，由位于所述沟道区104中的P+区组成源区109，所述源区109和所述多晶硅栅108的位于所述沟道区104中的边缘自对准；由形成于所述P型漂移区105中的P+区组成漏区110，所述漏区110和位于所述P型漂移区105中的所述场氧化隔离层106的远离所述沟道区104一侧的边缘对齐。
步骤九、如图3所示，进行N型离子注入在所述沟道区104中形成N+区，该N+区组成沟道电极引出区111，所述沟道电极引出区111用于将所述沟道区104引出。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种P型LDMOS器件，其特征在于，包括：
一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂；
位于沟道区域的所述顶层硅和所述埋氧化层被去除，在所述沟道区域中形成有硅外延层，所述硅外延层中掺入有N型杂质并组成P型LDMOS器件的沟道区，所述沟道区的底部和所述底层硅相接触；
所述顶层硅中形成有P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区；所述P型漂移区的侧面和所述沟道区相接触，所述P型漂移区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
2.如权利要求1所述的P型LDMOS器件，其特征在于，还包括：
场氧化隔离层，形成于由所述硅外延层和所述顶层硅组成的顶层结构中，用于隔离出有源区；在所述P型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离；
多晶硅栅，形成于所述沟道区上方并延伸到和所述沟道区相邻的所述P型漂移区上方、以及延伸到所述P型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层；
所述多晶硅栅和其底部的所述沟道区和所述P型漂移区之间隔离有栅介质层；
源区，由形成于所述沟道区中P+区组成，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；
漏区，由形成于所述P型漂移区中的P+区组成，所述漏区和位于所述P型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐；
沟道电极引出区，由形成于所述沟道区中N+区组成，用于将所述沟道区引出。
3.一种P型LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一SOI衬底，所述SOI衬底由底层硅、埋氧化层和顶层硅组成，所述埋氧化层形成于所述底层硅上、所述顶层硅形成于所述埋氧化层上，所述底层硅为P型掺杂；
步骤二、在所述顶层硅上形成硬质掩模，该硬质掩模由依次形成于所述顶层硅上的二氧化硅层和氮化硅层组成；
步骤三、利用光刻工艺定义出沟道区域，采用刻蚀工艺依次去除所述沟道区域的所述硬质掩模、所述顶层硅和所述埋氧化层，直至所述底层硅表面露出；
步骤四、采用选择性外延工艺方法在所述沟道区域中形成硅外延层，在所述硅外延层掺入N型杂质形成P型LDMOS器件的沟道区，所述沟道区的底部和所述底层硅形成接触；
步骤五、去除所述硬质掩模，在所述顶层硅中形成P型阱，该P型阱组成所述P型LDMOS器件的P型漂移区；所述P型漂移区的侧面和所述沟道区相接触，所述P型漂移区的底部和所述埋氧化层接触并通过所述埋氧化层和所述底层硅相隔离。
4.如权利要求3所述的P型LDMOS器件的制造方法，其特征在于，还包括如下步骤：
步骤六、在由所述硅外延层和所述顶层硅组成的顶层结构中形成场氧化隔离层，所述场氧化隔离层用于隔离出有源区；在所述P型漂移区中包括有场氧化隔离层，该场氧化隔离层和所述沟道区之间隔离一段距离；
步骤七、在所述顶层结构和所述场氧化隔离层上依次形成栅介质层、多晶硅层，采用光刻刻蚀工艺对所述多晶硅层和所述栅介质层进行刻蚀形成多晶硅栅，所述多晶硅栅位于所述沟道区上方并延伸到和所述沟道区相邻的所述P型漂移区上方、以及延伸到所述P型漂移区中的所述场氧化隔离层的上方并覆盖部分该场氧化隔离层；
步骤八、进行P型离子注入形成P+区，由位于所述沟道区中的P+区组成源区，所述源区和所述多晶硅栅的位于所述沟道区中的边缘自对准；由形成于所述P型漂移区中的P+区组成漏区，所述漏区和位于所述P型漂移区中的所述场氧化隔离层的远离所述沟道区一侧的边缘对齐；
步骤九、进行N型离子注入在所述沟道区中形成N+区，该N+区组成沟道电极引出区，所述沟道电极引出区用于将所述沟道区引出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210236376.3A CN103545363B (zh) | 2012-07-09 | 2012-07-09 | P型ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210236376.3A CN103545363B (zh) | 2012-07-09 | 2012-07-09 | P型ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103545363A CN103545363A (zh) | 2014-01-29 |
| CN103545363B true CN103545363B (zh) | 2016-04-13 |
Family
ID=49968637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210236376.3A Active CN103545363B (zh) | 2012-07-09 | 2012-07-09 | P型ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103545363B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646965B2 (en) * | 2014-01-30 | 2017-05-09 | Texas Instruments Incorporated | Monolithically integrated transistors for a buck converter using source down MOSFET |
| CN103904123A (zh) * | 2014-04-10 | 2014-07-02 | 无锡友达电子有限公司 | 一种有效减小导通电阻的薄栅氧n型ldmos结构 |
| CN105244260A (zh) * | 2015-10-26 | 2016-01-13 | 武汉新芯集成电路制造有限公司 | 一种半导体结构及其制备方法 |
| CN107887436A (zh) * | 2016-09-30 | 2018-04-06 | 上海华虹宏力半导体制造有限公司 | Pldmos结构及其制造方法 |
| CN110534513B (zh) * | 2019-09-06 | 2022-02-08 | 电子科技大学 | 一种高低压集成器件及其制造方法 |
| CN110515017B (zh) * | 2019-10-24 | 2020-01-14 | 南京邮电大学 | 一种超高灵敏度磁场传感器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1123470A (zh) * | 1994-09-13 | 1996-05-29 | 株式会社东芝 | 具有窄带隙-源区结构的绝缘栅器件及其制造方法 |
| CN1845332A (zh) * | 2006-03-21 | 2006-10-11 | 电子科技大学 | 具有低k介质埋层的SOI结构及其功率器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59107276D1 (de) * | 1990-09-25 | 1996-02-29 | Siemens Ag | Abschaltbarer Thyristor |
| US6214694B1 (en) * | 1998-11-17 | 2001-04-10 | International Business Machines Corporation | Process of making densely patterned silicon-on-insulator (SOI) region on a wafer |
| EP1005092A1 (en) * | 1998-11-26 | 2000-05-31 | STMicroelectronics S.r.l. | High breakdown voltage PN junction structure and related manufacturing process |
| JP4231612B2 (ja) * | 2000-04-26 | 2009-03-04 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| CN101477999B (zh) * | 2009-01-19 | 2010-06-30 | 电子科技大学 | 用于功率器件的具有界面电荷岛soi耐压结构 |
-
2012
- 2012-07-09 CN CN201210236376.3A patent/CN103545363B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1123470A (zh) * | 1994-09-13 | 1996-05-29 | 株式会社东芝 | 具有窄带隙-源区结构的绝缘栅器件及其制造方法 |
| CN1845332A (zh) * | 2006-03-21 | 2006-10-11 | 电子科技大学 | 具有低k介质埋层的SOI结构及其功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103545363A (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| CN103545363B (zh) | P型ldmos器件及其制造方法 | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| US10115817B2 (en) | Method of manufacturing a semiconductor device | |
| CN103367445A (zh) | 带有积累增益植入物的横向双扩散金属氧化物半导体 | |
| CN104299998A (zh) | 一种ldmos器件及其制作方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105720098A (zh) | Nldmos及其制作方法 | |
| CN102136493A (zh) | 高压隔离型ldnmos器件及其制造方法 | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN105355560A (zh) | 具有屏蔽栅的沟槽栅mosfet的制造方法 | |
| KR20200079318A (ko) | Ldmos 소자 및 그 제조 방법 | |
| CN104659090A (zh) | Ldmos器件及制造方法 | |
| CN101989602B (zh) | 一种沟槽mosfet | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN102637731A (zh) | 一种沟槽功率mos器件的终端结构及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN107871782A (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN106941122B (zh) | 半导体装置及其制造方法 | |
| CN103915498A (zh) | 隆起源极/漏极mos晶体管及借助植入间隔件及外延间隔件形成所述晶体管的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140116 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |