CN104299998A - 一种ldmos器件及其制作方法 - Google Patents

一种ldmos器件及其制作方法 Download PDF

Info

Publication number
CN104299998A
CN104299998A CN201410503435.8A CN201410503435A CN104299998A CN 104299998 A CN104299998 A CN 104299998A CN 201410503435 A CN201410503435 A CN 201410503435A CN 104299998 A CN104299998 A CN 104299998A
Authority
CN
China
Prior art keywords
type
region
ldmos device
semiconductor substrate
tagma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410503435.8A
Other languages
English (en)
Inventor
郑志星
乔伊·迈克格雷格
吉扬永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN104299998A publication Critical patent/CN104299998A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件及其制作方法。LDMOS器件的制作方法包括：在半导体衬底上制作LDMOS器件的栅极区；采用一掩膜将第一型掺杂物质以一定角度倾斜注入半导体衬底；采用相同的掩膜将第一型掺杂物质垂直注入半导体衬底，其中倾斜注入形成的区域和垂直注入形成的区域共同用于形成LDMOS器件的体区；以及制作LDMOS器件的源极区和漏极接触区，其中源极区和漏极接触区为不同于第一型掺杂的第二型掺杂。该方法和器件具有热预算低，导通电阻低和击穿电压高等优点。

Description

一种LDMOS器件及其制作方法
技术领域
本发明涉及半导体器件，具体涉及LDMOS器件及其制造工艺。
背景技术
横向金属氧化物半导体场效应晶体管(LDMOS)相对于其它类型的晶体管具有高的击穿电压和良好的热学特性，因而被广泛应用。如图1所示，一LDMOS器件100包括漏极11、源极12，栅极13和体区14。当一电压施加在栅极13上时，栅极13下方的沟道区域15从P型反型成N型，漏极11和源极12之间形成电流通路，LDMOS导通。
高击穿电压和低导通电阻是LDMOS器件期望具备的两个重要参数。为了使LDMOS器件具有低导通电阻和小的晶胞尺寸，一种解决方案为采用短的沟道。然而，现有的短沟道工艺会导致LDMOS器件的击穿电压降低。为了获得较高的击穿电压，其中一个解决方案为采用浅的源极结区。然而浅源极结区易在制作栅极的多晶硅层时被消耗而造成渗漏。另一个解决方案为传统的横向双扩散金属氧化物半导体场效应晶体管(DDMOS)工艺。但该方案需要较高的热预算，因此会影响其它结区的形状。例如，在双极型晶体管-互补氧化物半导体场效应晶体管-横向扩散晶体管(BCD)半导体制作工艺中，制作DDMOS器件体区过程中的热预算将影响互补氧化物半导体场效应晶体管和双极型晶体管的性能。同时该工艺使得DDMOS具有较大的晶胞尺寸。
因此，需要一种改进的LDMOS器件，能用于解决上述的至少部分问题。
发明内容
本发明公开了一种LDMOS器件及其制作方法。
根据本发明的一个方面，一种制作LDMOS器件的方法，包括：在半导体衬底上制作LDMOS器件的栅极区；采用一掩膜将第一型掺杂物质以一定角度倾斜注入半导体衬底；采用相同的掩膜将第一型掺杂物质垂直注入半导体衬底，其中倾斜注入形成的区域和垂直注入形成的区域共同用于形成LDMOS器件的体区；以及制作LDMOS器件的源极区和漏极接触区，其中源极区和漏极接触区具有不同于第一型掺杂的第二型掺杂。在一个实施例中，制造栅极区包括在半导体衬底上制作介质层以及在介质层上制作导电层。在一个实施例中，垂直注入的深度大于倾斜注入的深度。在一个实施例中，该方法进一步包括在制作栅极区之前在半导体衬底中注入第二型掺杂物质形成一阱区，其中该第二型掺杂浓度低于源极区和漏极接触区的掺杂浓度。在一个实施例中，倾斜注入包括从多个方向以与垂直方向相同的角度向半导体衬底注入，其中倾斜注入用于形成体区的沟道区。在一个实施例中，第一型为P型，第二型为N型。
根据本发明的另一个方面，一种制作LDMOS器件的方法，包括：在半导体衬底上制作LDMOS器件的栅极；采用一掩膜将第一型掺杂物垂直注入半导体衬底以形成LDMOS器件的体区；采用快速热退火工艺形成LDMOS器件的沟道；以及制作LDMOS器件的源极区和漏极接触区，其中源极区和漏极接触区为不同于第一型掺杂的第二型掺杂。在一个实施例中，垂直注入时和栅极区自对准。在一个实施例中，方法进一步包括采用相同的掩膜制作轻掺杂漏极区，其中第一型掺杂为P型，第二型掺杂为N型。根据本发明又一个实施例的LDMOS器件，包括：栅极区；第一型掺杂的漏极区；第二型掺杂的体区，其中第一型掺杂不同于第二型掺杂；以及位于体区内的第一型源极区；其中漏极区位于栅极区的第一侧，源极区位于栅极区的第二侧，且沿源极区向体区方向的第二型掺杂物质的浓度最高值位于源极区下方。
根据本发明的实施例所提供的LDMOS器件及其制作方法，具有热预算低，导通电阻低和击穿电压高等优点。
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述：
图1示出了现有技术的LDMOS器件；
图2示出了根据本发明一实施例的LDMOS器件200的截面图；
图3示出了沿图2中AB轴从源极区22至体区24的垂直方向上的不同工艺中掺杂物的浓度曲线A1，A2和A3示意图；
图4示出了根据本发明一实施例的制作LDMOS器件的方法400；
图5A-5I示出了根据本发明一实施例的制作LDMOS器件的流程示意图；
图6示出了根据本发明另一实施例的制作LDMOS器件的方法600；以及
图7A至7I示出了根据本发明一实施例的参照图6所示方法的制作LDMOS器件的工艺流程示意图。
下面将参考附图详细说明本发明的具体实施方式。贯穿所有附图相同的附图标记表示相同的或相似的部件或特征。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在下面对本发明的详细描述中，为了更好地理解本发明，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。为了清晰明了地阐述本发明，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本发明的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。同时，本发明的器件的结构尺寸或比例并不局限于附图所示意的尺寸或比例。
本发明多个实施例中的LDMOS器件采用垂直注入工艺制作体区，同时排除了传统的具有高热预算的横向体区扩散技术。本发明多个实施例的LDMOS器件在具有短的沟道和低导通电阻的同时具有高的击穿电压。
图2示出了根据本发明一实施例的LDMOS器件200的截面图。LDMOS器件200包括N型漏极区21，N型源极区22，栅极区23和P型体区24。具体地，栅极区23包括介质层231，位于介质层231上的导电层232，以及可选地覆盖导电层232和栅极区23侧边的栅极密封氧化物233。P型体区24和漏极区21相邻。LDMOS器件200进一步包括一P型体接触区241，体接触区241和体区24接触。漏极21包括一低掺杂的N型漂移区211和高掺杂的N+漏极接触区212。高掺杂的N+源极区22位于体区24内。在图2所示的截面图中，漏极区21位于栅极区23的第一边，源极区22位于栅极区23的另一边。
继续图2的说明，体区24至少部分地通过垂直注入的方式制作，并且不采用具有较高热预算的传统横向扩散方式。因此，与传统横向扩散工艺中P型物质聚集在半导体表面201不同，本发明实施例中的P型物质主要集聚在N+源极区22下方的紧邻区域。
图3示出了沿图2中AB轴从源极区22至体区24的垂直方向上的不同工艺中掺杂物的掺杂浓度曲线A1，A2和A3分布示意图。加粗的曲线A1代表了根据本发明一实施例的沿AB轴的实际P型物质掺杂浓度分布，如硼原子浓度分布，其中该P型物质至少部分地通过垂直注入的方式形成，并且没有采用热扩散方法。虚线状的曲线A2代表采用传统高温横向扩散技术制作的LDMOS器件的从源极区22至体区24的实际P型物质浓度分布。而细实线的曲线A3代表了沿AB轴的实际N型物质浓度分布。在传统横向扩散工艺中，见曲线A2，P型物质的浓度最高点在A点，即位于半导体衬底的表面201。根据本发明实施例采用垂直注入而无需传统横向扩散的高温工艺，P型物质的聚集处在C处，即N型源极区22下方紧邻区域的体区。本发明实施例的P型物质聚集位置有利于在不降低击穿电压的情况下降低体区的电阻，提高LDMOS器件的可靠性。
图4示出了根据本发明一实施例的制作LDMOS器件的方法400。
方法400包括在第一步骤401在一半导体衬底上制作LDMOS器件的栅极区。在一个实施例中，制作栅极区包括在半导体衬底上制作介质层以及在介质层上制作导电层。
方法400包括在第二步骤402利用一掩膜以一定的倾斜角度和较浅的深度向半导体衬底对应LDMOS器件体区的区域注入P型物质。该倾斜注入用于形成LDMOS器件的沟道区域。
在倾斜注入步骤之后，方法400进一步包括在步骤403利用步骤402中相同的掩膜在相同的区域采用垂直注入方式注入P型物质。该垂直注入步骤注入的深度大于步骤402倾斜注入的深度，且形成的区域和倾斜注入的区域部分重叠。垂直注入方式采用垂直于衬底表面的方向注入，也称零角度注入。体区垂直注入方式用于形成较深的结区，能用于提升LDMOS器件的安全工作区(SOA)。同时，倾斜注入与垂直注入采用相同的掩膜，成本较低。倾斜体区注入和垂直体区注入共同用于形成LDMOS器件的体区。更具体的制作方法实施例将根据图5A-5I进一步说明。
方法400包括在步骤404制作高掺杂浓度的源极区和漏极接触区。
图5A-5I示出了根据本发明一实施例的制作LDMOS器件的流程示意图。
在图5A，提供或制作一半导体衬底51。半导体衬底51包括原始衬底511，N型掩埋层(NBL)512和外延层513。原始衬底511可为N型，P型或者本征半导体材料。NBL层512用于降低器件的导通电阻，可为其它结构代替。外延层513可为N型，P型或本征半导体材料。外延层513具有上表面52。半导体衬底51上可集成其它的电路，器件或系统。在一些实施例中，半导体衬底可具有其它的结构或不包括部分上述结构。
在图5B，将N型物质从上表面52注入半导体衬底51，形成N型阱53。N型阱53为轻掺杂阱，掺杂浓度低于源极区或漏极接触区的N型掺杂浓度。在所示的实施例中，N阱53与NBL层512接触。
在图5C中，在衬底上表面52制作栅极区23。制作栅极区23包括在衬底上表面52制作介质层541，以及在介质层541上制作导电层542。在一个实施例中，介质层541包括二氧化硅层(SiO2)材料，导电层542包括多晶硅材料。在一个实施例中，在制作二氧化硅层和多晶硅层之后，制作栅极区23进一步包括通过一掩膜对其进行刻蚀以形成栅极区的图案。
在图5D，在栅极区23的上表面552和侧表面551制作栅极密封氧化物层55。在另一些实施例中，制作栅极密封氧化物层的步骤可被省略或通过制作其它的结构来代替。
在图5E，采用一掩膜560，通过掩膜560的开口，从第一方向以与垂直方向C轴呈一定倾斜角度θ将P型物质注入以形成体区的一部分。该方向可具有三维空间信息，使得采用多个步骤从多个方向向衬底倾斜注入来形成多个方向上的体区沟道。通过图5E步骤的倾斜注入，P型物质在栅极区23下形成体区的一侧沟道区域。
在图5F，调整倾斜注入的方向，通过同一掩膜560的开口从第二方向以倾斜角度θ向衬底注入P型物质，形成LDMOS器件另一侧的沟道区域。
在一个实施例中，倾斜注入可进一步包括从第三方向和第四方向以与轴C呈相同的倾斜角度θ向半导体衬底注入。在一个实施例中，第一方向、第二方向、第三方向和第四方向各自间隔相同的角度绕C轴旋转。换句话说，第一方向、第二方向、第三方向和第四方向在与C轴垂直的平面内的投影相互间隔90度。相应地，LDMOS器件在4个方向延展。
在图5G，将P型物质通过相同的掩膜560以垂直方向注入。垂直注入与栅极区23自对准。其中垂直注入的结深大于倾斜注入的深度。倾斜注入形成的区域和垂直注入形成的区域共同形成LDMOS器件的体区。该制作体区的方法没有采用传统高温扩散，垂直注入的P型物质的浓度高峰可控制聚集在LDMOS器件的源极区下方。
在图5H，将高浓度的N型物质注入，形成栅极区23第一侧的N+源极区22和栅极区23第二侧的N+漏极接触区212。
在图5I中，在体区24中与源极区22相邻的区域注入P型物质，形成高浓度的P+体接触区56。在一个实施例中，通过在体接触区56与源极区22上制作一导电层将P+体接触区56和源极区22短接。
为简化描述，其它一些步骤如制作接触、互连和封装未在上述步骤中示出，但应当知道，这些步骤在权利要求定义的范围内可包含在本发明实施例的制作过程中。
应当知道，上述实施例中的各区域的导电类型可以相反。如在其它的实施例中，上述的N型区域可替换为P型，同时P型区域替换为N型。在一些实施例中，权利要求书对应的第一导电类型为N型，第二导电类型为P型。在另一些实施例中，权利要求书对应的第一导电类型为P型，第二导电类型为N型。
图6示出了根据本发明另一实施例的制作LDMOS器件的方法600。
方法600包括在第一步骤601在半导体衬底上制作LDMOS器件的栅极区。在一个实施例中，制作栅极区包括在衬底上制作介质层以及在介质层上制作导电层。
方法600包括在第二步骤602在半导体衬底的体区区域以垂直于衬底平面的角度垂直注入P型物质。该垂直注入可控制P型物质浓度最高点位于源极区下方。
方法包括在第三步骤603执行快速热处理(RTA)工艺。RTA工艺可用于同时形成浅掺杂漏极区(LDD)，浅掺杂源极区，以及LDMOS器件的短沟道。与传统形成横向扩散沟道的热退火技术相比，RTA工艺的热预算较低，因此对其他结区的性能影响较低，同时该工艺适合用于短沟道的LDMOS器件。
在步骤604，制作源极区和漏极接触区。
图7A至7I示出了根据本发明一实施例的参照图6所示方法的制作LDMOS器件的工艺流程示意图。
图7A-7D所示的步骤与图5A-5D中的步骤可以相同或相似。此部分将不再赘述。
在图7E中，P型物质通过一掩膜750的开口以垂直方向注入，用于形成LDMOS器件的体区。在所示的实施例中，垂直注入形成的P型区75与栅极区23自对准。本领域的技术人员应当知道，LDMOS器件的最终体区的形状将受后来的工艺影响和调整。这些后序的工艺同时也调整其它结构的结深。
在图7F，将轻掺杂N型物质注入形成LDD区76。在另一实施例中，可进一步将轻掺杂的P型物质注入形成P型LDD区域。在所示的实施例中，N型LDD区域76位于P型体区75中，且比P型体区结深浅。N型LDD区76可与栅极区23自对准并共用制作体区75的掩膜750。因此不需要增加额外的掩膜。在另一实施例中，在衬底的其它区域也制作LDD区。在又一实施例中，LDD区域可免去。
在图7G，进行RTA工艺以激活N型LDD区域76。同时，P型体区75轻度横向扩散至栅极区23下方，形成短沟道77。因为P型掺杂物的迁移性大于N型物质，当磷原子和硼原子通过同一掩膜注入半导体衬底并经过RTA工艺后，硼原子的迁移距离大于磷原子的迁移距离，因此适于形成短沟道77。
在图7H，将高浓度的N型物质注入用于形成N+源极区78和N+漏极接触区212。
在图7I，在体区75中与源极区78相邻的区域注入P型物质，形成高浓度的P+体接触区79。在一个实施例中，通过在体接触区79与源极区78上制作一导电层将P+体接触区79和源极区78短接。
上述描述的工艺步骤并不仅限于图示的顺序，不同实施例中工艺步骤的顺序可不同于上述实施例中图示的顺序。相同地，所附权利要求书中的方法步骤也不限于描述的顺序。
N型掺杂物质可包括氮、磷、砷、锑、铋中的一种或几种。P型掺杂物质可包括硼、铝、镓、铟、铊中的一种或几种。
需要声明的是，上述发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在本发明的精神和原理内，当可作各种修改、等同替换、或改进。本发明的保护范围以所附权利要求书为准。

Claims (10)

1.一种制作横向金属氧化物半导体场效应管(LDMOS)器件的方法，包括：
在半导体衬底上制作栅极区；
采用一掩膜将第一型掺杂物质以一定角度倾斜注入半导体衬底；
采用相同的掩膜将第一型掺杂物质垂直注入半导体衬底，其中倾斜注入形成的区域和垂直注入形成的区域共同用于形成LDMOS器件的体区；以及
制作源极区和漏极接触区，其中源极区和漏极接触区具有不同于第一型掺杂的第二型掺杂。
2.如权利要求1所述的方法，其中制造栅极区包括在半导体衬底上制作介质层以及在介质层上制作导电层。
3.如权利要求1所述的方法，其中垂直注入的深度大于倾斜注入的深度。
4.如权利要求1所述的方法，进一步包括在制作栅极区之前在半导体衬底中注入第二型掺杂物质形成一阱区，其中该第二型掺杂浓度低于源极区和漏极接触区的掺杂浓度。
5.如权利要求1所述的方法，其中倾斜注入包括从多个方向以与垂直方向相同的角度向半导体衬底注入，其中倾斜注入用于形成体区的沟道区。
6.如权利要求1所述的方法，其中第一型为P型，第二型为N型。
7.一种制作LDMOS器件的方法，包括：
在半导体衬底上制作栅极区；
采用一掩膜将第一型掺杂物质垂直注入半导体衬底以形成LDMOS器件的体区；
采用快速热退火工艺用于形成LDMOS器件的沟道；以及
制作源极区和漏极接触区，其中源极区和漏极接触区具有不同于第一型掺杂的第二型掺杂。
8.如权利要求7所述的方法，其中垂直注入时和栅极区自对准。
9.如权利要求7所述的方法，进一步包括采用相同的掩膜制作轻掺杂漏极区，其中第一型掺杂为P型，第二型掺杂为N型。
10.一种LDMOS器件，包括：
栅极区；
具有第一型掺杂的漏极区；
具有第二型掺杂的体区，其中第一型掺杂不同于第二型掺杂；以及
位于体区内的具有第一型掺杂的源极区；其中
漏极区位于栅极区的第一侧，源极区位于栅极区的第二侧，并且沿源极区向体区方向的第二型掺杂物质的浓度最高值位于源极区下方。
CN201410503435.8A 2013-09-26 2014-09-26 一种ldmos器件及其制作方法 Pending CN104299998A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/038,647 US9087774B2 (en) 2013-09-26 2013-09-26 LDMOS device with short channel and associated fabrication method
US14/038,647 2013-09-26

Publications (1)

Publication Number Publication Date
CN104299998A true CN104299998A (zh) 2015-01-21

Family

ID=52319658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410503435.8A Pending CN104299998A (zh) 2013-09-26 2014-09-26 一种ldmos器件及其制作方法

Country Status (2)

Country Link
US (1) US9087774B2 (zh)
CN (1) CN104299998A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658913A (zh) * 2015-02-10 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos的制造方法
CN106653612A (zh) * 2016-11-18 2017-05-10 成都芯源系统有限公司 一种采用化学机械抛光技术制造ldmos器件的方法
CN107634001A (zh) * 2016-11-18 2018-01-26 成都芯源系统有限公司 一种ldmos器件的制造方法
CN107742645A (zh) * 2016-09-28 2018-02-27 成都芯源系统有限公司 具有自对准体区的ldmos器件的制造方法
CN108122977A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110610860A (zh) * 2018-06-14 2019-12-24 美格纳半导体有限公司 半导体器件及用于制造半导体器件的方法
CN111384144A (zh) * 2018-12-27 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN115566062A (zh) * 2021-07-01 2023-01-03 无锡华润上华科技有限公司 对称场效应晶体管及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150117110A1 (en) * 2013-10-31 2015-04-30 Zhijiong Luo Connecting storage gate memory
US9502251B1 (en) 2015-09-29 2016-11-22 Monolithic Power Systems, Inc. Method for fabricating low-cost isolated resurf LDMOS and associated BCD manufacturing process
US9893146B1 (en) 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
GB2563380B (en) * 2017-06-05 2020-09-09 X-Fab Semiconductor Foundries Gmbh A method of fabricating a laterally diffused metal oxide semiconductor transistor
KR102224364B1 (ko) 2019-10-02 2021-03-05 주식회사 키 파운드리 고전압 반도체 소자 및 그 제조 방법
US11282955B2 (en) 2020-05-20 2022-03-22 Silanna Asia Pte Ltd LDMOS architecture and method for forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696054A1 (en) * 1994-07-04 1996-02-07 STMicroelectronics S.r.l. Process for the manufacturing of high-density MOS-technology power devices
EP0789401A2 (en) * 1995-08-25 1997-08-13 Matsushita Electric Industrial Co., Ltd. LD MOSFET or MOSFET with an integrated circuit containing thereof and manufacturing method
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
US20120126324A1 (en) * 2010-11-24 2012-05-24 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608513B2 (en) * 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
US7898026B2 (en) * 2009-03-23 2011-03-01 Force Mos Technology Co., Ltd. LDMOS with double LDD and trenched drain

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0696054A1 (en) * 1994-07-04 1996-02-07 STMicroelectronics S.r.l. Process for the manufacturing of high-density MOS-technology power devices
EP0789401A2 (en) * 1995-08-25 1997-08-13 Matsushita Electric Industrial Co., Ltd. LD MOSFET or MOSFET with an integrated circuit containing thereof and manufacturing method
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
US20120126324A1 (en) * 2010-11-24 2012-05-24 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658913A (zh) * 2015-02-10 2015-05-27 上海华虹宏力半导体制造有限公司 Nldmos的制造方法
CN104658913B (zh) * 2015-02-10 2017-12-05 上海华虹宏力半导体制造有限公司 Nldmos的制造方法
CN107742645A (zh) * 2016-09-28 2018-02-27 成都芯源系统有限公司 具有自对准体区的ldmos器件的制造方法
CN106653612B (zh) * 2016-11-18 2019-12-06 成都芯源系统有限公司 一种采用化学机械抛光技术制造ldmos器件的方法
CN107634001A (zh) * 2016-11-18 2018-01-26 成都芯源系统有限公司 一种ldmos器件的制造方法
CN106653612A (zh) * 2016-11-18 2017-05-10 成都芯源系统有限公司 一种采用化学机械抛光技术制造ldmos器件的方法
CN108122977A (zh) * 2016-11-29 2018-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110610860A (zh) * 2018-06-14 2019-12-24 美格纳半导体有限公司 半导体器件及用于制造半导体器件的方法
CN111384144A (zh) * 2018-12-27 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111384144B (zh) * 2018-12-27 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN115566062A (zh) * 2021-07-01 2023-01-03 无锡华润上华科技有限公司 对称场效应晶体管及其制作方法
WO2023274062A1 (zh) * 2021-07-01 2023-01-05 无锡华润上华科技有限公司 对称场效应晶体管及其制作方法
CN115566062B (zh) * 2021-07-01 2023-11-10 无锡华润上华科技有限公司 对称场效应晶体管及其制作方法

Also Published As

Publication number Publication date
US9087774B2 (en) 2015-07-21
US20150084126A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
CN104299998A (zh) 一种ldmos器件及其制作方法
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
US7723783B2 (en) Semiconductor device
CN103137697B (zh) 功率mosfet及其形成方法
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
CN104637821B (zh) 超级结器件的制造方法
US9219138B2 (en) Semiconductor device having localized charge balance structure and method
CN103489913A (zh) 半导体装置及其制造方法
JP2004535067A (ja) トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法
US10115817B2 (en) Method of manufacturing a semiconductor device
CN107251198B (zh) 绝缘栅功率半导体装置以及用于制造这种装置的方法
CN101478000A (zh) 用于功率半导体器件的改进的锯齿电场漂移区域结构
CN102891180B (zh) 一种包含mosfet器件的半导体器件和制作方法
KR20120140411A (ko) 전력 반도체 소자 및 그 제조 방법
US9123770B2 (en) Charge reservoir IGBT top structure
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN109888015A (zh) Ldmos器件及其制备方法
CN101770949B (zh) 用于制造功率半导体器件的方法
CN104538441B (zh) 射频ldmos器件及其制造方法
KR20130119873A (ko) 파워 소자 및 그 제조방법
TW201225293A (en) Semiconductor device and method of manufacturing the semiconductor device
CN104409500A (zh) 射频ldmos及其制作方法
CN105826195A (zh) 一种超结功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150121

WD01 Invention patent application deemed withdrawn after publication