CN101770949B - 用于制造功率半导体器件的方法 - Google Patents

用于制造功率半导体器件的方法 Download PDF

Info

Publication number
CN101770949B
CN101770949B CN200910258365.3A CN200910258365A CN101770949B CN 101770949 B CN101770949 B CN 101770949B CN 200910258365 A CN200910258365 A CN 200910258365A CN 101770949 B CN101770949 B CN 101770949B
Authority
CN
China
Prior art keywords
dopant
substrate
layer
depth
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910258365.3A
Other languages
English (en)
Other versions
CN101770949A (zh
Inventor
A·科普塔
M·拉希莫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN101770949A publication Critical patent/CN101770949A/zh
Application granted granted Critical
Publication of CN101770949B publication Critical patent/CN101770949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Die Bonding (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及用于制造功率半导体器件的方法。为了制造功率半导体器件，在第一导电类型的衬底的第一主要侧上制作第一氧化物层。然后在所述第一主要侧上、在所述第一氧化物层的顶部上制作具有至少一个开口的结构化栅电极层。利用所述结构化栅电极层作为掩模，将所述第一导电类型的第一掺杂剂注入到在所述第一主要侧的衬底中，并且所述第一掺杂剂被扩散到衬底中。然后第二导电类型的第二掺杂剂被注入到在所述第一主要侧的衬底中，并且所述第二掺杂剂被扩散到衬底中。在将所述第一掺杂剂扩散到衬底中之后并且在将所述第二掺杂剂注入到衬底中之前，部分地除去所述第一氧化物层。所述结构化栅电极层被用作用于注入所述第二掺杂剂的掩模。

Description

用于制造功率半导体器件的方法
技术领域
本发明涉及功率电子学领域并且更具体地涉及根据独立权利要求的前序部分的用于制造功率半导体器件的方法。
背景技术
现有技术的IGBT具有低(n-)掺杂的漂移层，所述漂移层在后面有集电极层的集电极侧上具有较高的n掺杂缓冲层。在所述漂移层的与集电极侧相对的发射极侧上设置p基极层。已经通过引入n掺杂的增强层来改善IGBT，所述n掺杂的增强层被设置在所述p基极层和所述(n-)漂移层之间并且分隔这两层。这导致IGBT具有改善的安全工作区(SOA)和低通态损耗。通过这种增强层来提高有源单元(cell)附近的载流子浓度。在金属氧化物半导体场效应晶体管(MOSFET)的情况下，这种增强层导致结型场效应晶体管(JFET)效应的降低并且也导致低的通态损耗。
如果对于上述具有n增强层的IGBT而言，p基极层在单元边缘与在单元中心区域相比具有更高的深度，则pn结的这个剖面(profile)将峰值场从单元的外围转移到直接在发射极电极的接触区下面的区域。峰值场的这个位置导致IGBT以及MOSFET的SOA关断电流性能更高，并且由于场产生的空穴可以直接向所述发射极电极的接触区运输的事实，因此避开了在所述n+源区附近的临界区，所述临界区会分别导致IGBT和MOSFET的寄生晶闸管和晶体管的触发。
EP 0 837 508描述了用于制造具有这种调制p基极层剖面的绝缘栅双极晶体管(IGBT)的方法。在(p+)衬底上，通过外延生长首先形成n缓冲层并且然后形成(n-)层。其后，厚栅氧化物层形成在(n-)层上并且被制成指定的图案形状。然后薄栅氧化物层形成在其中没有形成厚氧化物层的区域中的所述(n-)层的顶部上，后面是在所述栅氧化物层上的作为栅电极的多晶硅层。然后在所述薄栅氧化物层和多晶硅层中形成开孔。利用多晶硅层中的孔作为掩模，通过所述开孔将磷注入到所述(n-)层中并且扩散到所述(n-)层中，产生第一n层。其后，所述孔被扩大并且磷被再次注入和扩散，产生第二n层。所述第一n层的深度大于所述第二n层的深度。接着，通过所述多晶硅层的相同掩模注入硼并且将硼扩散，产生p层，所述p层不及所述第二n层深。因此，可以通过利用相同的掩模制得所述第二n层和所述p层，而对于所述第一n层的制造而言需要另一个掩模。
在EP 0 837 508中也被描述的替换方案中，在所述第二n层之后制作所述第一n层，所述第二n层如上所述是通过掩模和注入/扩散来制作的。在制作所述第二n层之后，绝缘膜被产生在栅电极上并且借助光致抗蚀剂来结构化。也可以在所述绝缘膜之前处理所述第一n层。对于制造所述第一n层而言，高能磷离子从所述开孔被直接注入，所述开孔受光致抗蚀剂限制并且因此比被用作所述第二n层的掩模的孔小。所述离子被直接注入到所述第二n层和所述(n-)层之间的深度。对于IGBT单元中需要的超过1μm的深度而言，高能磷离子的注入是复杂的过程，并且该过程也需要精确的掩模对准以便将所述磷放置在单元的中间。
JP 03-205832提到一种MOSFET器件，所述MOSFET器件包括在n掺杂源区之间、但在p掺杂基极区下面的区中的高n掺杂区域。
US 2004/0065934示出一种MOSFET，其中p基极区具有p掺杂并且被另一个更重掺杂的p区围绕。
发明内容
本发明的目的是提供一种用于制造具有低通态损耗和高SOA性能的功率半导体器件的方法，所述方法比现有技术中已知的方法更容易执行并且因而避免了精密的制造步骤。
该目的通过根据权利要求1的用于制造功率半导体器件的方法来实现。
用于制造功率半导体器件的本发明的方法包括下列步骤：
-在第一导电类型的衬底的第一主要侧上制作第一氧化物层，
-在所述第一主要侧上、在所述第一氧化物层的顶部上制作具有至少一个开口的结构化栅电极层，
-利用所述结构化栅电极层作为掩模，将第一导电类型的第一掺杂剂注入到在所述第一主要侧的衬底中，
-所述第一掺杂剂被扩散到衬底中，
-第二导电类型的第二掺杂剂被注入到在所述第一主要侧的衬底中，以及
-所述第二掺杂剂被扩散到衬底中，其特征在于
-在将所述第一掺杂剂扩散到衬底中之后并且在将所述第二掺杂剂注入到衬底中之前，部分地除去所述第一氧化物层，产生栅氧化物层，以及
-所述结构化栅电极层被用作用于注入所述第二掺杂剂的掩模。
用于制造功率半导体器件(尤其是IGBT或MOSFET)的本发明的方法具有的优点是需要一个单独掩模来制造所述基极层(通过所述第一导电类型的第一掺杂剂的注入和扩散而制得)和所述增强层(通过所述第二导电类型的第二掺杂剂的注入和扩散而制得)。这些层通过利用所述结构化栅电极层作为掩模而被自对准。
已经令人惊讶地发现，由于在扩散所述第一掺杂剂之后并且在注入所述第二掺杂剂之前除去所述结构化栅电极层的开口上的所述第一氧化物层，获得了所述第二导电类型的基极层，所述基极层在与发射极电极的接触区域下面的中心区域中具有更低的深度而在所述第二导电类型的基极层的外围区域中具有更高的深度。
基极层剖面的这种变化允许操作具有低通态损耗和高SOA性能的半导体器件。所述方法优选用于制造IGBT和MOSFET。
附图说明
将在下文中参考附图更详细地解释本发明的主题，其中：
图1示出根据本发明的绝缘栅半导体器件；以及
图2-10示出用于制造根据本发明的半导体器件的方法的不同步骤。
在附图中使用的参考符号以及它们的意思被总结在参考符号列表中。通常，相似部件或相似功能部件被给予相同的参考符号。所述实施例意思是作为实例并且不应该限制本发明。
具体实施方式
在图1中示出根据本发明的功率半导体器件。IGBT被示为具有低(n-)掺杂的漂移层12。所述漂移层12具有第一主要侧和设置在所述第一主要侧对面的第二主要侧。所述第二主要侧是集电极侧121，在集电极侧121上设置掺杂的缓冲层9，所述缓冲层9具有比所述漂移层12更高的掺杂。在所述缓冲层9上，在与设置有漂移层12的侧相对的侧上是p掺杂的集电极层10，并且在所述集电极层10的顶部上设置集电极电极11。
在所述第一主要侧(其是发射极侧122)设置p掺杂的基极区5，所述p掺杂的基极区5被嵌入n掺杂的增强层4中。增强层4具有比漂移层12更高的掺杂并且它把基极区5和漂移层12分开。在发射极侧122上设置栅氧化物层2，所述栅氧化物层2通常由SiO2制成。所述栅氧化物层2借助氧化物开口被结构化，所述氧化物开口使基极区5的表面的一部分没有被栅氧化物层2覆盖。在栅氧化物层2的顶部上设置通常由多晶硅制成的栅电极层3。栅电极层3具有位于与氧化物层2相同的位置且优选与氧化物层2的尺寸相同的开口31。栅电极层3和栅氧化物层2被绝缘层7覆盖。然后发射极电极8被设置在绝缘层7的顶部上并且在被绝缘层7覆盖的栅氧化物层2和栅电极层3的开口31中。在所述p掺杂的基极区5内设置高(n+)掺杂的源区6，所述高(n+)掺杂的源区6与在开口31的区域中的发射极电极8接触并且在发射极侧122的表面延伸到在栅电极层3下面的区域。
通常，漂移层12、基极区5、增强区4和源区6形成一个共同的平坦表面。
基极区5在中心区域具有比基极区5的最大深度54小的深度53，所述最大深度54位于中心区域以外，即在基极区5的外围区域中。
在图2到10中示出用于制造功率半导体器件的本发明的方法。所述方法包括如下步骤。如图2中所示，所述方法从轻(n-)掺杂的衬底1开始，所述衬底1具有集电极侧121(在图中未示出)和与所述集电极侧121相对的发射极侧122。如图3中所示，在发射极侧122上形成完全覆盖衬底1的第一氧化物层22。如图4中所示，在所述第一氧化物层22的顶部上制作导电层32。所述导电层32完全覆盖所述第一氧化物层22。根据图5，在所述导电层32中刻蚀通孔形式的开口31，产生结构化栅电极层3，因此现在氧化物层22的一部分未被覆盖。
利用具有其开口31的结构化栅电极层3作为掩模，将n导电类型的第一掺杂剂注入衬底1中(在图6中由箭头42示出)，产生第一n掺杂注入区41，所述第一注入区41的掺杂高于所述漂移层12的掺杂。然后，注入的第一掺杂剂被扩散到衬底1中(在图7中由箭头43示出)，产生增强层4。优选使用磷和/或砷离子作为第一掺杂剂，优选用磷离子。优选以40-150keV的能量和/或1×1012-1×1014/cm2的剂量注入所述第一掺杂剂。所述第一掺杂剂被推进(drive in)到衬底1中至在1μm和10μm之间的深度，尤其是在1μm和8μm之间的深度，并且尤其是在1μm和6μm之间的深度。
在形成增强层4后，通常通过刻蚀来部分地除去在其中设置有所述结构化栅电极层3的开口31的那些区域中的所述第一氧化物层22(在图8中由虚线21示出)。然后，利用具有其开口31的所述结构化氧化物栅电极层3作为掩模，将p导电类型的第二掺杂剂注入基极区5中(在图9中由箭头55示出)，产生第二注入区51。然后，注入的第二掺杂剂被扩散到基极区5中(在图10中由箭头52示出)。所述第二掺杂剂优选是硼、铝、镓和/或铟离子，优选是硼离子。优选以20-120keV的能量和/或5×1013-3×1014/cm2的剂量注入所述第二掺杂剂。所述第二掺杂剂被推进到在0.5μm和9μm之间的范围内的最大深度54，尤其是在0.5μm和7μm之间的范围内的最大深度，并且尤其是在0.5μm和5μm之间的范围内的最大深度。
由于这个制造过程，所述第二掺杂剂被推进到衬底中至中心区域中的深度53(见图1)，所述深度53不及基极区5的最大深度54深，所述最大深度54位于外围区域，即在所述中心区域之外。如图10中所示，所述第二掺杂剂不仅沿垂直于表面的方向被推进到衬底1中，而且它们还横向散开，因而减小了中心区域中的所述第二掺杂剂的量。对于以低能量注入的硼掺杂剂而言，与中心区域之外的2.4μm的最大深度54相比，在中心区域中实现了基极区5的1.6μm的深度53。用于硼注入的能量通常在40和120keV之间，尤其在70和90keV之间，尤其大约为80keV。
当然，也可以制造具有至少两个开口31的结构化栅电极层3，并且从而形成至少两个基极区5，每个都被增强层4围绕。
以任何合适的制造步骤并且通过任何合适的制造方法制造高(n+)掺杂的源区6和集电极侧121上的各层，即n掺杂的缓冲层9、p掺杂的集电极层10和集电极电极11。
可以将本发明应用于制造其中所有层的导电类型被颠倒(reversed)(即具有轻(p-)掺杂的衬底等)的半导体器件的方法。
已经针对平面半导体详细描述了本发明，但是本发明的方法也可以应用于沟槽栅半导体。此外，本发明也可以应用于类似MOSFET的其它半导体类型。
参考符号列表
1：衬底
2：栅氧化物层
21：区域
22：第一氧化物层
3：栅电极层
32：导电层
31：开口
4：增强层
41：第一注入区
41’：第一掺杂剂的注入
42：第一掺杂剂的扩散
5：基极区
51：第二注入区
51’：第二掺杂剂的注入
52：第二掺杂剂的扩散
53：第二掺杂剂在中心区域的扩散深度
54：第二掺杂剂的最大扩散深度
6：源区
7：绝缘层
8：发射极电极
9：缓冲层
10：集电极层
11：集电极电极
12：漂移层
121：集电极侧
122：发射极侧

Claims (8)

1.用于制造功率半导体器件的方法，所述方法包括下列制造步骤：
在第一导电类型的衬底(1)的第一主要侧上制作第一氧化物层(22)，
在所述第一主要侧上、在所述第一氧化物层(22)的顶部上制作具有至少一个开口(31)的栅电极层(3)，
利用所述栅电极层(3)作为掩模，将第一导电类型的第一掺杂剂注入到在所述第一主要侧的衬底(1)中，
所述第一掺杂剂被扩散到衬底(1)中，
第二导电类型的第二掺杂剂被注入到在所述第一主要侧的衬底(1)中，以及
所述第二掺杂剂被扩散到衬底(1)中，其特征在于
在将所述第一掺杂剂扩散到衬底(1)中之后并且在将所述第二掺杂剂注入到衬底(1)中之前，部分地除去所述第一氧化物层(22)，
通过将第二导电类型的第二掺杂剂注入到在所述第一主要侧的衬底中及通过将所述第二掺杂剂扩散到衬底中而形成基极层，从而所述基极层在开口下方的中心区域中具有较低的深度，所述深度小于所述基极层在外围区域中延伸至的最大深度；以及
所述栅电极层(3)被用作用于注入所述第二掺杂剂的掩模。
2.根据权利要求1的方法，其特征在于
除去在其中设置有栅电极层(3)的至少一个开口(31)的那些区域中的所述第一氧化物层(22)，产生栅氧化物层(2)。
3.根据权利要求1或2的方法，其特征在于
所述第一掺杂剂是磷和/或砷离子。
4.根据权利要求1到2中的任一项的方法，其特征在于
以40-150keV的能量和/或1×1012-1×1014/cm2的剂量注入所述第一掺杂剂。
5.根据权利要求1到2中的任一项的方法，其特征在于
所述第一掺杂剂被扩散到衬底(1)中至至少1μm的深度，并且该深度最大为10μm。
6.根据权利要求1到2中的任一项的方法，其特征在于
所述第二掺杂剂是硼、铝、镓和/或铟离子。
7.根据权利要求1到2中的任一项的方法，其特征在于
以20-120keV的能量和/或5×1013-3×1014/cm2的剂量注入所述第二掺杂剂。
8.根据权利要求1到2中的任一项的方法，其特征在于
所述第二掺杂剂被扩散到衬底(1)中至在0.5μm和9μm之间的范围内的最大深度(54)。
CN200910258365.3A 2008-12-12 2009-12-14 用于制造功率半导体器件的方法 Active CN101770949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08171450A EP2197025B1 (en) 2008-12-12 2008-12-12 Method for manufacturing a power semiconductor device
EP08171450.3 2008-12-12

Publications (2)

Publication Number Publication Date
CN101770949A CN101770949A (zh) 2010-07-07
CN101770949B true CN101770949B (zh) 2014-11-19

Family

ID=40352270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910258365.3A Active CN101770949B (zh) 2008-12-12 2009-12-14 用于制造功率半导体器件的方法

Country Status (8)

Country Link
US (1) US8324062B2 (zh)
EP (1) EP2197025B1 (zh)
JP (1) JP5791870B2 (zh)
CN (1) CN101770949B (zh)
AT (1) ATE507581T1 (zh)
DE (1) DE602008006579D1 (zh)
ES (1) ES2364870T3 (zh)
RU (1) RU2510099C2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2496067B (en) * 2010-06-17 2014-12-24 Abb Technology Ag Power semiconductor device
CN103839988A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 Empt-ti-igbt器件的结构及其制备方法
CN103839989A (zh) * 2012-11-23 2014-06-04 中国科学院微电子研究所 一种带缓冲层的低压igbt及其制作方法
CN103872115A (zh) * 2012-12-13 2014-06-18 中国科学院微电子研究所 一种增强微穿通型igbt

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091336A (en) * 1985-09-09 1992-02-25 Harris Corporation Method of making a high breakdown active device structure with low series resistance
EP0837508A2 (en) * 1996-10-18 1998-04-22 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US5981343A (en) * 1995-10-30 1999-11-09 Sgs-Thomas Microelectronics, S.R.L. Single feature size mos technology power device
US6137139A (en) * 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3756861A (en) * 1972-03-13 1973-09-04 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
JPS57134855U (zh) * 1981-02-17 1982-08-23
JPH03205832A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd 絶縁ゲート形半導体装置とその製造方法
EP0481153B1 (en) * 1990-10-16 1997-02-12 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the accomplishment of power MOS transistors with vertical current flow
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
DE59914556D1 (de) * 1998-12-04 2007-12-27 Infineon Technologies Ag Leistungshalbleiterschalter
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP3431909B2 (ja) * 2001-08-21 2003-07-28 沖電気工業株式会社 Ｌｄｍｏｓトランジスタの製造方法
JP5134746B2 (ja) * 2001-09-20 2013-01-30 新電元工業株式会社 電界効果トランジスタの製造方法
US6835993B2 (en) * 2002-08-27 2004-12-28 International Rectifier Corporation Bidirectional shallow trench superjunction device with resurf region
JP3914120B2 (ja) * 2002-09-04 2007-05-16 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
KR100512464B1 (ko) * 2002-12-30 2005-09-07 동부아남반도체 주식회사 이이피롬 소자 제조방법
US6965146B1 (en) * 2004-11-29 2005-11-15 Silicon-Based Technology Corp. Self-aligned planar DMOS transistor structure and its manufacturing methods
US7351637B2 (en) * 2006-04-10 2008-04-01 General Electric Company Semiconductor transistors having reduced channel widths and methods of fabricating same
RU2361318C2 (ru) * 2006-07-18 2009-07-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Способ изготовления мощных полевых транзисторов с изолированным затвором

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091336A (en) * 1985-09-09 1992-02-25 Harris Corporation Method of making a high breakdown active device structure with low series resistance
US5981343A (en) * 1995-10-30 1999-11-09 Sgs-Thomas Microelectronics, S.R.L. Single feature size mos technology power device
EP0837508A2 (en) * 1996-10-18 1998-04-22 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6137139A (en) * 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery

Also Published As

Publication number Publication date
JP5791870B2 (ja) 2015-10-07
US20100151650A1 (en) 2010-06-17
RU2510099C2 (ru) 2014-03-20
ES2364870T3 (es) 2011-09-15
JP2010141339A (ja) 2010-06-24
US8324062B2 (en) 2012-12-04
ATE507581T1 (de) 2011-05-15
EP2197025A1 (en) 2010-06-16
EP2197025B1 (en) 2011-04-27
RU2009146073A (ru) 2011-06-20
DE602008006579D1 (de) 2011-06-09
CN101770949A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
JP3954493B2 (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
KR100562001B1 (ko) 전력 반도체 장치 제조 방법
JP5136674B2 (ja) 半導体装置およびその製造方法
US9252251B2 (en) Semiconductor component with a space saving edge structure
US7999343B2 (en) Semiconductor component with a space-saving edge termination, and method for production of such component
EP1027725B1 (en) Methods of forming power semiconductor devices having merged split-well body regions therein and devices formed thereby
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US7622351B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20210057556A1 (en) Igbt devices with 3d backside structures for field stop and reverse conduction
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
CN104637821B (zh) 超级结器件的制造方法
US20140231865A1 (en) Insulated gate semiconductor device and method for manufacturing the same
KR20180062379A (ko) 반도체 장치, rc-igbt 및 반도체 장치의 제조 방법
JP6698697B2 (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
CN104299998A (zh) 一种ldmos器件及其制作方法
JP2022123036A (ja) 半導体装置
CN101770949B (zh) 用于制造功率半导体器件的方法
CN110419111B (zh) 自对准且稳健的绝缘栅双极晶体管器件
JPH08213620A (ja) 電界効果により制御可能の半導体デバイスの製造方法
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
KR100910798B1 (ko) 불순물 주입층이 형성된 트랜치를 가지는 고전압용 트랜치절연 게이트 양극성 트랜지스터 및 그 제조방법
KR101093679B1 (ko) 전력 반도체 소자의 제조 방법
CN108352405B (zh) 功率mosfet和用于制造功率mosfet的方法
JP2019125625A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180517

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210616

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240110

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG