CN103839989A - 一种带缓冲层的低压igbt及其制作方法 - Google Patents
一种带缓冲层的低压igbt及其制作方法 Download PDFInfo
- Publication number
- CN103839989A CN103839989A CN201310085560.7A CN201310085560A CN103839989A CN 103839989 A CN103839989 A CN 103839989A CN 201310085560 A CN201310085560 A CN 201310085560A CN 103839989 A CN103839989 A CN 103839989A
- Authority
- CN
- China
- Prior art keywords
- monocrystalline silicon
- silicon piece
- resilient coating
- layer
- sputter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 7
- 239000011248 coating agent Substances 0.000 claims description 42
- 238000000576 coating method Methods 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 238000001704 evaporation Methods 0.000 claims description 24
- 230000008020 evaporation Effects 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种带缓冲层的低压IGBT及其制作方法，属于功率半导体器件技术领域。所述低压IGBT包括P+型衬底、N+缓冲层、N-漂移区和正面结构；N+缓冲层在P+型衬底上，N-漂移区在N+缓冲层上，正面结构在N-漂移区的上方。所述方法包括：在均匀掺杂的P+型衬底上外延生长N+缓冲层，并抛光N+缓冲层的表面；将N-单晶硅片减薄，并抛光其表面；通过键合的方式将N+缓冲层与N-单晶硅片合成一个整体；在N-单晶硅片上制作正面结构。本发明通过键合的方式形成基底材料，只需要进行一次外延工艺，且生长的外延层厚度较薄，降低了制造成本，保证了外延质量，提高了器件性能。
Description
技术领域
本发明属于功率半导体器件技术领域，特别涉及一种带缓冲层的低压IGBT及其制作方法。
背景技术
IGBT是当今功率半导体中最重要的器件之一，集MOSFET和双极晶体管的众多优点，在电网、轨道交通、电动汽车、工业变频、家电领域获得了广泛的应用。目前对于600V的低压IGBT有的采用PT技术，即穿通型IGBT。它是在均匀掺杂的厚度约为300-500um的P+型硅衬底片上，外延生长N+型缓冲层，再在N+缓冲层上外延生长N-漂移区，然后在N-漂移区上制作所需要的正面结构。IGBT的耐压与N-漂移区的厚度相关，600V的IGBT器件需要的N-漂移区厚度大概在60-70um左右。
这种制作方法存在一个很大的弊端：
1、外延层的厚度越大，难度越大。600V PT-IGBT二次外延的N-漂移区厚度大概在60-70um左右，这从外延工艺、设备、外延层质量和器件性能来说，都存在着一定的问题；
2、外延层电阻率越高、厚度越厚，成本也就越高。
发明内容
本发明所要解决的技术问题是提供一种带缓冲层的低压IGBT及其制作方法，解决了现有技术中低压IGBT的基底材料外延厚度大和制作难度高的技术问题。
为解决上述技术问题，本发明提供了一种带缓冲层的低压IGBT，包括P+型衬底、N+缓冲层、N-漂移区和正面结构，所述N+缓冲层在所述P+型衬底上，所述N-漂移区在所述N+缓冲层上，所述正面结构在所述N-漂移区的上方。
进一步地，所述正面结构包括P型基区、N-发射极、栅氧层、多晶硅栅层、钝化层和正面金属；其中，所述P型基区在所述N-漂移区的内部；所述N-发射极在所述P型基区内，并在所述栅氧层下；所述栅氧层在所述多晶硅栅层下；所述钝化层在所述多晶硅栅层上；所述正面金属在所述钝化层上。
进一步地，所述钝化层的物质为氧化硅、氮化硅和氮氧化硅的一种或几种。
一种带缓冲层的低压IGBT的制作方法，包括如下步骤：
步骤101：在均匀掺杂的P+型衬底上外延生长N+缓冲层，并抛光所述N+缓冲层表面；
步骤102：将N-单晶硅片减薄，并抛光其表面；
步骤103：通过键合的方式将所述N+缓冲层与所述N-单晶硅片合成一个整体；
步骤104：在所述N-单晶硅片上制作正面结构。
进一步地，所述正面结构为平面栅或槽型栅。
进一步地，所述键合的方法包括如下步骤：
在室温下将所述N+缓冲层与所述N-单晶硅片的剖光面贴合在一起，经短程的分子间距作用力吸合；将贴合好的所述N+缓冲层与N-单晶硅片在N2环境下经过高温退火处理，键合成一个整体。
进一步地，所述高温退火的温度为1200℃。
进一步地，所述制作平面栅的正面结构的制作方法包括如下步骤：
通入含氧的高温气体，在所述N-单晶硅片的表面形成栅氧层；
通过溅射、蒸发或者化学气相淀积在所述栅氧层上覆盖一层多晶硅栅层；
在所述N-单晶硅片的表面依次通过离子注入和高温退火，形成P型基区；
通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在所述N-单晶硅片的表面形成氧化硅，然后刻蚀部分所述氧化硅，再通过溅射或者蒸发在所述N-单晶硅片的表面覆盖正面金属，经刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极；
通过溅射、蒸发或者化学气相淀积在所述正面金属的金属层上覆盖一层钝化层。
所述制作沟槽栅的正面结构的制作方法包括如下步骤：
在所述N-单晶硅片的表面刻蚀部分绝缘介质，形成一窗口区域，在所述窗口区域的地方形成沟槽；
通入含氧的高温气体，在所述N-单晶硅片的表面和所述沟槽内形成栅氧层；
通过溅射、蒸发或者化学气相淀积在所述栅氧层上覆盖一层多晶硅栅层；
在所述N-单晶硅片的表面依次通过离子注入和高温退火，形成P型基区；
通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在所述N-单晶硅片的表面形成氧化硅，然后刻蚀部分所述氧化硅，再通过溅射或者蒸发在所述N-单晶硅片的表面覆盖正面金属，经刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极；
通过溅射、蒸发或者化学气相淀积在所述正面金属的金属层上覆盖一层钝化层。
本发明提供的一种带缓冲层的低压IGBT及其制作方法，通过键合的方式形成基底材料，只需要进行一次外延工艺，且生长的外延层厚度较薄，避免了传统工艺上的两次外延工艺，以及二次外延层厚度较厚所带来的制造困难、成本高、外延质量等一系列问题，降低了制造成本，保证了外延质量，提高了器件性能。
附图说明
图1为本发明实施例提供的一种带缓冲层的低压IGBT结构示意图。
附图标记：
201、P+型衬底，202、N+缓冲层，203、N-漂移区，204、正面结构，205、P型基区，206、N-发射极，207、栅氧层，208、多晶硅栅层，209、钝化层，300、正面金属。
具体实施方式
名词解释：
键合：通过化学和物理作用将硅片和硅片紧密的结合起来而形成一个整体的硅片，键合后的界面可承受磨片、抛光和高温处理等工艺。
实施例1：
参见图1，本发明实施例提供了一种带缓冲层的低压IGBT，包括P+型衬底201、N+缓冲层202、N-漂移区203和正面结构204；N+缓冲层202在P+型衬底201上，N-漂移区203在N+缓冲层202上，N-漂移区202的上方为正面结构204。其中，正面结构204包括P型基区205、N-发射极206、栅氧层207、多晶硅栅层208、钝化层209和正面金属300；P型基区205在N-漂移区203的内部；N-发射极206在P型基区205内，并在栅氧层207下；栅氧层207在多晶硅栅层208下，钝化层209在多晶硅栅层208上，正面金属300在钝化层209上，本发明实施例提供的N+缓冲层厚度较薄，提供了器件性能。
实施例2：
本发明实施例提供了一种带缓冲层的低压IGBT的制作方法，包括如下步骤：
步骤201：在均匀掺杂的P+型衬底上外延生长N+缓冲层，其厚度根据器件参数要求调整，几个微米到几十个微米，剖光N+缓冲层外延层表面；
步骤202：准备N-单晶硅片，将其减薄至所需的厚度，剖光表面；
步骤203：通过键合的方式将N+缓冲层与N-单晶硅片合成一个整体，具体为：在室温下将N+缓冲层与N-单晶硅片的剖光面贴合在一起，两者依靠短程的分子间距作用力吸合在一起；将贴合好的N+缓冲层与N-单晶硅片在N2环境下经过数小时的高温退火处理，使界面发生键合成一个整体，其中高温退火的温度为1200℃；
步骤204：在N-单晶硅片（也称为N-漂移区）上制作正面结构，在本发明实施例中，该正面结构为平面型结构，具体制作方法如下：
步骤2041：在炉管中通入含氧的高温气体，使N-单晶硅片形成一层氧化硅薄膜；
步骤2042：在氧化硅薄膜均匀覆盖一层光刻胶，并采用终端环掩膜板进行曝光，曝光出环状区域，然后进行P型注入及退火形成终端的保护环结构，注入剂量1e14-5e16/cm2,退火温度900℃-1250℃；去胶及清洗后形成P+区域；
步骤2043：通过通入含氧的高温气体，使N-单晶硅片的表面形成栅氧层207；通过溅射、蒸发或者化学气相淀积在栅氧层207上覆盖一层多晶硅栅层208；通过掩膜光刻和等离子体刻蚀去掉多余部分的多晶硅，形成栅极；
步骤2044：通过在N-单晶硅片的表面注入第三主族元素的离子，以及高温退火过程，形成P型基区205；第三主族元素可以是硼，高温退火温度范围是900℃-1200℃；
步骤2045：通过掩膜光刻，在N-单晶硅片的表面注入第五主族元素掺杂，以及高温退火过程，形成N+发射区；第五主族元素可以是磷，高温退火温度范围是850℃-1100℃；
步骤2046：通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在N-单晶硅片的表面形成氧化硅，然后通过掩膜光刻和等离子体刻蚀在多晶硅栅没有覆盖的部分区域刻掉氧化硅，再通过溅射或者蒸发在N-单晶硅片的表面覆盖正面金属300，并经过干法刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极206；
步骤2047：通过溅射、蒸发或者化学气相淀积在正面金属300的金属层上覆盖一层钝化层209，该钝化物质可以是氧化硅、氮化硅、氮氧化硅或者其中某几种的混合物；然后通过等离子体刻蚀钝化层，开出源极的PAD和栅极的PAD，完成正面MOS结构的制作。
实施例3：
步骤301：在均匀掺杂的P+型衬底上外延生长N+缓冲层，其厚度根据器件参数要求调整，几个微米到几十个微米，剖光N+缓冲层外延层表面；
步骤302：准备N-单晶硅片，将其减薄至所需的厚度，剖光表面；
步骤303：通过键合的方式将N+缓冲层与N-单晶硅片合成一个整体，具体为：在室温下将n+缓冲层与N-单晶硅片的剖光面贴合在一起，两者依靠短程的分子间距作用力吸合在一起；将贴合好的N+缓冲层与N-单晶硅片在N2环境下经过数小时的高温退火处理，使界面发生键合成一个整体，其中高温退火的温度为1200℃；
步骤304：在N-单晶硅片（也称为N-漂移区）上制作正面结构，在本发明实施例中，该正面结构为沟槽型结构，具体制作方法如下：
步骤3041：在N-单晶硅片的表面通过湿法刻蚀部分绝缘介质，形成一窗口区域，在形成窗口区域的地方刻蚀半导体材料，形成沟槽；
步骤3042：在炉管中通入含氧的高温气体，使N-单晶硅片的表面和沟槽内均形成一层氧化硅薄膜；
步骤3043：在氧化硅薄膜上均匀覆盖一层光刻胶，并采用终端环掩膜板进行曝光，曝光出环状区域，然后进行P型注入及退火形成终端的保护环结构，注入剂量1e14-5e16/cm2,退火温度900℃-1250℃；去胶及清洗后形成P+区域；
步骤3044：通过通入含氧的高温气体，使N-单晶硅片的表面形成栅氧层207；通过溅射、蒸发或者化学气相淀积在栅氧层207上覆盖一层多晶硅栅层208；通过掩膜光刻和等离子体刻蚀去掉多余部分的多晶硅，形成栅极；
步骤3045：通过在N-单晶硅片的表面注入第三主族元素的离子，以及高温退火过程，形成P型基区205；第三主族元素可以是硼，高温退火温度范围是900℃-1200℃；
步骤3046：通过掩膜光刻，在N-单晶硅片的表面注入第五主族元素掺杂，以及高温退火过程，形成N+发射区；第五主族元素可以是磷，高温退火温度范围是850℃-1100℃；
步骤3047：通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在N-单晶硅片的表面形成氧化硅，然后通过掩膜光刻和等离子体刻蚀在多晶硅栅没有覆盖的部分区域刻掉氧化硅，再通过溅射或者蒸发在表面覆盖正面金属300，并经过干法刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极206；
步骤3048：通过溅射、蒸发或者化学气相淀积在正面金属300的金属层上覆盖一层钝化层209，该钝化物质可以是氧化硅、氮化硅、氮氧化硅或者其中某几种的混合物；然后通过等离子体刻蚀钝化层，开出源极的PAD和栅极的PAD，完成正面MOS结构的制作。
本发明的低压IGBT对于耐压在600V的器件具有优势。
本发明实施例通过键合的方式形成600VPT-IGBT的基底材料，只需要进行一次外延工艺，且生长的外延层厚度较薄，降低了制造成本，保证了外延质量，提高了器件性能。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种带缓冲层的低压IGBT，其特征在于，包括P+型衬底、N+缓冲层、N-漂移区和正面结构，所述N+缓冲层在所述P+型衬底上，所述N-漂移区在所述N+缓冲层上，所述正面结构在所述N-漂移区的上方。
2.根据权利要求1所述的低压IGBT，其特征在于，所述正面结构包括P型基区、N-发射极、栅氧层、多晶硅栅层、钝化层和正面金属；其中，所述P型基区在所述N-漂移区的内部；所述N-发射极在所述P型基区内，并在所述栅氧层下；所述栅氧层在所述多晶硅栅层下；所述钝化层在所述多晶硅栅层上；所述正面金属在所述钝化层上。
3.根据权利要求2所述的低压IGBT，其特征在于，所述钝化层的物质为氧化硅、氮化硅和氮氧化硅的一种或几种。
4.一种带缓冲层的低压IGBT的制作方法，其特征在于，包括如下步骤：
在均匀掺杂的P+型衬底上外延生长N+缓冲层，并抛光所述N+缓冲层的表面；将N-单晶硅片减薄，并抛光其表面；通过键合的方式将所述N+缓冲层与所述N-单晶硅片合成一个整体；在所述N-单晶硅片上制作正面结构。
5.根据权利要求4所述的方法，其特征在于，所述正面结构为平面栅或槽型栅。
6.根据权利要求4所述的方法，其特征在于，所述键合的方法包括如下步骤：
在室温下将所述N+缓冲层与所述N-单晶硅片的剖光面贴合在一起，经短程的分子间距作用力吸合，将贴合好的所述N+缓冲层与N-单晶硅片在N2环境下经过高温退火处理，键合成一个整体。
7.根据权利要求6所述的方法，其特征在于，所述高温退火的温度为1200℃。
8.根据权利要求5所述的方法，其特征在于，所述制作平面栅的正面结构的制作方法包括如下步骤：
通入含氧的高温气体，在所述N-单晶硅片的表面形成栅氧层；
通过溅射、蒸发或者化学气相淀积在所述栅氧层上覆盖一层多晶硅栅层；
在所述N-单晶硅片的表面依次通过离子注入和高温退火，形成P型基区；
通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在所述N-单晶硅片的表面形成氧化硅，然后刻蚀部分所述氧化硅，再通过溅射或者蒸发在所述N-单晶硅片的表面覆盖正面金属，经刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极；
通过溅射、蒸发或者化学气相淀积在所述正面金属的金属层上覆盖一层钝化层。
9.根据权利要求5所述的方法，其特征在于，所述制作沟槽栅的正面结构的制作方法包括如下步骤：
在所述N-单晶硅片的表面刻蚀部分绝缘介质，形成一窗口区域，在所述窗口区域的地方形成沟槽；
通入含氧的高温气体，在所述N-单晶硅片的表面和所述沟槽内形成栅氧层；
通过溅射、蒸发或者化学气相淀积在所述栅氧层上覆盖一层多晶硅栅层；
在所述N-单晶硅片的表面依次通过离子注入和高温退火，形成P型基区；
通过蒸发、溅射、物理气相淀积或者化学气相淀积的方法在所述N-单晶硅片的表面形成氧化硅，然后刻蚀部分所述氧化硅，再通过溅射或者蒸发在所述N-单晶硅片的表面覆盖正面金属，经刻蚀，将有源区金属与终端区的金属场板隔断，形成N-发射极；
通过溅射、蒸发或者化学气相淀积在所述正面金属的金属层上覆盖一层钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310085560.7A CN103839989A (zh) | 2012-11-23 | 2013-03-18 | 一种带缓冲层的低压igbt及其制作方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210484764.3 | 2012-11-23 | ||
| CN201210484764 | 2012-11-23 | ||
| CN201310085560.7A CN103839989A (zh) | 2012-11-23 | 2013-03-18 | 一种带缓冲层的低压igbt及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103839989A true CN103839989A (zh) | 2014-06-04 |
Family
ID=50803309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310085560.7A Pending CN103839989A (zh) | 2012-11-23 | 2013-03-18 | 一种带缓冲层的低压igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103839989A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033771A (zh) * | 2015-03-19 | 2016-10-19 | 江苏物联网研究发展中心 | Igbt器件及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0269294A1 (en) * | 1986-11-05 | 1988-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing a bonded structure type semiconductor substrate |
| US5541122A (en) * | 1995-04-03 | 1996-07-30 | Motorola Inc. | Method of fabricating an insulated-gate bipolar transistor |
| US5858855A (en) * | 1996-06-20 | 1999-01-12 | Nec Corporation | Semiconductor substrate, process for production thereof, and semiconductor device |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| US20080315250A1 (en) * | 2007-05-17 | 2008-12-25 | Fuji Electric Device Technology Co., Ltd. | Insulated gate semiconductor device and the method of manufacturing the same |
| CN101770949A (zh) * | 2008-12-12 | 2010-07-07 | Abb技术有限公司 | 用于制造功率半导体器件的方法 |
-
2013
- 2013-03-18 CN CN201310085560.7A patent/CN103839989A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0269294A1 (en) * | 1986-11-05 | 1988-06-01 | Kabushiki Kaisha Toshiba | Method of manufacturing a bonded structure type semiconductor substrate |
| US5541122A (en) * | 1995-04-03 | 1996-07-30 | Motorola Inc. | Method of fabricating an insulated-gate bipolar transistor |
| US5858855A (en) * | 1996-06-20 | 1999-01-12 | Nec Corporation | Semiconductor substrate, process for production thereof, and semiconductor device |
| US20080315250A1 (en) * | 2007-05-17 | 2008-12-25 | Fuji Electric Device Technology Co., Ltd. | Insulated gate semiconductor device and the method of manufacturing the same |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| CN101770949A (zh) * | 2008-12-12 | 2010-07-07 | Abb技术有限公司 | 用于制造功率半导体器件的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033771A (zh) * | 2015-03-19 | 2016-10-19 | 江苏物联网研究发展中心 | Igbt器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449757B (zh) | 一种SiC基沟槽型场效应晶体管及其制备方法 | |
| JP2008235331A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN103035694B (zh) | 一种具有终端保护结构的igbt芯片及其制造方法 | |
| CN105810722A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| TW201906168A (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
| CN103839805A (zh) | 一种功率器件的制备方法 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106611776A (zh) | 一种n型碳化硅肖特基二极管结构 | |
| CN110797412A (zh) | Sgt mosfet结构及其工艺制造方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN104810282A (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN110534559B (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN103578967A (zh) | 改善沟槽型igbt 栅极击穿能力的制备方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| TW201906017A (zh) | 引入外延層場闌區的半導體元件 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| JP6839297B2 (ja) | トレンチ分離構造およびその製造方法 | |
| CN107452624A (zh) | 肖特基接触SiC IGBT及其制备方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN106611798A (zh) | 一种n型碳化硅半导体肖特基二极管结构 | |
| CN103839989A (zh) | 一种带缓冲层的低压igbt及其制作方法 | |
| CN110739349A (zh) | 一种碳化硅横向jfet器件及其制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| CN106024627A (zh) | 具有低关态损耗的SiC基超结IGBT的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140604 |