CN103839805A - 一种功率器件的制备方法 - Google Patents

一种功率器件的制备方法 Download PDF

Info

Publication number
CN103839805A
CN103839805A CN201310086257.9A CN201310086257A CN103839805A CN 103839805 A CN103839805 A CN 103839805A CN 201310086257 A CN201310086257 A CN 201310086257A CN 103839805 A CN103839805 A CN 103839805A
Authority
CN
China
Prior art keywords
type
layer
annealing
amorphous silicon
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310086257.9A
Other languages
English (en)
Other versions
CN103839805B (zh
Inventor
吴振兴
朱阳军
田晓丽
卢烁今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianxing Electronic Co ltd, Institute of Microelectronics of CAS, Jiangsu CAS IGBT Technology Co Ltd filed Critical Shanghai Lianxing Electronic Co ltd
Priority to CN201310086257.9A priority Critical patent/CN103839805B/zh
Publication of CN103839805A publication Critical patent/CN103839805A/zh
Application granted granted Critical
Publication of CN103839805B publication Critical patent/CN103839805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率器件的制备方法,属于半导体技术领域。该方法包括,在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,经高温退火后,通过外延方法在N型的非晶硅场截止层上形成N-外延层,然后在N-外延层的上表面形成SiO2薄膜层,在SiO2薄膜层的上表面曝光出环状区域,形成终端的保护环结构;在终端截止环上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区。本发明通过外延非晶硅形成的N型层作为功率器件的场截止层,剩余的载流子会很快被复合掉,外在表现就是使功率器件关断的拖尾电流变短,减小关断时间及关断损耗。

Description

一种功率器件的制备方法
技术领域
本发明属于半导体技术领域,特别涉及一种功率器件的制备方法。
背景技术
IGBT和FRD等功率器件作为必需的开关器件广泛应用在变频器和逆变器等电路结构中。随着其结构及性能的不断优化,其静态损耗和关断损耗都不断的减小,电路的拓扑结构对其开关损耗的要求越来越苛刻。高性能的功率器件不仅要求具有较好的正向特性,还要求具有很快的关断时间。采用寿命控制技术就能达到这一要求。寿命控制技术是通过掺入复合中心,加快功率器件在关断时存储电荷的复合速度,以减小关断时间。通常有扩散金属原子和粒子辐照两种方法。
目前被广泛应用的载流子寿命控制技术包括粒子辐照和重金属扩散两类。其中,粒子辐照包含电子辐照、氢离子辐照、氦离子辐照等,重金属扩散包括金,铂等金属扩散。目前载流子寿命控制方法已经被广泛的应用在半导体器件制备领域。不同的载流子寿命控制技术间各有其优缺点。当然,载流子寿命控制技术也并不是没有缺点,其最大的不足就是提高关断速度的同时又使导通压降升高,这样在降低关断损耗的同时又相应增加了开通损耗。所以,应用载流子寿命控制技术一定要考虑功率器件的性能折中。在提高关断速度的同时,减小导通压降的大幅升高。
在中低压领域,功率器件的制备可以采用外延工艺制备PT型IGBT和FRD。由于PT工艺比较成熟,且与超薄片工艺及设备等相比成本较低,所以目前PT工艺在中低压领域仍有较大的生存空间。PT型IGBT和FRD都有一个共同的缺点,背面的P+型衬底浓度比较高,且P+层的厚度比较厚,这样会直接导致背面P+层注入效率很高,大量的载流子注入导致关断时抽取及复合的困难,致使关断时间和关断损耗都比较大。
功率半导体芯片在其关断的瞬间,芯片内部存有大量的载流子。当芯片上的反向电压开始作用在芯片上时,半导体芯片内部开始产生耗尽电场,在电场的作用下载流子被电场扫出漂移区。随着外加电压不断变大,电场不断增强,漂移区内部的载流子很快被电场扫出。当电场增大并延伸到缓冲层及截止区的时候,由于截止区的掺杂浓度远大于漂移区内的掺杂浓度,所以电场在漂移区会很快截止。由于电场不再继续延伸,在截止区的区域内剩余的载流子将主要通过复合来完成,复合时间与截止区的浓度及缺陷分布有很大关系。如果能对截止区进行局域寿命控制,大幅减少截止区内的载流子寿命,将会大大减小关断拖尾时间,降低关断损耗。
现有的寿命控制技术一般是采用全局寿命控制加表面局域寿命控制的方法实现,局域寿命控制采用氦离子注入等技术。由于氦离子注入的射程比较浅,很难从芯片的正面直接在截止区(深度约为100um左右)形成高浓度的缺陷分布。所以现有技术不能实现对截止层的精确局域寿命控制,对功率器件的性能改善不够充分。
发明内容
本发明所要解决的技术问题是提供一种功率器件的制备方法,解决了传统局域寿命控制方法注入深度不够的技术问题。
为解决上述技术问题,本发明提供了一种功率器件的制备方法,包括如下步骤:
在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,经高温退火后,通过外延方法在所述N型的非晶硅场截止层上形成N-外延层,然后在所述N-外延层的上表面形成SiO2薄膜层;
在所述SiO2薄膜层的上表面曝光出环状区域,形成终端的保护环结构;
在终端截止环上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区;
对所述功率器件的有源区进行曝光,然后进行P型硼注入和退火,形成P型层;
在所述P型层的正面蒸发金属,形成金属层,经刻蚀,将所述有源区的金属与所述终端区的金属场板隔断,在所述金属层上覆盖氮化硅层,经刻蚀后,形成钝化层;
将所述N+型衬底的背面减薄,形成欧姆接触,在所述N+型衬底的背面蒸发金属薄膜层。
进一步地,所述N+型衬底的厚度为300-500um。
进一步地,所述淀积N型掺杂的非晶硅薄膜层的方法为离子增强型化学气相。
进一步地,所述N型的非晶硅场截止层的厚度为10-30um,所述N型的非晶硅场截止层的掺杂浓度1e13/cm-2-5e13/cm-2
进一步地,所述高温退火的温度为300℃-400℃,所述高温退火的时间为0.5h-1h。
进一步地,所述N-外延层的晶体硅材料的厚度为50um-100um。
进一步地,在所述环状区域通过P+型离子注入和退火,形成所述终端的保护环结构,其中,P+离子注入剂量为1e14-1e16/cm-2,所述退火的温度1000℃-1200℃。
进一步地,所述N+型离子注入的剂量1e14-1e16/cm-2,所述退火温度为800℃-950℃。
进一步地,所述P型硼注入的剂量1e12-1e14/cm-2,所述退火温度为1150℃-1200℃。
进一步地,所述金属层的金属为铝,所述金属层的厚度为2-4um。
本发明提供的一种功率器件的制备方法,通过外延非晶硅形成的N型层作为非晶硅场截止层,由于非晶硅本身具有很高的缺陷分布,载流子复合率很高,电导调制形成的载流子在功率器件关断时,漂移区内的场被非晶硅场截止层截止后,剩余的载流子会很快被复合掉,外在表现就是使功率器件的关断的拖尾电流变短,减小关断时间及关断损耗。
附图说明
图1为本发明实施例提供的一种功率器件的制备方法制备的FRD结构示意图。
附图标记:
1、保护环结构,2、终端截止环,3、P型层,4、SiO2薄膜层,5、金属层,6、钝化层,7、非晶硅场截止层,8、N+型衬底,9、金属薄膜层。
具体实施方式
本发明实施例以制备FRD结构为例,但是,也适用于制备PT型IGBT结构。
实施例1:
本发明实施例提供的一种FRD结构的制备方法,包括如下步骤:
步骤101:衬底制备,选择N+型衬底8,厚度300um;
步骤102:淀积非晶硅场截止层7,采用离子增强型化学气相的方法在N+型衬底8的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,其中,N型掺杂的非晶硅薄膜层的厚度为30um,N型掺杂的非晶硅薄膜层掺杂浓度1e13cm-2
步骤103:对N型的非晶硅场截止层7进行高温退火,外延的非晶硅薄膜里存在大量的缺陷,载流子复合系数非常高,载流子寿命很短。通过高温退火可以实现对缺陷的修复,进而实现对载流子寿命的调整。可以根据对器件折中参数的需要选择合适的退火条件,退火温度为400℃,退火时间为0.5h;
步骤104:通过外延方法在N型的非晶硅场截止层7上形成N-型掺杂的晶体硅材料,作为FRD结构的N-外延层,N-型掺杂的晶体硅材料的厚度可以根据FRD结构的耐压需求及外延设备的能力确定,在本发明实施例为100um;
步骤105:在炉管中通入一定比例高温氢气和氧气,其中,H2:O2比例为1.5:1,使N-外延层的上表面形成SiO2薄膜层4;
步骤106:在SiO2薄膜层4的上表面均匀覆盖一层光刻胶,通过掩膜板进行曝光,曝光出环状区域,然后依次进行P+型离子注入和退火,形成终端的保护环结构1,注入剂量1e16cm-2,退火温度1000℃;去胶及清洗后形成P+区域,这些保护环结构1起到延长电场,增加耐压的作用;
步骤107:在N+型衬底8圆片表面涂胶,采用掩膜板对终端截止环2进行曝光,在终端截止环2上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区,N+型离子注入剂量1e14cm-2,退火温度950℃;最后进行去胶及清洗;
步骤108:在N+型衬底8的圆片表面涂胶,采用掩膜板对FRD结构的有源区进行曝光,然后进行P型硼注入和退火,形成有源区的P型层3,注入剂量1e12cm-2,退火温度为1150℃,然后去胶及清洗;
步骤109:在P型层3的正面蒸发金属,形成金属层5,金属层的厚度为2um,然后经过干法刻蚀,将有源区的金属与终端区的金属场板隔断,形成FRD结构的阳极;
步骤110:在金属层上覆盖氮化硅层,以防止表面金属氧化及载流子沾污,形成FRD结构的正面结构;
步骤111:对氮化硅层进行湿法腐蚀,形成钝化层6,开出阳极的焊盘以键合引线,以便对FRD结构进行键合封装;
步骤112:将N+型衬底的背面减薄,通过背面研磨将背面N+型衬底几乎全部磨掉,只保留1um的N+型衬底与金属层形成欧姆接触;
步骤113:在N+型衬底的背面蒸发一层由Al、Ti、Ni和Ag金属形成的金属薄膜层,形成FRD结构的阴极。
实施例2:
本发明实施例提供的一种FRD结构的制备方法,包括如下步骤:
步骤201:衬底制备,选择N+型衬底,厚度500um;
步骤202:淀积非晶硅场截止层,采用离子增强型化学气相的方法在N+型衬底8的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,其中,N型掺杂的非晶硅薄膜层的厚度为10um,N型掺杂的非晶硅薄膜层掺杂浓度5e13cm-2
步骤203:对N型的非晶硅场截止层进行高温退火,外延的非晶硅薄膜里存在大量的缺陷,载流子复合系数非常高,载流子寿命很短。通过高温退火可以实现对缺陷的修复,进而实现对载流子寿命的调整。可以根据对器件折中参数的需要选择合适的退火条件,退火温度为300℃,时间为1h;
步骤204:通过外延方法在N型的非晶硅场截止层上形成N-型掺杂的晶体硅材料,作为FRD结构的N-外延层,N-型掺杂的晶体硅材料的厚度可以根据FRD结构的耐压需求及外延设备的能力确定,在本发明实施例为50um;
步骤205:在炉管中通入一定比例高温氢气和氧气,其中,H2:O2比例为1.8:1,使N-外延层的上表面形成SiO2薄膜层;
步骤206:在SiO2薄膜层的上表面均匀覆盖一层光刻胶,通过掩膜板进行曝光,曝光出环状区域,然后依次进行P+型离子注入和退火,形成终端的保护环结构,注入剂量1e14cm-2,退火温度1200℃;去胶及清洗后形成P+区域,这些终端环起到延长电场,增加耐压的作用;
步骤207:在N+型衬底圆片表面涂胶,采用掩膜板对终端截止环进行曝光,在终端截止环上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区,N+型离子注入剂量1e16cm-2,退火温度800℃;最后进行去胶及清洗;
步骤208:在N+型衬底圆片表面涂胶,采用掩膜板对FRD结构的有源区进行曝光,然后进行P型硼注入和退火,形成有源区的P型层,注入剂量1e14cm-2,退火温度为1200℃,然后去胶及清洗;
步骤209:在P型层的正面蒸发金属,形成金属层,金属层的厚度为4um,然后经过干法刻蚀,将有源区的金属与终端区的金属场板隔断,形成FRD结构的阳极;
步骤210:在金属层上覆盖氮化硅层,以防止表面金属氧化及载流子沾污,形成FRD结构的正面结构;
步骤211:对氮化硅层进行湿法腐蚀,形成钝化层,开出阳极的焊盘以键合引线,以便对FRD结构进行键合封装;
步骤212:将N+型衬底的背面减薄,通过背面研磨将背面N+型衬底几乎全部磨掉,只保留2um的N+型衬底与金属层形成欧姆接触;
步骤213:在N+型衬底的背面蒸发一层由Al、Ti、Ni和Ag金属形成的金属薄膜层,形成FRD结构的阴极。
实施例3:
本发明实施例提供的一种FRD结构的制备方法,包括如下步骤:
步骤301:衬底制备,选择N+型衬底,厚度400um;
步骤302:淀积非晶硅场截止层,采用离子增强型化学气相淀积的方法在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,其中,N型掺杂的非晶硅薄膜层的厚度为20um,N型掺杂的非晶硅薄膜层掺杂浓度5e13cm-2
步骤303:对N型的非晶硅场截止层进行高温退火,外延的非晶硅薄膜里存在大量的缺陷,载流子复合系数非常高,载流子寿命很短。通过高温退火可以实现对缺陷的修复,进而实现对载流子寿命的调整。可以根据对器件折中参数的需要选择合适的退火条件,退火温度为:350℃,时间为0.8h;
步骤304:通过外延方法在N型的非晶硅场截止层上形成N-型掺杂的晶体硅材料,作为FRD结构的N-外延层,N-型掺杂的晶体硅材料的厚度可以根据FRD结构的耐压需求及外延设备的能力确定,在本发明实施例中,该厚度为80um;
步骤305:在炉管中通入一定比例高温氢气和氧气,其中,H2:O2比例为1.6:1,使N-外延层的上表面形成SiO2薄膜层;
步骤306:在SiO2薄膜层的上表面均匀覆盖一层光刻胶,通过掩膜板进行曝光,曝光出环状区域,然后依次进行P+型离子注入和退火,形成终端的保护环结构,注入剂量1e15cm-2,退火温度1100℃;去胶及清洗后形成P+区域,这些终端环起到延长电场,增加耐压的作用;
步骤307:在N+型衬底圆片表面涂胶,采用掩膜板对终端截止环进行曝光,在终端截止环上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区,N+型离子注入剂量1e13cm-2,退火温度850℃;最后进行去胶及清洗;
步骤308:在N+型衬底圆片表面涂胶,采用掩膜板对FRD结构的有源区进行曝光,然后进行P型硼注入和退火,形成有源区的P型层,注入剂量1e13cm-2,退火温度为1170℃,然后去胶及清洗;
步骤309:在P型层的正面蒸发金属,形成金属层,金属层的厚度为3um,然后经过干法刻蚀,将有源区的金属与终端区的金属场板隔断,形成FRD结构的阳极;
步骤310:在金属层上覆盖氮化硅层,以防止表面金属氧化及载流子沾污,形成FRD结构的正面结构;
步骤311:对氮化硅层进行湿法腐蚀,形成钝化层,开出阳极的焊盘以键合引线,以便对FRD结构进行键合封装;
步骤312:将N+型衬底的背面减薄,通过背面研磨将背面N+型衬底几乎全部磨掉,只保留1um的N+型衬底与金属层形成欧姆接触;
步骤313:在N+型衬底的背面蒸发一层由Al、Ti、Ni和Ag金属形成的金属薄膜层,形成FRD结构的阴极。
传统局域寿命控制方法采用氦离子注入等方法,由于注入深度比较浅,所以更适合于半导体芯片表面的局域寿命控制,一般是正面的P型层。本发明实施例中采用外延非晶硅形成场截止层的形式,来实现对场截止层的局域寿命控制,解决了传统局域寿命控制方法不能精确注入到足够的深度的不足。
同时,本发明实施例的方法在应用上也非常灵活,可以与传统寿命控制方法两两结合使用,或者多种方法一起使用,使IGBT和FRD等的关断损耗变得更小。由于与传统方法控制的区域不同,所以本发明实施例与传统的表面局域寿命控制方法并不矛盾,可以同时应用在半导体器件的制备中,同时实现对芯片内部不同区域的载流子寿命控制。当然本发明实施例的寿命控制方法也可以与全局寿命控制方法一起使用。
本发明实施例提供的制备的FRD结构的优点:
1、通过外延非晶硅的方法实现精确局域寿命控制,解决传统局域寿命控制方法注入深度的问题;
2、通过退火修复的方法可选择合适的器件折中参数;
3、本发明的方法可以与传统方法相结合灵活使用,并不冲突;
4、本发明中的方法同时适用于中低压功率器件IGBT和FRD的制备。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种功率器件的制备方法,其特征在于,包括如下步骤:
在N+型衬底的上表面淀积N型掺杂的非晶硅薄膜层,形成N型的非晶硅场截止层,经高温退火后,通过外延方法在所述N型的非晶硅场截止层上形成N-外延层,然后在所述N-外延层的上表面形成SiO2薄膜层;
在所述SiO2薄膜层的上表面曝光出环状区域,形成终端的保护环结构;
在终端截止环上曝光出最外围的环状区域,然后进行N+型离子注入和退火,形成终端区;
对所述功率器件的有源区进行曝光,然后进行P型硼注入和退火,形成P型层;
在所述P型层的正面蒸发金属,形成金属层,经刻蚀,将所述有源区的金属与所述终端区的金属场板隔断,在所述金属层上覆盖氮化硅层,经刻蚀后,形成钝化层;
将所述N+型衬底的背面减薄,形成欧姆接触,在所述N+型衬底的背面蒸发金属薄膜层。
2.根据权利要求1所述的方法,其特征在于,所述N+型衬底的厚度为300-500um。
3.根据权利要求1所述的方法,其特征在于,所述淀积N型掺杂的非晶硅薄膜层的方法为离子增强型化学气相。
4.根据权利要求1所述的方法,其特征在于,所述N型的非晶硅场截止层的厚度为10-30um,所述N型的非晶硅场截止层的掺杂浓度1e13/cm-2-5e13/cm-2
5.根据权利要求1所述的方法,其特征在于,所述高温退火的温度为300℃-400℃,所述高温退火的时间为0.5h-1h。
6.根据权利要求1所述的方法,其特征在于,所述N-外延层的晶体硅材料的厚度为50um-100um。
7.根据权利要求1所述的方法,其特征在于,在所述环状区域通过P+型离子注入和退火,形成所述终端的保护环结构,其中,P+离子注入剂量为1e14-1e16/cm-2,所述退火的温度1000℃-1200℃。
8.根据权利要求1所述的方法,其特征在于,所述N+型离子注入的剂量为1e14-1e1/6cm-2,所述退火温度为800℃-950℃。
9.根据权利要求1所述的方法,其特征在于,所述P型硼注入的剂量为1e12-1e14/cm-2,所述退火温度为1150℃-1200℃。
10.根据权利要求1-9中任一所述的方法,其特征在于,所述金属层的金属为铝,所述金属层的厚度为2-4um。
CN201310086257.9A 2012-11-23 2013-03-18 一种功率器件的制备方法 Active CN103839805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310086257.9A CN103839805B (zh) 2012-11-23 2013-03-18 一种功率器件的制备方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210484374.6 2012-11-23
CN2012104843746 2012-11-23
CN201210484374 2012-11-23
CN201310086257.9A CN103839805B (zh) 2012-11-23 2013-03-18 一种功率器件的制备方法

Publications (2)

Publication Number Publication Date
CN103839805A true CN103839805A (zh) 2014-06-04
CN103839805B CN103839805B (zh) 2018-09-11

Family

ID=50803192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310086257.9A Active CN103839805B (zh) 2012-11-23 2013-03-18 一种功率器件的制备方法

Country Status (1)

Country Link
CN (1) CN103839805B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356402A (zh) * 2016-08-31 2017-01-25 吉林麦吉柯半导体有限公司 具有Al‑Si3N4‑Ti/Ni/Ag结构的快恢复二极管
CN106531781A (zh) * 2016-11-15 2017-03-22 深圳深爱半导体股份有限公司 半导体器件的终端结构
CN106684118A (zh) * 2016-02-25 2017-05-17 宗仁科技(平潭)有限公司 开关型功率半导体器件及其制作方法
CN106711206A (zh) * 2015-11-16 2017-05-24 上海联星电子有限公司 一种igbt及其制作方法
CN107644810A (zh) * 2016-07-20 2018-01-30 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN108475701A (zh) * 2015-11-27 2018-08-31 Abb瑞士股份有限公司 面积高效的浮置场环终端
CN112652534A (zh) * 2020-12-22 2021-04-13 深圳市美浦森半导体有限公司 一种低压快恢复二极管的制备方法及二极管
CN107644810B (zh) * 2016-07-20 2024-05-31 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020050603A1 (en) * 2000-10-31 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040080015A1 (en) * 2002-10-16 2004-04-29 Anton Mauder Ohmic contact configuration
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN101494238A (zh) * 2008-01-23 2009-07-29 三菱电机株式会社 半导体装置
CN101752415A (zh) * 2008-12-03 2010-06-23 上海芯能电子科技有限公司 一种绝缘栅双极晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020050603A1 (en) * 2000-10-31 2002-05-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US20040080015A1 (en) * 2002-10-16 2004-04-29 Anton Mauder Ohmic contact configuration
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
CN101494238A (zh) * 2008-01-23 2009-07-29 三菱电机株式会社 半导体装置
CN101752415A (zh) * 2008-12-03 2010-06-23 上海芯能电子科技有限公司 一种绝缘栅双极晶体管及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711206A (zh) * 2015-11-16 2017-05-24 上海联星电子有限公司 一种igbt及其制作方法
CN108475701A (zh) * 2015-11-27 2018-08-31 Abb瑞士股份有限公司 面积高效的浮置场环终端
CN108475701B (zh) * 2015-11-27 2021-03-30 Abb电网瑞士股份公司 面积高效的浮置场环终端
CN106684118A (zh) * 2016-02-25 2017-05-17 宗仁科技(平潭)有限公司 开关型功率半导体器件及其制作方法
CN107644810A (zh) * 2016-07-20 2018-01-30 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN107644810B (zh) * 2016-07-20 2024-05-31 全球能源互联网研究院 一种压接式igbt/frd芯片的正面电极加工方法
CN106356402A (zh) * 2016-08-31 2017-01-25 吉林麦吉柯半导体有限公司 具有Al‑Si3N4‑Ti/Ni/Ag结构的快恢复二极管
CN106531781A (zh) * 2016-11-15 2017-03-22 深圳深爱半导体股份有限公司 半导体器件的终端结构
CN106531781B (zh) * 2016-11-15 2020-02-07 深圳深爱半导体股份有限公司 半导体器件的终端结构
CN112652534A (zh) * 2020-12-22 2021-04-13 深圳市美浦森半导体有限公司 一种低压快恢复二极管的制备方法及二极管

Also Published As

Publication number Publication date
CN103839805B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
CN101540343B (zh) 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法
CN102569067B (zh) 一种平面高压超快软恢复二极管的制造方法
CN103839805A (zh) 一种功率器件的制备方法
CN103872144B (zh) 一种软快恢复二极管及其制造方法
CN106601826B (zh) 一种快恢复二极管及其制作方法
CN103579375B (zh) 一种SiC肖特基二极管及其制作方法
CN101540283A (zh) 场限环结构的4H-SiC PiN/肖特基二极管制作方法
CN109830529A (zh) 一种提升开通速度的超高压碳化硅晶闸管及其制作方法
CN110649094A (zh) Gct芯片结构及其制备方法
CN110534559B (zh) 一种碳化硅半导体器件终端及其制造方法
JP2013140974A (ja) パワー素子及びその製造方法
CN110752256B (zh) 一种碳化硅肖特基钳位晶体管及其制备方法
CN103035693B (zh) 场截止型绝缘栅双极晶体管及其制造方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN101013699A (zh) 一种半导体脉冲功率开关及其制备方法
CN103187250A (zh) 多次外延生长方法
Radhakrishnan et al. Module-level cell processing of silicon heterojunction interdigitated back-contacted (SHJ-IBC) solar cells with efficiencies above 22%: Towards all-dry processing
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN104576713A (zh) pn结及其制备方法
CN203250749U (zh) 一种台平面肖特基势垒二极管
CN208478345U (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片
CN207009439U (zh) 用于碳化硅半导体功率器件的复合终端结构
CN106558624B (zh) 一种快速恢复二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant