JP2008016466A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】表面にアルミニウム系電極膜を含むＭＯＳゲート構造の形成後に、通常の浅い拡散層用のドーパントであるＰ、Ａｓを使用しながら、高価な高エネルギーイオン注入装置を用いることなく、裏面に深いｎ型拡散層を形成させて特性を向上させることのできる半導体装置の製造方法を提供すること。
【解決手段】ｎ型半導体基板の表面側にアルミニウム系金属電極が被覆されたＭＯＳゲート構造を形成し、裏面側を研磨した後、裏面に前記ｎ型半導体基板より高不純物濃度のｎ型フィールドストップ層とｐ型コレクタ層をこの順に形成する半導体装置の製造方法において、前記フィールドストップ層が、リンまたは砒素をドーパントとするドープドアモルファスシリコン層を堆積する工程と、該ドープドアモルファスシリコン層を熱処理する工程とにより形成されるｎ型半導体シリコン層を繰り返し積層して形成される半導体装置の製造方法とする。
【選択図】 図１

Description

本発明は、たとえば、半導体基板の裏面側にフィールドストップ層（ＦＳ層）などの深い拡散層を有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やＭＯＳＦＥＴなどパワーデバイスを製造する際に、前記半導体基板の表面側にＭＯＳゲート構造とアルミニウム電極配線を先に形成した後に、このアルミニウム電極配線またはその近傍に対して実質的な熱ダメージを及ぼさないように、裏面側に不純物ドーピングされたエピタキシャルシリコン膜を形成する方法や前記フィールドストップ（ＦＳ層）層のような深い拡散層を形成する製造方法に関する。詳しくは、形成した前記エピタキシャルシリコン膜やフィールドストップ層（ＦＳ層）を、ＢＯＸ（矩形）プロファイルやリトログレードプロファイルなどの所望の拡散プロファイルに形成するために必要なアモルファスシリコン成膜条件やイオン注入条件、熱処理条件などの最適条件を含む半導体装置の製造方法に関する。より詳しくはシリコン半導体素子、特に前記ＦＳ層を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）や裏面から深さ方向に向かって不純物濃度が高くなる拡散プロファイル（リトログレード：ｒｅｔｒｏｇｒａｄｅ）をもつブロードバッファダイオード（ｂｒｏａｄ ｂｕｆｆｅｒ ｄｉｏｄｅ）などの製造方法に関する。

近年、電力変換装置に用いられるＩＧＢＴにおいて、空乏層の拡がりを止めるためのフィールドストップ層（ＦＳ層）として、ｎ型半導体基板の裏面側にｎ^＋型の拡散層を有するＦＳ（Ｆｉｅｌｄ Ｓｔｏｐ）−ＩＧＢＴが実現化されている。図５の（ａ）にプレーナーＮＰＴ−ＩＧＢＴ１００と図５の（ｂ）にプレーナーＦＳ−ＩＧＢＴ２００の断面図を示す。ＮＰＴ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ）−ＩＧＢＴ１００ではオフ電圧により半導体基板のドリフト層１０１に拡がる空乏層１０２がコレクタ層１０３に到達しないようにドリフト層１０１を厚くする必要があるが、ＦＳ−ＩＧＢＴ２００では空乏層の拡がりを止めるためのフィールドストップ層２０３が形成されているため、ＮＰＴ−ＩＧＢＴ１００と比較してドリフト層２０１の厚さを薄くできるという利点がある。このためコレクタ−エミッタ間飽和電圧ＶＣＥ（ｓａｔ）を低減することができる。また、ＦＳ−ＩＧＢＴ２００ではドリフト層２０１の厚さが薄いため過剰キャリアが少なく、さらに空乏層が伸びきった状態での中性領域の残り幅も少ないため、ターンオフ損失を低減することができる。このような低減効果を有するフィールドストップ２０３層を備えるＦＳ−ＩＧＢＴ２００は、前述のようにドリフト層２０１を薄くできるため、最終的に必要な半導体基板の厚さも、たとえば、１２００Ｖ耐圧のものではＮＰＴ―ＩＧＢＴでは２００μｍ以上の厚さを必要とするところ、ＦＳ−ＩＧＢＴでは約１２０μｍ程度の厚さでよい。しかし、通常は、製造工程中における半導体基板割れを防ぐために、製造工程への投入時の半導体基板の厚さは５００μｍ程度またはそれ以上にされる。このような厚い基板を用いて半導体基板の割れを防ぎつつ表面側のデバイス構造１０４を形成した後に、半導体基板の裏面側を研磨して必要な厚さ（耐圧によって異なるが、たとえば、１２０μｍの厚さ）に薄くする工程が採られる。その後、薄く研磨された半導体基板の裏面側に通常、深さ１〜３μｍのフィールドストップ層が形成される。またフィールドストップ層２０３はその拡散プロファイルが基板裏面から深い程、良好な半導体特性の得られることが知られている。典型的には１０〜２０μｍ程度の非常に深い接合が好ましいとされる。その理由はフィールドストップ層の深さが１０μｍより浅い場合、浅い程、半導体基板のそりや、半導体基板の、金属基盤などへのはんだ接合組み立て時に、裏面に作用する応力の影響受け易いからである。ところが、通常のシリコンプロセスで用いられるｎ型のドーパントのＰ、Ａｓ、Ｓｂなどの中で最もイオン注入における投影飛程が大きく、且つシリコン中での拡散係数も大きいＰ（リン）を用いても、１０〜２０μｍのような深い拡散層の形成は困難であるため、１０〜２０μｍ程度のような非常に深い拡散層を形成するには、特別の拡散方法を採用する必要がある。たとえば、拡散係数が特に大きいｎ型ドーパントとして知られているＳｅ（セレン）やＳ（硫黄）を用いて高温の熱拡散によって深く拡散させる方法である。

一方、公知技術として前述のようなフィールドストップ層は、シリコン基板層より不純物濃度の高い層である停止層という用語に置き換えられているが、ドーパントとして、セレンまたはイオウを拡散させることにより拡散深さ１５〜３５μｍとした停止層を備える逆方向電圧用のパワー半導体素子に関する特許文献が公開されている（特許文献１）。また、ドーパントとしてリンまたは砒素を用い、厚さが２μｍより薄いフィールドストップ層を備えるＩＧＢＴに関する発明も、同様に知られている（特許文献２）。さらに、高歩留り、低損失で安価なＦＺウエハを用いて、フィールドストップ層の厚さを０．５μｍ乃至３μｍの範囲としたＩＧＢＴに関する発明が公開されている（特許文献３）。

またさらに、ＦＺウエハの表面に半導体装置の表面構造を形成し、ＦＺウエハの裏面に不純物イオンを注入した後、波長が２４０ｎｍ〜１０７０ｎｍで、かつ半値幅が１００ｎｓ〜５００ｎｓのパルスレーザーを用いたレーザーアニール、またはそのレーザーアニールと低温での電気炉アニールを組み合わせて、イオン注入の活性化熱処理をおこなう。パルスレーザーとして、たとえば、ＹＡＧレーザーの第３高調波を用いる発明が公開されている（特許文献４）。
特表２００２−５２０８８５号公報 特開２００１−５０１３８２号公報 特開２００２−３１４０８３号公報 特開２００３−５９８５６号公報（要約）

しかしながら、ドーパントとして用いる前述のＳｅ（セレン）やＳ（硫黄）は通常のシリコンプロセスでは用いられることは無く、これらのドーパントを用いた場合、他のデバイスの製造環境への汚染によるデバイス特性低下や良品率低下などを防止するため、専用のイオン注入装置や拡散炉、洗浄装置などを必要とするという問題がある。さらに、たとえ、これら比較的拡散係数が大きいＳｅやＳなどのｎ型ドーパントを用いても、汎用的に、デバイスに多用されるＡｌ（アルミニウム）など比較的融点の低い金属を用いた配線金属、金属電極膜の形成後に、融点以上の高温でドライブ拡散を行うことはできない。たとえ電極／配線金属の融点以下の温度であっても、金属膜とシリコンとの界面反応が発生したり、金属膜の表面に変質層が形成されたりする弊害が生じるので、イオン注入後の活性化熱処理も困難になる。たとえば、Ａｌを電極／配線として使用した場合、アルミニウムの融点約６００℃程度に対し、融点以下の５５０℃で窒素雰囲気中熱処理を施した際には、シリコンとの界面反応が顕著であり、さらにＡｌ電極／配線の表面にアニール炉内に混入した微量の酸素による酸化アルミニウム膜の形成が問題となる。

さらに、表面側のデバイス構造への悪影響を棚上げにしたとしても、イオン注入によるドーパントの導入と高温長時間の熱拡散ドライブによって不純物を深く拡散させた場合、拡散後のプロファイルは、図６に示されるように基板の深さ方向にテールを引くようなプロファイル（深いほど濃度が下がるプロファイル）となり、レトログレード型（ｒｅｔｒｏｇｒａｄｅ：深いほど濃度が上昇すること）のような望ましいプロファイルを得ることは困難である。またさらに、拡散係数が大きいドーパントを用いない場合や、通常そうであるように、熱処理温度および熱処理時間に制限がありそのままでは深い拡散が得られない場合でも、高エネルギーイオン注入による深いイオン注入を可能とする高価なイオン注入装置を採用すれば可能ではあるが、この高エネルギーのイオン注入を可能とする装置は極めて高価という問題がある。

またさらに、前記特許文献４によれば、レーザーアニールか、またはレーザーアニールと低温での電気炉アニールにより、裏面の拡散層をウエハ表面側の構造に影響を及ぼすことなく、ウエハ裏面から深い領域まで十分に不純物イオンを活性化させ得るとされるが、深いと言っても前記特許文献４ではせいぜい１．５μｍ程度にすぎない。フィールドストップ層に好ましいとされる１０μｍ以上の深さには程遠いと言わざるを得ない。

本発明は、前記問題点に鑑みてなされたものであって、表面にアルミニウム電極膜を含むＭＯＳゲート構造の形成後に、通常のシリコンプロセスで用いられる浅い拡散層用のＰ（リン）やＡｓ（ヒ素）を使用しながら、高価な高エネルギーイオン注入装置を用いることなく、裏面に深いｎ型拡散層（フィールドストップ層）を形成させて特性を向上させることができる半導体装置の製造方法を提供することを目的とする。

特許請求の範囲の請求項１記載の発明によれば、ｎ型半導体基板の表面側にアルミニウム系金属電極が被覆されたＭＯＳゲート構造を形成し、裏面側を研磨した後、裏面に前記ｎ型半導体基板より高不純物濃度のｎ型フィールドストップ層とｐ型コレクタ層をこの順に形成する半導体装置の製造方法において、前記フィールドストップ層が、リンまたは砒素をドーパントとするドープドアモルファスシリコン層を堆積する工程と、該ドープドアモルファスシリコン層を熱処理する工程とにより形成されるｎ型半導体シリコン層を繰り返し積層して形成される半導体装置の製造方法とすることにより、前記本発明の目的は達成される。

特許請求の範囲の請求項２記載の発明によれば、前記ドープドアモルファスシリコン層を堆積する工程が、アモルファスシリコン層を堆積し、該アモルファスシリコン層へイオン注入により前記ドーパントを導入する工程を有する特許請求の範囲の請求項１記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、前記ドープドアモルファスシリコン層を堆積する工程ごとに、前記ドーパントを導入する工程でのイオン注入エネルギーとドーズ量をそれぞれ調整することにより、フィールドストップ層の不純物イオンの分布を制御する特許請求の範囲の請求項１記載の半導体装置の製造方法とすることも好ましい。

特許請求の範囲の請求項４記載の発明によれば、前記ドープドアモルファスシリコン層を堆積する工程が、アモルファスシリコン層を堆積し、この堆積と同時にドーパントとしてリンまたは砒素のイオンを含有させる工程を有する特許請求の範囲の請求項１記載の半導体装置の製造方法とすることも好ましい。
特許請求の範囲の請求項５記載の発明によれば、前記アモルファスシリコン層が、プラズマＣＶＤまたはＣＡＴ−ＣＶＤなどによる低温ＣＶＤ法により堆積される特許請求の範囲の請求項２乃至４のいずれか一項に記載の半導体装置の製造方法とすることが好ましい。

特許請求の範囲の請求項６記載の発明によれば、前記フィールドストップ層の厚さが１０μｍ乃至２０μｍである特許請求の範囲の請求項１乃至５のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
特許請求の範囲の請求項７記載の発明によれば、前記熱処理が、レーザー照射により行われる特許請求の範囲の請求項１乃至６のいずれか一項に記載の半導体装置の製造方法とすることがより好適である
特許請求の範囲の請求項８記載の発明によれば、前記熱処理が、基板表面側のアルミニウム系金属電極が被覆されたＭＯＳゲート構造に実質的に悪影響を及ぼさない程度の低温電気炉アニールにより行われる特許請求の範囲の請求項１乃至６のいずれか一項に記載の半導体装置の製造方法とすることが望ましい。

特許請求の範囲の請求項９記載の発明によれば、前記熱処理が、レーザー照射と前記低温電気炉アニールにより行われる特許請求の範囲の請求項８記載の半導体装置の製造方法とすることがより望ましい。
特許請求の範囲の請求項１０記載の発明によれば、前記アルミニウム系金属電極を含むＭＯＳゲート構造に実質的に影響を及ぼす温度以下の温度が４００℃乃至５５０℃の範囲のいずれかの温度である特許請求の範囲の請求項８または９に記載の半導体装置の製造方法とすることがいっそう望ましい。

要するに、前記低温ＣＶＤ法によるアモルファスシリコン膜堆積形成法はその典型的な成膜温度が４００℃以下であるので、半導体基板の表面側に設けられたアルミニウム系金属電極を含むＭＯＳゲート構造に及ぼす熱的なダメージは小さい。更には、高いエネルギーをもつ電子線をシリコンターゲットに照射してターゲットを蒸着する電子ビーム衝撃加熱（ＥＢ−ｇｕｎ）蒸着法や、通常のスパッタリング法でアモルファスシリコンを形成してもよい。アモルファスシリコン膜へＰ（燐）もしくはＡｓ（ヒ素）などのｎ型ドーパント導入は、イオン注入で行うのが簡便であるが、低温ＣＶＤ成膜中にＰＨ_３（ホスフィン）などのドーピングガスを導入して成膜と同時にドーパントを導入してもよい。アモルファスシリコン成膜とこの膜へのイオン注入によるＰ（燐）導入を、少なくとも２回以上繰り返し、その繰り返しの間と最後に、レーザーアニールや表面のＡｌ系電極膜にダメージを与えない温度（５５０℃）以下での電気炉アニールなど熱処理によりアモルファスシリコン膜の固相エピタキシャル成長とドーパントの活性化を行うことでｎ型の深い拡散層（ＦＳ層）を形成させる。アモルファスシリコン層の堆積形成とイオン注入、熱処理（必要に応じて）とを繰り返して形成する際に、それぞれのイオン注入において、イオン注入エネルギーとドーズ量を調整することにより、ＢＯＸ型やリトログレード（ｒｅｔｒｏｇｒａｄｅ）型など所望のプロファイルを得ることもできる。

本発明によれば、表面にアルミニウム電極膜を含むＭＯＳゲート構造の形成後に、通常のシリコンプロセスで用いられる浅い拡散層用のドーパントであるＰ（リン）やＡｓ（ヒ素）を使用しながら、高価な高エネルギーイオン注入装置を用いることなく、裏面の深いｎ型拡散層（フィールドストップ層）を形成させて特性を向上させる半導体装置の製造方法を提供することができる。

図１は本発明にかかるＩＧＢＴの半導体基板の要部断面図であり、図２−１、図２−２は本発明にかかるＩＧＢＴの主要な製造工程を示す半導体基板の断面図、図３は、本発明の実施例１にかかる積層フィールドストップ層の不純物濃度プロファイル図、図４は本発明の実施例２にかかる積層フィールドストップ層の不純物濃度プロファイル図である。図７は本発明にかかるレーザーアニール装置の概略構成図である。

以下、本発明にかかる半導体装置について、図面を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は、本発明にかかる半導体装置の製造方法により作成された半導体装置の実施例１としてのＩＧＢＴの半導体基板の断面図である。この半導体装置はプレーナーゲート構造のＩＧＢＴ１であり、たとえば、ＦＺ−ｎ型半導体基板をｎ型ドリフト層２とし、そのｎ型ドリフト層２の表面側にｐ型のチャネル層３が形成されている。

チャネル層３の表面層にｎ型のエミッタ領域４が形成されている。エミッタ領域４とチャネル層３との一部の表面上には共通に接するゲート絶縁膜６を介してゲート電極７が形成されている。エミッタ電極５はチャネル層３およびエミッタ領域４の表面に接触して電気的に接続されるとともに、絶縁膜８を介して絶縁されるゲート電極７上を覆っている。
一方、ドリフト層２の裏面側にはｎ型の高濃度不純物拡散層よりなるフィールドストップ層９が１２μｍの深さ（深さ）で形成されている。さらに、フィールドストップ層９の表面層には、ｐ型のコレクタ層１０が浅く形成されている。コレクタ電極１１がこのｐ型コレクタ層１０の表面に形成されている。

図２−１、図２−２は、本発明の半導体装置の製造方法を実施例１により説明するための図であって、実施例１にかかるＩＧＢＴ１の主要な製造工程を示す半導体基板の要部断面図である。
図２−１（ａ）はＩＧＢＴの表面側構造を形成した後の半導体基板の要部断面図である。ＩＧＢＴの表面側構造の製造方法は従来と同様であるので、以下、この部分については簡単な説明とする。１２００Ｖ耐圧のＩＧＢＴの製造方法について説明する。まず、比抵抗が６０Ωｃｍで５２５μｍの厚さのＦＺウエハよりなるｎ型半導体基板の表面にゲート絶縁膜６を形成し、さらにその上にゲート電極７となるポリシリコンを積層させる。これらのポリシリコン層とゲート電極層にフォトエッチングを施して、チャネル層３形成用の窓を開け、ボロンイオンをイオン注入する。再度フォトレジストを塗布して、エミッタ領域４を形成するために前記窓の中央部にレジストを残すパターニングのフォトエッチングを施し、そのレジストをマスクとしてイオン注入法によりエミッタ領域４形成用のヒ素イオンを打ち込む。アニール処理により、注入イオンの活性化をおこない、チャネル層３およびエミッタ領域４を形成する。その後、層間絶縁膜８を積層し、それをフォトエッチングしてチャネル層３およびエミッタ領域４の一部を露出させ、その上にアルミニウム等でエミッタ電極５を積層する（図２−１（ａ））。

半導体基板の裏面側から研削および研磨してウエハの厚さを１２０μｍにする。研削して除去した基板部分を破線で示す（図２−１（ｂ））。そして、裏面に、フィールドストップ層９−１を形成するため、低温ＣＶＤ法により４００℃でアモルファスシリコン層を３μｍの厚さに形成する（図２−１（ｃ））。
ただし、シリコン基板の裏面上には通常、自然酸化膜（図示せず）が存在するので、除去されずにそのまま自然酸化膜上にアモルファスシリコン層が成膜された場合、その後、どのような熱処理を施しても下地のシリコン基板の結晶情報がアモルファスシリコンへ伝わらないため後処理工程でのエピタキシャルシリコン成長が困難となる。従って、アモルファスシリコンの成膜の直前に、気体ＨＦ（フッ化水素）を成膜チャンバーに微量導入して裏面のシリコン基板面に形成された自然酸化膜を除去する工程を導入することが好ましい。

続いて、アモルファスシリコン層９−１にイオン注入法によりリンイオン（矢印１２）を打ち込む。このときのドーズ量は５×１０^１２ｃｍ^−２程度である（図２−１（ｄ））。その後、このアモルファスシリコン層９−１にレーザー照射し（矢印１３）、この層のみを急激に昇温溶融させ、固相エピタキシャル成長により、ｎ型半導体シリコン層とする。この際、イオン注入による損傷の回復とともに注入イオンの活性化をおこない、フィールドストップ層９−１を形成する（図２−１（ｅ））。

レーザー照射条件については、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザーの第３高調波（ＹＡＧ３ωレーザー）を用いて活性化を行う方法などが知られている（例えば前記特許文献４参照）ので、簡略な説明とする。
図７に実施例１にかかるレーザーアニール装置２０の概略構成図を示す。レーザー発振装置２１から発振されるレーザービーム（破線で示す）は反射ミラー２２およびアッテネーター（減衰器）２３を経て、さらにビームの拡大のためのレンズ２４、ホモジナイザー２５（均質器）を経てシリコンウエハ２６表面の所定の位置に照射され、図示しないビームの走査機構によりシリコンウエハ上を走査される。

レーザーアニール条件は、ＹＬＦ２ω又はＹＡＧ２ωダブルパルスレーザー（照射エネルギー密度は２台合計で３Ｊ／ｃｍ^２（１．５Ｊ／ｃｍ^２＋１．５Ｊ／ｃｍ^２）、波長５３２ｎｍ，２台のレーザーの遅延時間は０〜５０００ｎｓ）でウエハの裏面への照射にてレーザーアニールを実施した。パルスレーザーアニールは瞬時にシリコン照射面を溶融させ、数ｍ／秒と非常に速い速度で再結晶化させることができる。また、照射裏面近傍にしか熱による影響は加わらないために、照射裏面近傍以外のシリコン基板内および基板表面に形成されている半導体機能領域への溶融熱による悪影響を避けることができる。

レーザーアニール工程では、加工痕が入らない状態（加工モードでない状態）でレーザーアニールを行う。このときの照射エネルギー密度は、１台あたり２Ｊ／ｃｍ^２以下で、ＹＬＦ２ω又はＹＡＧ２ωのレーザー光で０．２５〜５．０Ｊｏｕｌｅ／ｃｍ^２であり、０〜５０００ｎｓの遅延時間を持たせて全面照射させるのが好ましい。
ちなみに、レーザーダイシング加工では、加工モードに入る状態でダイシングを行う。加工モードにするには、照射エネルギー密度を１台あたり２Ｊ／ｃｍ^２／以上にすればよい。数μｍの厚さの金属電極を切断する場合には、照射エネルギー密度は、１台あたり３Ｊ／ｃｍ^２程度が適当である。

ＹＡＧ２ωダブルパルスレーザー以外にも、エキシマレーザー（ＸｅＦ、ＸｅＣｌ等）かＹＡＧ３ωレーザー、あるいは半導体レーザーによっても、それぞれの照射エネルギー密度を調整することにより、レーザーアニールを実施することができる。
ＹＡＧ３ωレーザーなどの全固体レーザーを単パルスで使用して照射した場合には、例えば直径０．９ｍｍ程度のスポット照射のため長い照射時間が必要になり、処理時間がウエハ１枚当たり数時間、例えば５インチウエハのアニールに２時間程度もかかってしまうようになる。また、照射エネルギーを大きくして１つの照射エリアにレーザー照射した場合には、ウエハ表面にレーザー照射による加工跡が残ってしまう場合があるので好ましくない。

前記図２−１（ｃ）〜図２−１（ｅ）に示した低温ＣＶＤ法によるアモルファスシリコン層の形成、リンのイオン注入、レーザーアニール処理を合わせて４回同じ製造条件で繰り返す（図２−１（ｆ））。４回のフィールドストップ層の積層形成により、合わせて１２μｍの厚さの積層フィールドストップ層９となる。
以上説明した製造条件の場合、積層フィールドストップ層の不純物濃度プロファイルは図３の拡散深さ方向の不純物濃度プロファイル図に示すようなトップフラット（ＢＯＸ型）近似のプロファイル（深さ方向の不純物濃度分布がフラットなプロファイル）になる。この積層フィールドストップ層９の最表面（裏面）に、ドーズ量が１×１０^１５ｃｍ^−２程度のボロンイオンを打ち込み、アニール処理を施してｐ型コレクタ層１０を形成する。そして、スパッタリング法などにより、コレクタ層１０の表面にコレクタ電極１１を被着させることによって、図２−１（ｇ）に示す厚さ１２μｍのフィールドストップ層を有するＦＳ−ＩＧＢＴ１ができあがる。以上の説明では４回のドープドアモルファスシリコン層の積層の場合であったが、積層回数を増やすことにより、さらにフィールドストップ層の厚さを増加できることはいうまでもない。

従来技術では、このような深い拡散プロファイルを得るには、高加速イオン注入や、高温の熱拡散処理や、拡散係数の大きいＳｅやＳをドーパントとする熱拡散などを必要としていたが、本発明によれば、通常広く使われているドーパントであるリンやヒ素を用いても、表面のデバイス構造に熱的なダメージを与えることのない程度の低温、低エネルギーのイオン注入処理によって、フィールドストッパ層として機能する深いｎ型の拡散層を形成させることができる。レーザーアニールでなく表面のＡｌに熱的ダメージを与えない約４００℃程度の電気炉アニールによりアモルファスシリコンの固相エピタキシャル成長とドーパント活性化を行ってもよい。レーザーアニールと電気炉アニール処理とを組み合わせてもよい。またアニール熱処理は、必ずしもすべての繰り返しごとに行う必要は無く、２回ごと、あるいは３回ごとなどに行ってもよい。

図４は本発明の実施例２にかかる積層フィールドストップ層の拡散深さ方向の不純物濃度プロファイル図である。実施例２では、積層フィールドストップ層を形成するための繰り返し４回の各フィールドストップ層を形成する際に、各回毎のリンイオン注入のドーズ量を徐々に低下させる方法を採る。すると、図４に示すように、裏面から深くなる方法に向かって不純物濃度が高くなるプロファイル（リトロプロファイル）とすることができる。実施例２によれば、繰り返しイオン注入の個々の注入エネルギードーズ量を調整することにより、望みのドーパントプロファイルを得ることが可能である。

本発明にかかるＩＧＢＴの半導体基板の要部断面図である。 本発明にかかるＩＧＢＴの主要な製造工程を示す半導体基板の断面図（その１）である 本発明にかかるＩＧＢＴの主要な製造工程を示す半導体基板の断面図（その２）である 本発明の実施例１にかかる積層フィールドストップ層の不純物濃度プロファイル図である。 本発明の実施例２にかかる積層フィールドストップ層の不純物濃度プロファイル図である。 従来のＮＰＴ−ＩＧＢＴの半導体基板の要部断面図である。 イオン注入後の長時間熱拡散した不純物濃度プロファイル図である。 本発明にかかるレーザーアニール装置の概略構成図である。

符号の説明

１ ＩＧＢＴ
２ ドリフト層
３ チャネル層
４ エミッタ層
５ エミッタ電極
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９ フィールドストップ層
１０ コレクタ層
１１ コレクタ電極。

Claims (10)

1. ｎ型半導体基板の表面側にアルミニウム系金属電極が被覆されたＭＯＳゲート構造を形成し、裏面側を研磨した後、裏面に前記ｎ型半導体基板より高不純物濃度のｎ型フィールドストップ層とｐ型コレクタ層をこの順に形成する半導体装置の製造方法において、前記フィールドストップ層が、リンまたは砒素をドーパントとするドープドアモルファスシリコン層を堆積する工程と、該ドープドアモルファスシリコン層を熱処理する工程とにより形成されるｎ型半導体シリコン層を繰り返し積層して形成されることを特徴とする半導体装置の製造方法。
2. 前記ドープドアモルファスシリコン層を堆積する工程が、アモルファスシリコン層を堆積し、該アモルファスシリコン層へイオン注入により前記ドーパントを導入する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ドープドアモルファスシリコン層を堆積する工程ごとに、前記ドーパントを導入する工程でのイオン注入エネルギーとドーズ量をそれぞれ調整することにより、フィールドストップ層の不純物イオンの分布を制御することを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記ドープドアモルファスシリコン層を堆積する工程が、アモルファスシリコン層を堆積し、この堆積と同時にドーパントとしてリンまたは砒素のイオンを含有させる工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記アモルファスシリコン層が、プラズマＣＶＤまたはＣＡＴ−ＣＶＤなどによる低温ＣＶＤ法により堆積されることを特徴とする請求項２乃至４のいずれか一項に記載の半導体装置の製造方法。
6. 前記フィールドストップ層の厚さが１０μｍ乃至２０μｍであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
7. 前記熱処理が、レーザー照射により行われることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
8. 前記熱処理が、基板表面側のアルミニウム系金属電極が被覆されたＭＯＳゲート構造に実質的に悪影響を及ぼさない程度の低温電気炉アニールにより行われることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
9. 前記熱処理が、レーザー照射と前記低温電気炉アニールにより行われることを特徴とする請求項８記載の半導体装置の製造方法。
10. 前記アルミニウム系金属電極を含むＭＯＳゲート構造に実質的に影響を及ぼす温度以下の温度が４００℃乃至５５０℃の範囲のいずれかの温度であることを特徴とする請求項８または９に記載の半導体装置の製造方法。

Images