CN101256948B - 半导体元件的制造方法 - Google Patents

半导体元件的制造方法 Download PDF

Info

Publication number
CN101256948B
CN101256948B CN2008100096193A CN200810009619A CN101256948B CN 101256948 B CN101256948 B CN 101256948B CN 2008100096193 A CN2008100096193 A CN 2008100096193A CN 200810009619 A CN200810009619 A CN 200810009619A CN 101256948 B CN101256948 B CN 101256948B
Authority
CN
China
Prior art keywords
laser
type
semiconductor
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100096193A
Other languages
English (en)
Other versions
CN101256948A (zh
Inventor
中泽治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN101256948A publication Critical patent/CN101256948A/zh
Application granted granted Critical
Publication of CN101256948B publication Critical patent/CN101256948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一种半导体元件的制造方法。在离子注入步骤中，锂(Li)、硫(S)或硒(Se)被用作掺杂剂，它们具有比硅半导体制造工艺中常用作掺杂剂的磷(P)或砷(As)高的对硅的扩散系数。在激活步骤中，通过将固态激光器或准分子激光器与半导体激光器结合使用来对离子注入表面进行激光退火。在激活步骤期间半导体激光器将激光束连续地照射到整个晶片表面。固态激光器或准分子激光器发射脉冲激光束。当按照上述配置方式时，就能防止器件失效的出现从而制造出具有令人满意的特性的半导体元件。亦有可能防止在激光照射期间产生的热引起的器件损坏。

Description

半导体元件的制造方法
技术领域
本发明涉及一种半导体元件的制造方法，更具体地是制造诸如IC(集成电路)、MOS(金属氧化物半导体)和绝缘栅双极晶体管(在下文中简称为IGBT)之类的半导体元件的方法。 
背景技术
近年来，集成电路(IC)已经被广泛应用于计算机或通信设备的重要部件中。在这些IC中，数量众多的晶体管和电阻被连接以便形成集成在一个芯片上的电子电路。这些IC中包含有功率半导体元件的IC被称作功率IC。 
IGBT是一种既具有MOSFET的高速度开关和电压驱动的特性又具有双极晶体管低导通电压的特性的功率元件。IGBT元件已经从包括诸如通用转换器、交流伺服器、不间断电源和开关式电源等设备的工业应用扩展到包括诸如微波波段、电饭煲和闪光灯等设备的消费应用。同样正在进行涉及下一代IGBT的开发。具有更低导通电压的新芯片结构的IGBT已经被开发出来，使得使用这些IGBT的设备损耗降低、效率提高。 
IGBT结构大体可以分成以下几种：穿通(PT)型、非穿通(NPT)型和场截止(filedstop)(FS)型。此外，除用于音频功率放大器的IGBT具有p沟道型结构的IGBT外，几乎所有的现阶段大规模生产的IGBT都有n沟道型垂直双扩散结构。除非另外特别说明，在下文中，术语“IGBT”都专指n型IGBT。而且，在下面的描述和附图中，有着字母n或p作为前缀的层或区域分别表示大量的电子或空穴是载流子。而且，作为上标附加到字母n或p上的符号+和一分别表示掺杂浓度比没有该符号的的层或区域高和低。 
一种PT型IGBT具有这样的结构：n+层(n型缓冲层)设置在p+型外延衬底和n-层(n型有源层)之间，以使得n型有源层中的耗尽层能够到达n型缓冲层。这是主流IGBT的基本结构。然而，对于600V击穿电压系列的IGBT，尽管n型有源层只需要约70μm的厚度，但算上p+型外延衬底部分的总厚度约为200μm到 300μm。这导致了NPT型IGBT和FS型IGBT的发展。在每一类型中，都没有采用外延衬底。取而代之的是，采用了通过FZ(浮动区)方法形成的FZ(浮动区)衬底，以在其中形成低掺杂浅p+集电极层，用于减薄并降低成本。 
图12是示出NPT型IGBT的横截面结构的例子的视图。图12中所示的NPT型IGBT 100有着这样的结构：n-型FZ(FZ-N)衬底1具有形成于上表面上的诸如多晶硅之类的材料的栅电极5，并且诸如SiO2之类的材料的栅氧化物膜4设置在衬底和栅电极之间。在这个结构中，例如，将铝硅薄膜上表面电极6进一步形成于栅电极5之上，并且将诸如BPSG(硼磷硅酸盐玻璃)之类的材料的层间绝缘薄7设置在上表面电极6和栅电极5之间。在FZ-N衬底1的上表面一侧，形成p+型基极层2和包含在p+基极层2中的n+型发射极层3。p+型集电极层8被形成在FZ-N衬底下表面一侧，通过层压各种金属薄膜在层8上形成下表面电极。 
在具有这一结构的NPT型IGBT 100中，对于p+型集电极层8，采用了浅、低电平注入的以低剂量掺杂的p+型集电极。在NPT型IGBT 100中，由于没有采用p+型外延衬底，使得其总厚度相比于上述的PT型IGBT显著减小。 
在NPT结构中，在不进行空穴的寿命控制的情况下，就能控制空穴的注入速率从而实现高速开关。依赖于n型有源层的厚度和电阻率的导通电压值变得略高。采用FZ衬底取代上述的p+型外延衬底使得具有NPT结构的芯片能以降低的成本来制造。 
图13是示出FS型IGBT的横截面结构的例子的视图。在图13中，与图12中相同的组成部分用相同的附图标记来注释，并省略其具体的解释。对于图13所示的FS型IGBT 200来说，就上述的NPT型IGBT 100而言，采用FZ-N衬底1取代上述的p+型外延衬底，并且其总厚度约为100μm到200μm。如在PT型IGBT中，根据击穿电压为600V的要求，n型有源层被制成厚度约70μm并耗尽。为了这个目的，在FS型IGBT 200中，在FZ-N衬底1的下表面上形成n+型层10(n型缓冲层)，然后在n型缓冲层10上形成p+型集电极层8和下表面电极9。在FS型IGBT 200中，正如在上述的NPT型IGBT 100中，寿命控制是不需要的。 
为了降低导通电压，采用一种类型的IGBT，在这类IGBT中，具有沟渠结构的IGBT与FS结构的IGBT结合，具有沟渠结构的IGBT具有形成于IGBT的上表面上的窄和深的沟渠以及形成于沟渠的侧壁上的MOS栅极。最近，通过设计优化还实现了总厚度的减少。 
将上述图13中示出的FS型IGBT 200作为例子，制造IGBT的方法的例子可以参考图14到图18来进行解释。图14是上表面侧工艺完成后的横截面图。图15是示出衬底研磨工艺的横截面图。图16是示出下表面侧离子注入工艺的横截面图。图17是示出下表面退火工艺的横截面图。图18是示出下表面电极膜形成工艺的横截面图。在图14到图18中，与图12和图13中相同的组成部分使用相同的附图标记来注释，并省略其具体的解释。 
制造FS型IGBT 200的工艺可以简单的分成两类，即上表面侧工艺和下表面侧工艺。首先，参考图14来解释上表面侧工艺。在上表面工艺中，SiO2和多晶硅按该顺序首先沉积在FZ-N衬底1的上表面侧。然后再对所沉积的SiO2 和多晶硅进行处理以形成分别穿过栅氧化物薄膜4和栅电极5的窗口。接着，将BPSG沉积在其表面上。然后处理所沉积的BPSG，以形成进入层间绝缘膜7的窗口。这样就在FZ-N衬底1的上表面侧形成了绝缘栅结构。 
下一步，在FZ-N衬底1的上表面上形成p+型基极层2，然后又在p+型基极层2上形成n+型发射极层3。此外，沉积铝硅薄膜，使其与n+型发射极层3形成接触。该层就是将成为发射极电极的上表面电极6。然后铝硅薄膜层在400℃到500℃的低温下进行热处理，以实现具有稳定兼容性和低电阻的互联。 
尽管图13和图14中省略了其说明，但在上表面电极6之上，使用诸如聚酰亚胺之类的材料形成绝缘保护膜，以便覆盖其表面。接着，将参考图15到图18来解释下表面侧工艺。在下表面侧工艺中，如图15所示，FZ-N衬底1首先通过进行背面研磨或者刻蚀等方法从下表面减薄至一期望的厚度，以形成经减薄的晶片。 
接着，如图16所示，将磷离子(P+)和硼离子(B+)以此顺序注入到FZ-N衬底1的下表面侧来形成n+型层10a和p+型层8a，其后在电炉中以350℃到500℃的低温对它们进行热处理(退火)。如图17所示，这一步骤激活了磷注入的n+型层10a和硼注入的p+型层8a，以在FZ-N衬底1的下表面上分别形成n+ 型缓冲层10和p+型集电极层8。可能存在这样的情况：在硼注入以后，注入BF2以形成与p+集电极层8最上面的层上的下表面电极欧姆接触的上表面接触层(p型层)。 
其后，如图18所示，在p+集电极层8的表面上形成下表面电极9。它由诸如铝层，钛层，镍层和金层之类的金属层的组合制成。最后，晶片被切割成芯片状的小块。然后，借助于超声波引线焊接机把铝线电极固定到上表面电极6 的表面上。下表面电极9与一个特制的固定块连接，并将焊料层设置于其间。 
近年来，一种能进行直接的AC到AC转换而不用引入直流的矩阵转换器吸引了人们的注意力。与以前的转换器不同，矩阵转换器不需要电容器从而它具有输入谐振被减小的优点。然而，交流电输入需要一个具有高反向击穿电压的半导体开关。因此，使用前面类型的IGBT需要与其串联连接的反向阻断二极管。 
图19是示出反向阻断的IGBT的横截面结构的例子的视图。在图19中，与图12所示的相同的组成部分用相同的附图标记来注释，所以这里省略其具体的解释。如图19所示，反向阻断IGBT300是具有前一种类型IGBT的基本性能和进一步形成的p+型隔离层11以提供高的反向击穿电压的IGBT。对于具有这一结构的反向阻断IGBT 300来说，不需要串联连接的二极管，从而使得导电损耗被减半。这对增强矩阵转换器的转换效率的增强大有益处。要制造高性能的反向截止IGBT需要结合以下技术：形成深度为100微米或者更深的深结的技术和生产厚度为100μm或者更小的薄晶片的技术。 
然而，在制造这一IGBT时，其制造工艺的许多技术方面都必须进行说明，以便实现厚度只有约70μm的薄IGBT，。这些技术方面包括去除由诸如下表面背面研磨、对下表面的离子注入以及下表面热处理等必需的工艺引起的晶片翘面。 
制造工艺的一个技术方面是激活p型掺杂层(p型层)或者n型掺杂层(n型层)的技术，该技术对制造包括这里作为例子示出的IGBT的各种半导体元件都是必须的。以前尝试过关于这种激活的许多方法。除了如上所述使用电炉的方法外，使用激光进行退火来实现掺杂层的激活。例如，在该技术中，晶片由粘合板固定在支撑衬底上以防晶片破碎，然后用激光束照射该晶片以激活p型层和n型层。可使用YAG(铱铝石榴石)激光器(YAG2ω激光器)的二次谐波或者它的三次谐波(YAG3ω激光器)来进行激活。 
在进行p型层和n型层的激活时，使用前述的电炉退火方法不能使p型层高度激活。此外，在使用粘合板来阻止晶片破碎的方法中，粘合板的允许温度通常为200℃或者更低，当需要在300℃或者更高温度下进行电炉退火时，使得使用粘合板变得不可能。 
此外，当使用激光退火代替电炉退火来激活p型层和n型层时，使用半最大值全宽度(full-width at half maximum)小于100ns的短单脉冲激光束，诸如准分子脉冲激光束的照射只能激活距离表面很浅的区域。例如，对于FS型IGBT 下表面侧的pn连续层，其p型层和n型层是从下表面以该顺序设置的，不可能有足够的辐射到达n型层。当使用一个全固态激光器的激光束(诸如YAG2ω激光器和YAG3ω激光器)以信号脉冲的形式进行照射时，如用直径约0.9毫米的激光点进行照射需要长的照射时间。因此，一个晶片的处理时间为几个小时。例如，对一个5英寸晶片的退火将花费约2个小时。此外，当用照射能量密度增大的激光束照射照射区时，有时会在晶片的表面上留下激光照射的工作损伤痕迹。 
作为解决上述问题的一种手段，本发明人提出了一种在激活其中已引入杂质的掺杂层时激活掺杂层的方法，该方法使用能发射脉冲激光束的多激光发射装置对掺杂层从一个照射区到另一个照射区连续发射多脉冲。可以参考例如JP-A-2005-223301(第0026段和0027段)和美国专利第7,135,387号。还提出了利用半导体激光器激活注入到晶片深处的杂质离子的方法。可参考例如JP-A-2006-351659(第0012段)。此外，还提出了在形成n型掺杂层时使用硒和硫作为掺杂剂。可参考JP-A-2002-520885(第0014段和0032段)和美国专利第6,441,408号。硒和硫与相关技术中的掺杂剂相比对硅有着极其高的扩散系数。 
然而，因为相关技术中的诸如磷(P)和砷(As)之类的掺杂剂的扩散系数并不高，它们在照射时间约为几ns的激光照射下几乎不扩散。此外，能被激光照射所激活的掺杂层的深度为1.5μm或者更少。因此，例如，为了通过激光照射激活FS型IGBT中的p+型集电极层和n型缓冲层，p+型集电极层和n型缓冲层必须被制作得浅。而当这些层被制作得很浅的情况下，在制作工艺过程中会在衬底的下表面上产生瑕疵或者灰尘附着。由于这样的瑕疵或者灰尘的原因，在n型缓冲层不能适当形成时，漏电流增加。这就会引起一个问题，即器件失效很容易发生。 
此外，在使用具有大扩散系数的掺杂剂的情况下，当进行长时间的热处理以便扩散和激活时，掺杂剂会穿透衬底并离开衬底。这就引起了另一个问题——不能以稳定的方式得到需要的元件特性。另外，当激光束照射到已进行过晶片的上表面侧工艺和下表面侧背面研磨的薄晶片上时，与激光照射面相对侧的表面，即栅结构或类似结构已经被形成的表面在上表面侧处理时会变得很热。例如，当晶片的厚度为70μm时，晶片的上表面侧的温度可能会达到约500℃，这将会导致上表面电极和它上面的绝缘保护薄膜融化。这又产生了另外一个问题——器件损坏。 
发明内容
为了解决如上所述的相关技术领域中的问题，本发明的目的是提供一种可防止器件失效出现的半导体元件的制造方法。同样，本发明的另一个目的是提供可制造出具有令人满意的器件性能的半导体元件的制造方法，此外，本发明的又一个目的是提供可防止在激光照射期间由引入的热引起的损坏的半导体元件的制造方法。 
为了解决上述所有问题并实现以上及其他的目的，根据本发明的第一方面，半导体元件的制造方法包括了离子注入步骤和激活步骤。在离子注入步骤中，使用了具有大的高扩散系数的掺杂剂。这里所提到的具有大扩散系数的掺杂剂指的是一种对硅的扩散系数比在硅半导体制造工艺中常用的掺杂剂(如磷(P)、砷(As)、硼(B)或锑(Sb))对硅的扩散系数要大的掺杂剂。这样的掺杂剂的例子包括但不限于锂(Li)、硫(S)、硒(Se)以及氢(H)。可结合使用这些材料中的两种或者更多种。 
在激活步骤中，使用多个激光发射装置。通过把多个脉冲激光束照射到掺杂层上来激活其中已注入了掺杂剂的掺杂层。在这个例子中，由单层形成的掺杂层能被激活、由相同导电类型的多个掺杂层形成的连续层或者由不同导电类型的多个掺杂层形成的连续层也可以被激活。另外，用来照射的脉冲激光束通过光源本身闪烁来照射，或者通过打开或关闭快门等的同时使光源连续发光来照射，以便使激光束照射激活所需的时间。 
根据本发明的第二方面，半导体元件的制造方法是一种在激活步骤中将固态激光器或准分子激光器与半导体激光器结合来将激光束照射到其中已注入了具有大扩散系数的掺杂剂的掺杂层的方法。在激活步骤中，半导体激光器将激光束连续地照射到整个晶片表面上。固态激光器或者准分子激光器发射脉冲激光束。如上所述，可以通过光源本身的闪烁或结合连续发光的光源和快门等来实现脉冲激光束的照射。根据第一方面和第二方面的方法的激活步骤中，在激光束照射的同时把晶片固定在静电型夹具平台上较佳。 
根据本发明，在激活步骤中在激光照射期间，具有大扩散系数的掺杂剂会因为产生的热而立刻向深度方向扩散。而且，由于没有进行长时间的热处理，掺杂剂不会穿透衬底而离开衬底。另外，由于使用了多个激光发射装置使得控制激光束的照射时间成为可能，这样也就使得调节具有大扩散系数的掺杂剂的扩散和激活成为了可能。更确切的说，由于具有大扩散系数的掺杂剂在激活过程中能比以前扩散得更深，n型缓冲层就能比以前制造的更厚。因此可在工艺 过程中适当地形成n型缓冲层，而不受瑕疵或者灰尘的影响。 
当固态激光器或准分子激光器与半导体激光器结合使用时，来自于固态激光器或准分子激光器的短波长激光束有助于激光照射面侧最上层上的掺杂剂的激活。半导体激光在硅中具有更大的吸收系数，所以它有助于将掺杂剂扩散并激活到深层。 
在激光照射过程中当衬底悬浮在平台之上时，与平台之间的热传导效应被减弱，这将导致衬底温度升高。然而，通过把晶片固定在静电夹具平台上的同时进行激光束照射，有可能在激光照射期间抑制衬底温度的升高。这个效果对于一个厚度约为70μm的薄衬底是显而易见的。具体地，当使用锂作为掺杂剂时，这种构造是较佳的，因为锂的扩散能通过在激光照射期间将衬底温度保持低于100℃来控制。 
根据本发明的半导体元件的制造方法，可实现的优点是能防止器件失效的出现。可实现的另一优点是并能制造出具有令人满意的器件特性的半导体元件。此外，可实现的又一优点是能防止在激光照射期间由引入的热引起的器件损坏。 
根据本发明的半导体元件的制造方法，可实现的优点是能防止器件失效的出现。可实现的另一优点是并能制造出具有令人满意的器件特性的半导体元件。此外，可实现的又一优点是能防止在激光照射期间由引入的热引起的器件损坏。 
附图说明
图1是示出第一实施方式中脉冲激光束的脉冲形状的视图。 
图2是示出第一实施方式中获得的硅半导体中沿深度方向的浓度分布的视图(单层)。 
图3是示出在用电炉进行退火时硅半导体中沿深度方向的浓度分布的视图(单层)。 
图4是示出第一实施方式中获得的硅半导体中沿深度方向的浓度分布的视图(连续层)。 
图5是示出第二实施方式中脉冲激光束的脉冲形状和半导体激光的连续振荡的视图。 
图6是示出第二实施方式中获得的硅半导体中沿深度方向的浓度分布的视图(单层)。 
图7是示出第二实施方式中获得的硅半导体中沿深度方向的浓度分布的视图(多层)。 
图8是示出晶片被固定在静电型夹具平台上时的状态的视图。 
图9是示出晶片悬浮在平台上时的状态的视图。 
图10是示出硫、硒、氢、砷和磷对硅的扩散系数的温度特性的视图。 
图11是示出锂、硫、硒、氢和磷的扩散深度的视图。 
图12是示出NPT型IGBT的横截面结构的例子的视图。 
图13是示出FS型IGBT的横截面结构的例子的视图。 
图14是示出上表面侧工艺完成后状态的横截面图。 
图15是示出在衬底研磨工艺中一个状态的横截面图。 
图16是示出下表面侧离子注入工艺中的一个状态的横截面图。 
图17是示出下表面退火工艺中的一个状态的横截面图。 
图18是示出下表面电极膜形成工艺中的一个状态的横截面图。 
图19是示出一个反向阻断IGBT的横截面结构的例子的视图。 
具体实施方式
以下，将参考附图详细说明本发明的半导体元件的制造方法的较佳实施方式。尽管不是特别限制的，但将制造FS型IGBT的方案作为例子来进行说明。 
第一实施方式 
第一实施方式在离子注入步骤中采用锂作为掺杂剂来形成n+型层10a，以形成图16所示的n型缓冲层和p+型集电极层。在该离子注入步骤之后，当n+型层10a和p+型层8a被激活并且提供与下表面电极接触的上表面接触层时，在激活上表面接触层的步骤中使用两个全固态YAG2ω激光器(波长532nm)进行激光退火。 
图1是示出从两个激光发射装置中的每一个发射的脉冲激光束的脉冲形状。如图1所示，当激光束被发射时，两激光器的半最大值全宽度(与脉冲宽度相对应)例如是100ns。而且，每一个第一束激光(第一个脉冲)和第二束激光(第二个脉冲)的能量密度例如是1.5J/cm2，使得激光照射的总能量密度是3J/cm2。此外，从第二个脉冲到第一个脉冲的延迟时间例如是500ns。此外，每一个第一束激光和第二束激光的脉冲覆盖比例这里是90％。 
为得到期望的器件特性，根据掺杂剂的扩散深度和激活比例按需要选择激光照射条件。为了发射脉冲激光束，光源本身可闪烁，或可通过在光源连续发光的同时打开或关闭快门等来使激光照射激活所需的一段时间。本说明书里提到的脉冲激光束可以通过上述两方法中任意一个来得到。这里将描述通过激光 退火来激活单掺杂层(以下称作单层)的情况。这里，以在FS型IGBT中将n型缓冲层(n型场截止层)形成为单层的情况作为例子。最开始，在离子注入步骤中把锂离子(Li+)注入到硅半导体中。在这个例子中，锂的剂量是1×1014 (cm-2)且其加速能量是100keV。然后使用两个激光发射装置按照激光发射条件(参见图1)把脉冲激光束照射到锂注入表面上。 
图2示出以此方式获得的硅半导体中沿深度方向从激光照射表面开始的浓度分布的测量结果，该结果通过扩展电阻方法测得。参考图2，深度0μm处是激光照射表面(图4、图6和图7同样如此)。从图2可以看出锂已经从激光照射表面扩散到大约12μm的深度。可通过改变从第一个脉冲到第二个脉冲的延迟时间和第一个脉冲和第二个脉冲各自的能量密度来调节锂的扩散深度和浓度。 
为了比较的目的，图3示出通过在相同的注入条件下注入锂离子然后用电炉在450℃下退火一小时制造的硅半导体中沿深度方向从离子注入表面开始的、用相同的扩展电阻方法测量浓度分布结果。参考图3，深度0μm处是离子注入表面。从图3里可以明显看出，因为对注入锂离子的表面(深度为0μm处)进行长时间热处理导致锂离开了硅半导体。而且，由于锂的扩散系数大引起了一个问题，即与离子注入表面相对侧浓度增加。在进行前述的激光退火时就不会产生这样的问题。 
以在FS型IGBT中形成n型缓冲层(n型场截止层)和p+型集电极层作为连续层的情况为例来。首先，在离子注入步骤中，锂离子(Li+)以1×1014(cm-2)的剂量和100keV的加速能量被注入到硅半导体中。硼离子(B+)以1×1015(cm-2)的剂量和50keV的加速能量被连续注入到硅半导体中。然后使用两个激光发射装置按照上述的激光照射条件(见图1)将脉冲激光束照射到离子注入表面上。 
图4示出以此方式获得的硅半导体中沿深度方向从激光照射表面开始的浓度分布的测量结果，该结果由扩展电阻方法测得。从图4中可以看出锂已经从激光照射表面扩散到大约10μm的深度。与图2中所示的单层的情况相比，锂的浓度和扩散深度都略有减小，其原因是锂的扩散被p+集电极层所抑制。同样，对于连续层，可通过改变激光从第一个脉冲到第二个脉冲的延迟时间和第一个脉冲和第二个脉冲各自的照射能量密度来调节锂的扩散深度和浓度。 
第二实施方式 
在实施方式2中，使用半导体激光器(波长为800nm)来取代第一实施方 式中的两个全固态YAG2ω激光器(波长为532nm)之一。使用锂作为掺杂剂以形成n+型层10a。 
图5是示出从全固态YAG2ω激光器发射的脉冲激光束脉冲形状和半导体激光器的连续振荡的视图。如图5所示，当激光束发射时，全固态YAG2ω激光器发射的激光半最大值全宽度(对应于脉冲宽度)例如是100ns。而且，全固态YAG2ω激光器的照射能量密度例如是1.5J/cm2。在晶片加工过程中，激光束从半导体激光器发出以例如5J/cm2的能量密度照射到整个晶片表面上。同样，全固态YAG2ω激光器的脉冲覆盖比例在例如是90％。 
为得到期望的器件特性，根据掺杂剂的扩散深度和激活比例按需要选择激光照射条件。下面将描述通过激光退火激活单层的情况。这里以在FS型IGBT中将n型缓冲层(n型场截止层)形成为单层的情况作为例子。首先，在离子注入步骤中，锂离子(Li+)以1×1014(cm-2)的剂量和100keV的加速能量被注入到硅半导体中。然后从全固态YAG2ω激光器和半导体激光器发射的激光再以上述的激光照射条件(见图5)照射到锂离子注入表面上。半导体激光器的发射能量密度为3J/cm2。 
图6示出按照上述方法获得的硅半导体中从激光照射表面开始沿深度方向的浓度分布的测量结果，该结果通过扩展电阻方法测得。从图6可以看出锂已经从激光照射表面扩散到大约20μm的深度。可通过改变全固态激光器和半导体激光器的发射能量密度来调节锂的扩散深度和浓度。对图6中的结果与图2中的结果的进行比较揭示出图6中所示的效率要高出很多。而且，与第一实施方式一样，使用电炉进行长时间退火所出现的诸多问题在第二实施方式中也没有出现。 
接着，将在FS型IGBT中将n型缓冲层和p+型集电极层形成为连续层的情况作为例子。首先，在离子注入步骤中，锂离子(Li+)以1×1014(cm-2)的剂量和100keV的加速能量被注入到硅半导体中。硼离子(B+)以1×1015(cm-2)的剂量和50keV的加速能量被连续注入。全固态YAG2ω激光器发射的脉冲激光束以1.5J/cm2的能量密度照射到离子注入表面上，同时半导体激光器发射的激光束以3J/cm2的能量密度照射到整个离子注入表面上。 
图7示出按照上述方法获得的硅半导体中从激光照射表面开始沿深度方向的浓度分布的测量结果，该结果通过扩展电阻方法测得。从图7可以看出锂已经从激光照射表面扩散到大约18μm的深度。与图6中所示的单层情况相比， 锂的浓度和扩散深度略有减小，其原因与第一实施方式中所描述的原因相同。同样对连续多层，可通过改变全固态激光器和半导体激光器的发射能量密度来调节锂的扩散深度和浓度。 
附加说明，在上述的第一实施方式和第二实施方式中，在进行激光退火时最好如图8所示地将晶片22固定在静电型夹具平台21上。否则如图9所示，薄晶片22可悬浮在平台21上。当晶片22处于悬浮状态时，在激光照射过程中从晶片22到平台21的热传导不易发生从而减弱了散热效应。其结果是，晶片22上激光照射面的反面，即对着平台21的那一侧的表面温度升高。而在这个表面上，栅结构等已经在上表面侧工艺中形成了。 
例如，当将第二实施方式的方法运用到厚度为70μm的晶片上的情况下，在晶片处于悬浮状态时，晶片的上表面侧温度能升高到500℃。而当温度这么高时，上表面电极和它上面形成的绝缘保护膜会融化从而器件被损坏，使得器件不再具有应有的功能。相反，通过在照射激光束的同时把晶片22牢牢固定在静电夹具平台21上，就可把晶片上表面温度抑制在200℃甚至更低。这就消除了激光照射对器件上表面侧的影响。 
对于晶片厚度约为70μm的情况，这一效果是非常明显的。特别地，对使用锂作为掺杂剂的情况上述构造是较佳的，因为在激光照射过程中通过将衬底温度保持低于100℃就能对锂的扩散进行控制。综上所述，在进行激光退火时把晶片22固定在静电型夹具平台21上对制造器件是非常有效的。 
第一实施方式和第二实施方式描述了锂作为掺杂剂的情况。然而，硫(S)、硒(Se)或氢(H)也可用来代替锂。图10示出关于硫、硒和氢对硅的扩散系数的温度特性，以及用来做比较的砷和磷对硅的扩散系数的温度特性。在图10中，上横轴表示摄氏温度(℃)T，下横轴表示绝对温度的倒数(K-1)，纵轴表示扩散系数。 
或者，可将锂、硫和硒其中的两个或更多用作掺杂剂。图11示出在第二实施方式中应用锂、氢、硫和硒以及作为参考的磷作为掺杂剂时各种掺杂剂的扩散深度。对每种掺杂剂，离子注入的剂量都是1×1014(cm-2)。半导体激光器的照射能量密度是3J/cm2，全固态YAG2ω激光器的照射能量密度则为1.5J/cm2。从图10和图11中明显可以看到，与硅半导体制造工艺中通常用作掺杂剂的磷和砷相比，锂、氢、硫和硒对硅有着很大的扩散系数所以向硅中扩散得更深。 
综上所述，根据各个实施方式，在激活步骤中的激光照射期间，像锂、氢、硫 和硒这样有着大扩散系数的掺杂剂会由于引入的热而立刻向深度方向扩散。而且，因为并没有进行长时间的热处理，掺杂剂不会穿透衬底从而离开衬底。此外，通过如第一实施方式中使用多个激光发射装置或通过如在第二实施方式中结合使用固态激光器和半导体激光器，可通过控制激光束的照射时间来调节有着大扩散系数的掺杂剂的扩散和激活。具体地，根据第二实施方式，具有较短波长的固态激光有助于激光照射面侧最上层表面的掺杂剂的激活，而在硅里具有大吸收系数的半导体激光作用于把掺杂剂扩散和激活到一个更深的层内。 
因此，由于诸如锂、硫和硒这类掺杂剂能在激活过程中比以前的其他掺杂剂向硅里扩散得更深，那么例如在FS型IGBT里，n型缓冲层就能比以前制造的更厚。更加明确的是，可不受工艺过程中晶片上裂缝和灰尘的影响，正确的形成n型缓冲层，这样又防止了器件失效的出现。而且，可制造具有令人满意器件特性的半导体元件。另外，通过把晶片固定在静电型夹具平台上进行激光照射，不但能防止器件在激光照射过程中被引入的热所损坏，而且能控制锂的扩散。 
对第一实施方式(图2和图4)和第二实施方式(图6和图7)的比较揭示出，第二实施方式中掺杂剂向硅中的扩散比第一实施方式更深。而且，图11揭示出锂向硅中扩散得最深。所以采用锂作为掺杂剂并结合使用固态激光器和半导体激光器进行激光退火是最佳的。 
应当意识到本发明不限于上述的实施方式且能对许多方法进行修改。例如，上述实施方式中的特定数值比如离子注入条件和激光照射条件仅仅是例子，且本发明不限于这些值。而且，本发明的激光退火法不限于扩散和激活n型掺杂剂的情况，该方法对于扩散和激活具有大扩散系数的p型掺杂剂比如铝(Al)、锌(Zn)和镓(Ga)同样是有效的。 
除应用于单层和由p型掺杂层与n型掺杂层形成的pn连续层外，本发明对以下各类层同样有效：由n型掺杂层和n型掺杂层形成的nn连续层、由n型掺杂层和p型掺杂层形成的np连续层、由将氩离子(Ar+)作为杂质注入的氩注入层(Ar层)和p型掺杂层形成的连续层、Ar层和n型掺杂层形成的连续层。而且，除YAG2ω激光器外，YLF2ω、YVO4(2ω)、YAG3ω、YLF3ω和YVO4(3ω)激光器都能被用作全固态激光器。另外，XeCl、KrF和KeF激光器能用作准分子激光器取代全固态激光器。此外，可以通过本发明的激光退火法激活NPT型IGBT或反向阻断型IGBT中由单层(集电极层)形成的p型层。此外，本发明的应用不限于IGBT，并且本发明同样可应用于制造诸如IC和MOS之类的半导体元件。 
如上所述，本发明的半导体元件的制造方法对制造具有薄器件厚度的半导体元件很有效，尤其适合制造用于包括诸如通用转换器、交流伺服器、不间断电源(UPS)和开关电源之类的设备的工业应用以及包括诸如微波波段、电饭煲和闪光灯之类的设备的消费者应用中的IGBT。 

Claims (6)

1.一种半导体元件的制造方法，包括：
向半导体中注入具有大扩散系数的掺杂剂离子；以及
当对已经注入掺杂剂的掺杂层进行激活时，使用多个激光发射装置将多个脉冲激光束照射到单掺杂层和连续层之一，同时将连续激光束照射到单掺杂层和连续层之一，所述连续层由具有相同导电类型和不同导电类型之一的多个掺杂层形成。
2.如权利要求1所述的半导体元件制造的方法，其特征在于：
所述多个脉冲激光束从固态激光器和准分子激光器之一中发射出来，同时所述连续激光束从半导体激光器连续地发射出来。
3.如权利要求2所述的半导体元件的制造方法，其特征在于：
所述连续激光束从所述半导体激光器照射到整个晶片的表面上。
4.一种半导体元件的制造方法，包括：
向半导体中注入具有大扩散系数的掺杂剂离子；以及
当对已经注入掺杂剂的掺杂层进行激活时，将来自脉冲固态激光器和脉冲准分子激光器之一及连续半导体激光器的激光束照射到单掺杂层和连续层之一，所述连续层由具有相同导电类型和不同导电类型之一的多个掺杂层形成。
5.如权利要求1到4中的任一项所述的半导体元件的制造方法，其特征在于：
所述掺杂剂是锂、硫、硒和氢中的一种或两种或者更多种。
6.如权利要求1到4中的任一项所述的半导体元件的制造方法，其特征在于：
在激光照射过程中晶片被固定在静电型夹具平台上。
CN2008100096193A 2007-02-28 2008-02-13 半导体元件的制造方法 Active CN101256948B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007049087 2007-02-28
JP2007049087 2007-02-28
JP2007-049087 2007-02-28

Publications (2)

Publication Number Publication Date
CN101256948A CN101256948A (zh) 2008-09-03
CN101256948B true CN101256948B (zh) 2012-10-24

Family

ID=39670262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100096193A Active CN101256948B (zh) 2007-02-28 2008-02-13 半导体元件的制造方法

Country Status (4)

Country Link
US (1) US7807554B2 (zh)
JP (1) JP5703536B2 (zh)
CN (1) CN101256948B (zh)
DE (1) DE102008003953A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203667B2 (ja) * 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
JP5839768B2 (ja) * 2008-05-21 2016-01-06 富士電機株式会社 半導体装置の製造方法
JP5668270B2 (ja) 2008-12-11 2015-02-12 富士電機株式会社 半導体素子の製造方法
JP2010212530A (ja) * 2009-03-12 2010-09-24 Fuji Electric Systems Co Ltd 半導体素子の製造方法
JP5455598B2 (ja) * 2009-05-07 2014-03-26 住友重機械工業株式会社 半導体素子の製造方法
DE112010004296T5 (de) * 2009-11-06 2013-01-03 Hitachi, Ltd. Verfahren zur Herstellung einer Halbleitervorrichtung
EP2360717B1 (en) * 2009-12-09 2012-03-28 ABB Technology AG Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
JP2011187916A (ja) * 2010-02-12 2011-09-22 Fuji Electric Co Ltd 逆阻止型絶縁ゲートバイポーラトランジスタの製造方法
JP5556431B2 (ja) * 2010-06-24 2014-07-23 富士電機株式会社 半導体装置の製造方法
JP5565134B2 (ja) * 2010-06-24 2014-08-06 富士電機株式会社 半導体装置の製造方法
WO2012042653A1 (ja) * 2010-09-30 2012-04-05 富士電機株式会社 半導体装置の製造方法
JP5569376B2 (ja) 2010-12-07 2014-08-13 住友電気工業株式会社 半導体装置の製造方法
JP5692241B2 (ja) 2011-01-18 2015-04-01 富士電機株式会社 逆阻止型半導体素子の製造方法
JP5838559B2 (ja) * 2011-02-08 2016-01-06 富士電機株式会社 半導体装置の組立治具および半導体装置の組立方法
JP5641965B2 (ja) * 2011-02-09 2014-12-17 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置
JP6004765B2 (ja) * 2012-06-13 2016-10-12 住友重機械工業株式会社 半導体装置の製造方法及びレーザアニール装置
JP6245678B2 (ja) * 2012-08-08 2017-12-13 住友重機械工業株式会社 半導体装置の製造方法
CN104253042B (zh) * 2013-06-28 2017-07-07 无锡华润上华半导体有限公司 一种绝缘栅双极晶体管的制造方法
EP3252800A1 (en) * 2016-05-31 2017-12-06 Laser Systems & Solutions of Europe Deep junction electronic device and process for manufacturing thereof
CN107500297B (zh) * 2017-09-21 2018-06-01 亚洲硅业（青海）有限公司 一种颗粒硅籽晶制备系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208257A (zh) * 1993-01-18 1999-02-17 株式会社半导体能源研究所 Mis半导体器件及其制造方法
CN1538522A (zh) * 1993-01-18 2004-10-20 株式会社半导体能源研究所 半导体器件
US7135387B2 (en) * 2003-06-24 2006-11-14 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor element

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04174517A (ja) * 1990-11-07 1992-06-22 Canon Inc ダイヤモンド半導体の製造方法
JPH0677155A (ja) * 1992-08-24 1994-03-18 Sony Corp 半導体基板の熱処理方法
JPH0697014A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd ウエハ及びその作成方法
JP3329200B2 (ja) * 1996-08-21 2002-09-30 株式会社日立製作所 半導体装置の製造方法および装置
US5847428A (en) * 1996-12-06 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit gate conductor which uses layered spacers to produce a graded junction
EP1097481B1 (de) 1998-07-17 2004-03-31 Infineon Technologies AG Leistungshalbleiterbauelement für hohe sperrspannungen
JP4446509B2 (ja) * 1999-04-26 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6455362B1 (en) * 2000-08-22 2002-09-24 Micron Technology, Inc. Double LDD devices for improved dram refresh
US6365476B1 (en) * 2000-10-27 2002-04-02 Ultratech Stepper, Inc. Laser thermal process for fabricating field-effect transistors
JP4431925B2 (ja) * 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP2002261279A (ja) * 2001-02-27 2002-09-13 Sanyo Electric Co Ltd 半導体素子及びその製造方法
JP4967205B2 (ja) 2001-08-09 2012-07-04 富士電機株式会社 半導体装置の製造方法
JP4360077B2 (ja) 2002-10-16 2009-11-11 富士電機デバイステクノロジー株式会社 半導体素子の製造方法
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
JP4727135B2 (ja) * 2003-05-26 2011-07-20 富士フイルム株式会社 レーザアニール装置
JP4590880B2 (ja) 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
US7011998B1 (en) * 2004-01-12 2006-03-14 Advanced Micro Devices, Inc. High voltage transistor scaling tilt ion implant method
JP4770140B2 (ja) * 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法
JP2006351659A (ja) 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
DE112006002027B4 (de) * 2005-08-03 2018-08-02 Y.A.C. Holdings Co., Ltd. Verfahren zum Herstellen von Halbleitervorrichtungen und System zum Herstellen von Halbleitervorrichtungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208257A (zh) * 1993-01-18 1999-02-17 株式会社半导体能源研究所 Mis半导体器件及其制造方法
CN1538522A (zh) * 1993-01-18 2004-10-20 株式会社半导体能源研究所 半导体器件
US7135387B2 (en) * 2003-06-24 2006-11-14 Fuji Electric Device Technology Co., Ltd. Method of manufacturing semiconductor element

Also Published As

Publication number Publication date
US20080227277A1 (en) 2008-09-18
DE102008003953A1 (de) 2008-09-04
JP5703536B2 (ja) 2015-04-22
CN101256948A (zh) 2008-09-03
US7807554B2 (en) 2010-10-05
JP2008244446A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
CN101256948B (zh) 半导体元件的制造方法
US6759301B2 (en) Semiconductor device and method for manufacturing the same
JP5396689B2 (ja) 半導体装置およびその製造方法
JP4590880B2 (ja) 半導体素子の製造方法
CN106463528B (zh) 碳化硅半导体装置的制造方法
CN101494223A (zh) 半导体器件及其制造方法
CN102741982B (zh) 用于制造半导体器件的方法
CN102315107B (zh) 制造半导体器件的方法
US8420512B2 (en) Method for manufacturing semiconductor device
US7135387B2 (en) Method of manufacturing semiconductor element
JP2010212530A (ja) 半導体素子の製造方法
US20140370665A1 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
JPWO2020149354A1 (ja) 半導体装置および半導体装置の製造方法
JP5326217B2 (ja) 半導体装置およびその製造方法
JP5839768B2 (ja) 半導体装置の製造方法
JP5034153B2 (ja) 半導体素子の製造方法
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
JP6654189B2 (ja) 薄い半導体ウェハを備える半導体デバイスの製造方法
JP5201305B2 (ja) 半導体装置の製造方法
JP2002203965A (ja) 半導体装置
JP2004039984A (ja) レーザ照射を用いた半導体装置の製造方法
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
JP2004103763A (ja) 半導体装置の製造方法
WO2023157330A1 (ja) 半導体装置およびその製造方法
JP2010153929A (ja) 半導体素子の製造方法および半導体素子の製造装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJI MOTOR SYSTEM CO., LTD.

Free format text: FORMER OWNER: FUJI MOTOR ELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100520

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100520

Address after: Tokyo, Japan

Applicant after: Fuji Electric Systems Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electronic Device Technol

ASS Succession or assignment of patent right

Owner name: FUJI ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD.

Effective date: 20110921

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110921

Address after: Kanagawa

Applicant after: Fuji Electric Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Fuji Electric Systems Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant