JP5569376B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5569376B2
JP5569376B2 JP2010272622A JP2010272622A JP5569376B2 JP 5569376 B2 JP5569376 B2 JP 5569376B2 JP 2010272622 A JP2010272622 A JP 2010272622A JP 2010272622 A JP2010272622 A JP 2010272622A JP 5569376 B2 JP5569376 B2 JP 5569376B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
carbide substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010272622A
Other languages
English (en)
Other versions
JP2012124263A5 (ja
JP2012124263A (ja
Inventor
良輔 久保田
圭司 和田
健良 増田
弘 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010272622A priority Critical patent/JP5569376B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2011800188617A priority patent/CN102859660A/zh
Priority to KR1020127024090A priority patent/KR20130135725A/ko
Priority to PCT/JP2011/075590 priority patent/WO2012077443A1/ja
Priority to CA2792550A priority patent/CA2792550A1/en
Priority to US13/583,564 priority patent/US8609521B2/en
Priority to EP11846625.9A priority patent/EP2650909A1/en
Priority to TW100141705A priority patent/TW201225162A/zh
Publication of JP2012124263A publication Critical patent/JP2012124263A/ja
Publication of JP2012124263A5 publication Critical patent/JP2012124263A5/ja
Application granted granted Critical
Publication of JP5569376B2 publication Critical patent/JP5569376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は半導体装置の製造方法に関し、より特定的には、炭化珪素基板を有する半導体装置の製造方法に関する。
近年、半導体装置の製造に炭化珪素基板が用いられ始めている。炭化珪素は、より一般的な材料であるシリコンに比べて、より大きなバンドギャップを有する。そのため炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
炭化珪素基板を用いた半導体装置の製造方法においても、シリコン基板を用いた半導体装置の製造方法と同様に、不純物領域を活性化するアニール工程が必要となる。しかしながら、基板の材料が異なれば、最適なアニール工程も相違してくる。たとえば特開２００２−２８９５５０号公報（特許文献１）によれば、アニール工程として、炭化珪素などのワイドバンドギャップ半導体に対してバンドギャップ以上のエネルギーを有するレーザ光を照射することが開示されている。
特開２００２−２８９５５０号公報
しかしながら、上記従来の技術によって、不純物領域を十分に活性化するのに必要な強度でレーザアニールを行うと、炭化珪素基板の表面にダメージを与えてしまうことで、半導体装置の信頼性が低下してしまうことがあった。たとえば、炭化珪素基板の表面が荒れてしまうことで、その上に形成される膜、特にゲート絶縁膜の信頼性が低下してしまうことがあった。
そこで本発明の目的は、レーザアニールにおける炭化珪素基板の表面へのダメージを小さくすることができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、以下の工程を有する。表面を有する炭化珪素基板が準備される。表面から炭化珪素基板中へイオン注入を行なうことにより不純物領域が形成される。不純物領域を活性化するためのアニールが行なわれる。アニールは、炭化珪素基板の表面へ第１の波長を有する第１のレーザ光を照射する工程と、炭化珪素基板の表面へ第２の波長を有する第２のレーザ光を照射する工程とを含む。炭化珪素基板は第１および第２の波長のそれぞれにおいて第１および第２の消衰係数を有する。第１の波長に対する第１の消衰係数の比は５×１０5／ｍよりも大きい。第２の波長に対する第２の消衰係数の比は５×１０5／ｍよりも小さい。
この製造方法によれば、炭化珪素基板の表面近くにおいて特に吸収されやすい第１のレーザ光と、炭化珪素基板の表面から深く侵入しやすい第２のレーザ光とを組み合わせることによってアニールが行われる。これにより、単一のレーザ光によってアニールが行われる場合に比して、不純物領域の深さ方向におけるレーザ光の吸収量をより最適化することができる。すなわち、炭化珪素基板の深い領域を十分にアニールしつつ、表面近傍が不必要に強くアニールされないように、アニール条件を調整することができる。よって炭化珪素基板の表面へのダメージを小さくすることができる。
好ましくは、不純物領域を形成する工程は、以下の工程を有する。第１の不純物濃度を有し、炭化珪素基板の表面を基準に第１の深さに達する第１の不純物層が形成される。第２の不純物濃度を有し、炭化珪素基板の表面を基準に第２の深さに達する第２の不純物層が形成される。第１の深さに比して第２の深さは小さく、第１の不純物濃度に比して第２の不純物濃度は大きい。
この場合、第２のレーザ光に比して浅い位置で吸収されやすい第１のレーザ光は、主に、第１の不純物層に比して浅い位置にある第２の不純物層のアニールに寄与する。この結果、第１および第２のレーザ光のうち第２のレーザ光の方は、主に第１の不純物層をアニールするために最適化され得る。第１の不純物層は第２の不純物層に比して不純物濃度が小さいので、比較的弱いアニールで十分に活性化される。よって第２のレーザ光の強度を小さくすることができる。これにより炭化珪素基板の表面へのダメージを小さくすることができる。
好ましくは第１のレーザ光を照射する工程は、炭化珪素の表面の一部である第１の領域にのみ第１のレーザ光を照射する工程である。これにより表面のうち第１の領域以外の部分へのダメージを防止することができる。
好ましくは第２のレーザ光を照射する工程は、炭化珪素基板の表面の第２の領域に第２のレーザ光を照射する工程であり、第１の領域は第２の領域よりも狭い。これにより、第１の領域が第２の領域と同じとされる場合に比して、表面のうち第１および第２のレーザ光の両方の照射を受ける部分、すなわち大きなダメージを受けやすい部分を小さくすることができる。
第１および第２のレーザ光を照射する工程は、一方が行なわれた後に他方が行われてもよい。この場合、第１のレーザ光による工程と、第２のレーザ光による工程とを独立して制御することができる。
第１および第２のレーザ光を照射する工程は同時に行なわれてもよい。この場合、両レーザ光による加熱が同時に行なわれるので、炭化珪素基板がより高い温度まで加熱される。よって、より強いアニールを行なうことができる。
好ましくはアニールを行なう工程は、炭化珪素基板をヒータによって加熱する工程を含む。これにより、十分なアニールを行なうのに必要なレーザ光の強度を小さくすることができる。
好ましくはアニールを行なう工程は、不活性ガス雰囲気中、および、大気圧よりも減圧された雰囲気中のいずれかで行われる。これにより炭化珪素基板の表面の変質を抑制することができる。
好ましくは第１および第２のレーザ光の各々の光子エネルギーは炭化珪素基板のバンドギャップエネルギーよりも大きい。これにより第１および第２のレーザ光が炭化珪素基板中により高い効率で吸収される。
以上の説明から明らかなように、本発明によれば、レーザアニールにおける炭化珪素基板の表面へのダメージを小さくすることができる。
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。 図１の一部拡大図である。 （Ａ）は図２の矢印ＰＲ１に沿う不純物濃度プロファイル、（Ｂ）は図２の矢印ＰＲ２に沿う不純物濃度プロファイル、（Ｃ）は図２の矢印ＰＲ３に沿う不純物濃度プロファイルである。 本発明の一実施の形態の半導体装置の製造方法に用いられるレーザアニール装置を概略的に示す断面図である。 本発明の一実施の形態の半導体装置の製造方法に用いられ得るレーザ光の吸収を示すグラフ図である。 本発明の一実施の形態の半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態の半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の一実施の形態の半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の一実施の形態の半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の一実施の形態の半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
図１に示すように、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、ドレイン電極１１２および炭化珪素基板を有する。炭化珪素基板は、ベース基板８０と、バッファ層１２１と、ｎ-層１２２と、ｐB領域１２３（第１の不純物層）と、ｎ+領域１２４およびｐ+領域１２５を有する領域（第２の不純物層）とを含む。
ベース基板８０は、単結晶炭化珪素から作られている。好ましくはベース基板８０は六方晶の結晶構造を有し、より好ましくはポリタイプ４Ｈを有する。またベース基板８０は、本実施の形態においてはｎ型の導電型を有し、ｎ型導電性不純物の濃度は、たとえば１０19ｃｍ-3程度のオーダーである。バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型導電性不純物の濃度は、たとえば１０17〜１０18ｃｍ-3のオーダーである。
ｎ-層１２２は、バッファ層１２１上に形成された耐圧保持層であり、また導電型がｎ型の炭化珪素からなる。たとえば、ｎ-層１２２の厚さは１０μｍであり、そのｎ型導電性不純物の濃度は、たとえば１０15ｃｍ-3のオーダーである。
このｎ-層１２２の表面には、導電型がｐ型である複数のｐB領域１２３が互いに間隔を隔てて形成されている。ｐB領域１２３の厚さは、たとえば０．７μｍ程度である。またｐB領域１２３におけるｐ型導電性不純物の濃度は、たとえば１０17〜１０18ｃｍ-3のオーダーである。
ｐB領域１２３の内部において、ｐB領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。すなわち、ｎ+領域１２４およびｐ+領域１２５の各々が炭化珪素基板の表面を基準に達する深さは、ｐB領域１２３が炭化珪素基板の表面を基準に達する深さに比して小さい。
またｎ+領域１２４のｎ型導電性不純物の濃度と、ｐ+領域１２５のｐ型導電性不純物の濃度との各々は、たとえば１０19〜１０20ｃｍ-3のオーダーである。すなわちｎ+領域１２４のｎ型導電性不純物の濃度と、ｐ+領域１２５のｐ型導電性不純物の濃度との各々は、ｐB領域１２３のｐ型導電性不純物の濃度に比して大きい。
一方のｐB領域１２３におけるｎ+領域１２４上から、ｐB領域１２３、２つのｐB領域１２３の間において露出するｎ-層１２２、他方のｐB領域１２３および当該他方のｐB領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
図３（Ａ）〜（Ｃ）のそれぞれは、半導体装置１００の矢印ＰＲ１〜ＰＲ３（図２）に沿った不純物濃度プロファイルを示す。半導体装置１００の矢印ＰＲ１に沿った不純物濃度プロファイル（図３（Ａ））には、ｐ+領域１２５に対応する区間ｐ+と、ｐB領域１２３に対応する区間ｐBと、ｎ-層１２２に対応する区間ｎ-とが示されている。またプロファイルＤｐ+およびＤｐBのそれぞれは、ｐ+領域１２５およびｐB領域１２３の形成を目的としたイオン注入プロファイルを示している。またプロファイルＤｎ-は、ｎ-層１２２の形成時の不純物濃度に対応している。半導体装置１００の矢印ＰＲ２に沿った不純物濃度プロファイル（図３（Ｂ））には、ｎ+領域１２４に対応する区間ｎ+と、ｐB領域１２３に対応する区間ｐBと、ｎ-層１２２に対応する区間ｎ-とが示されている。またプロファイルＤｎ+は、ｎ+領域１２４の形成を目的としたイオン注入プロファイルを示している。
図４を参照して、イオン注入された不純物の活性化に用いられるレーザアニール装置について説明する。この装置は、第１および第２のレーザ２０１、２０２と、トリガー部２００と、ハーフミラー２０３と、集光レンズ２０４と、ヒータ２０５とを有する。なおハーフミラーの代わりにダイクロイックミラーが用いられてもよい。
トリガー部２００は、第１および第２のレーザ２０１および２０２へ、同時に、またはタイミングをずらしてトリガー信号を送るものである。第１および第２のレーザ２０１、２０２のそれぞれは、トリガー部２００からのトリガー信号を受けると、第１および第２の波長のパルスレーザ光を放射するものである。ハーフミラー２０３は、第１および第２のレーザ２０１、２０２からのレーザ光のいずれもが集光レンズ２０４へ光軸に沿って入射するように配置されている。集光レンズ２０４は、ワークＷＫの被アニール領域ＲＧに、第１および第２のレーザ２０１、２０２からのレーザ光を集光するものである。集光されたレーザ光によって被アニール領域ＲＧがレーザアニールされる。ヒータ２０５は、レーザアニールを補助するためにワークＷＫを加熱するものである。
第１および第２のレーザ２０１、２０２のそれぞれが生成するレーザ光の波長ＸおよびＹ（メートル）は、波長Ｗ（メートル）の光に対する炭化珪素の消衰係数をｋ（Ｗ）とすると、以下の式を満たすように選択される。
ｋ（Ｙ）／Ｙ ≦ ５×１０5 ＜ ｋ（Ｘ）／Ｘ
よって、第１のレーザ２０１のレーザ光の方が、第２のレーザ２０２のレーザ光に比して、ワークＷＫの表面近くで吸収されやすい。逆に言えば、第２のレーザ２０２のレーザ光の方が、第１のレーザ２０１のレーザ光に比して、ワークＷＫのより深い位置まで侵入しやすい。
図５は、波長Ｌ１〜Ｌ３６の光が炭化珪素に深さＤＰだけ侵入した場合の光の強度ＲＴの変化を示すグラフである。波長Ｌ１〜Ｌ２１を第１群Ｇ１とし、波長Ｌ２２〜Ｌ３６を第２群Ｇ２とする。第１群Ｇ１の方が第２群Ｇ２に比してより大きなｋ（Ｗ）／Ｗを有し、両者の境界ＣＲはｋ（Ｗ）／Ｗ＝５×１０5に対応している。第１群Ｇ１に属する波長は第１のレーザ２０１に対応し、第２群Ｇ２に属する波長は第２のレーザ２０２に対応している。
波長Ｌ１〜Ｌ３６の値を示す。波長Ｌ１＝２６３．８ｎｍ、Ｌ２＝２６６．６ｎｍ、Ｌ３＝３２５ｎｍ、Ｌ４＝３２６．３ｎｍ、Ｌ５＝２６９．５ｎｍ、Ｌ６＝４０７．８ｎｍ、Ｌ７＝２７２．５ｎｍ、Ｌ８＝３３５．１ｎｍ、Ｌ９＝４１０．５ｎｍ、Ｌ１０＝３４４．４ｎｍ、Ｌ１１＝２８１．８ｎｍ、Ｌ１２＝２８５ｎｍ、Ｌ１３＝３５５ｎｍ、Ｌ１４＝２００ｎｍ、Ｌ１５＝４００ｎｍ、Ｌ１６＝２０６．６ｎｍ、Ｌ１７＝２１３．８ｎｍ、Ｌ１８＝２２１．４ｎｍ、Ｌ１９＝２２９．６ｎｍ、Ｌ２０＝２３８．４ｎｍ、Ｌ２１＝２４８ｎｍ、Ｌ２２＝２６１ｎｍ、Ｌ２３＝２７５．５ｎｍ、Ｌ２４＝２７８．６ｎｍ、Ｌ２５＝３０２．４ｎｍ、Ｌ２６＝３０８ｎｍ、Ｌ２７＝３１５ｎｍ、Ｌ２８＝３１７．９ｎｍ、Ｌ２９＝３６４．７ｎｍ、Ｌ３０＝３７５ｎｍ、Ｌ３１＝３７５．７ｎｍ、Ｌ３２＝３８７．５ｎｍ、Ｌ３３＝３９７ｎｍ、Ｌ３４＝４０２．５ｎｍ、Ｌ３５＝４０５．２ｎｍ、Ｌ３６＝４１３．３ｎｍ。
なお波長Ｌ１〜Ｌ１３についてはその特性が近いために、それぞれのグラフを示す代わりに１つのハッチング領域を示す。波長Ｌ２５〜３６についても同様である。
次に半導体装置１００の製造方法について説明する。
図７を参照して、まず基板準備工程（ステップＳ１１０：図６）にて、炭化珪素基板が、以下のように準備される。
まずベース基板８０上にバッファ層１２１が形成される。本実施の形態においては、ベース基板８０の導電型はｎ型とされる。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
次にバッファ層１２１上にｎ-層１２２が形成される。具体的には、導電型がｎ型の炭化珪素からなる層がエピタキシャル成長法によって形成される。ｎ-層１２２の厚さは、たとえば１０μｍとされる。またｎ-層１２２におけるｎ型導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
以上により、ベース基板８０と、バッファ層１２１と、ｎ-層１２２とを有する炭化珪素基板（図７）が準備される。この炭化珪素基板は、ｎ-層１２２からなる表面（図７の上面）と、ベース基板８０からなる裏面（図７における下面）とを有する。
図８を参照して、イオン注入工程（ステップＳ１２０：図６）により、不純物領域（ｐB領域１２３、ｎ+領域１２４、およびｐ+領域１２５）が、炭化珪素基板の表面から炭化珪素基板中へのイオン注入によって形成される。具体的には、以下のように形成される。
まず導電型がｐ型の不純物がｎ-層１２２の一部に選択的に注入されることで、ｐB領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
次に注入された不純物を活性化するためのアニール工程（ステップＳ１３０：図６）が、図４のレーザアニール装置を用いて行われる。すなわち、炭化珪素基板の表面へ、第１群Ｇ１（図５）から選択される波長を有するレーザ光（第１のレーザ光）の照射と、第２群Ｇ２（図５）から選択される波長を有するレーザ光（第２のレーザ光）の照射とが行われる。
好ましくは第１のレーザ光を照射する工程は、炭化珪素の表面の一部である第１の領域にのみ第１のレーザ光を照射する工程である。第１の領域は少なくともｎ+領域１２４およびｐ+領域１２５を含む。また好ましくは第２のレーザ光を照射する工程は、炭化珪素基板の表面の一部である第２の領域に第２のレーザ光を照射する工程である。第２の領域は少なくともｐB領域１２３を含む。より好ましくは、第１の領域は第２の領域よりも狭くされる。
上記の第１および第２のレーザ光を照射する工程は、一方が行なわれた後に他方が行われてもよく、両方が同時に行なわれてもよい。また第１および第２のレーザ光が入射されるまでに、炭化珪素基板の温度がヒータ２０５（図４）によって昇温されていることが好ましい。また第１および第２のレーザ光の照射は、不活性ガス雰囲気中、または、大気圧よりも減圧された雰囲気中のいずれかで行われることが好ましい。また第１および第２のレーザ光の各々の光子エネルギーは、炭化珪素基板のバンドギャップエネルギーよりも大きいものであることが好ましい。
図９を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図６）が行われる。具体的には、ｎ-層１２２と、ｐB領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒素アニール工程（ステップＳ１５０：図６）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、ｎ-層１２２、ｐB領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図１０を参照して、電極形成工程（ステップＳ１６０：図６）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、ベース基板８０の裏面上にドレイン電極１１２が形成される。また酸化膜１２６上にゲート電極１１０が形成される。以上により、半導体装置１００が得られる。
本実施の形態によれば、炭化珪素基板の表面近くにおいて特に吸収されやすい第１群Ｇ１（図５）のレーザ光と、炭化珪素基板の表面から深く侵入しやすい第２群Ｇ２（図５）のレーザ光とを組み合わせることによってアニールが行われる。これにより、単一のレーザ光によってアニールが行われる場合に比して、不純物領域の深さ方向におけるレーザ光の吸収量をより最適化することができる。すなわち、炭化珪素基板の深い領域を十分にアニールしつつ、表面近傍が不必要に強くアニールされないように、アニール条件を調整することができる。よって炭化珪素基板の表面へのダメージを小さくすることができる。
上記の作用効果は、ｐB領域１２３のような比較的低濃度の拡散領域と、その表面側にｎ+領域１２４およびｐ+領域１２５のような比較的高濃度の拡散領域とを有する構造、すなわち二重拡散を有する構造において、特に有用である。具体的には、第２群Ｇ２のレーザ光に比して浅い位置で吸収されやすい第１群Ｇ１のレーザ光は、主に、ｐB領域１２３に比して浅い位置にあるｎ+領域１２４およびｐ+領域１２５のアニールに寄与する。この結果、第２群Ｇ２のレーザ光は、主にｐB領域１２３をアニールするために最適化され得る。ｎ+領域１２４およびｐ+領域１２５の各々に比してｐB領域１２３は不純物濃度が小さいので、比較的弱いアニールで十分に活性化される。よって第１群Ｇ１のレーザ光が併用されない場合に比して、第２群Ｇ２のレーザ光の強度を小さくすることができる。これにより炭化珪素基板の表面へのダメージを小さくすることができる。
また第１群Ｇ１のレーザ光が、炭化珪素の表面の一部の領域にのみ照射されることで、他の領域へのダメージ、および基板の反りを抑制することができる。また第１群Ｇ１のレーザ光が照射される領域が、第２群Ｇ２のレーザ光が照射される領域に比して狭くされることで、両領域が同じとされる場合に比して、表面のうち両レーザ光の照射を受ける部分、すなわちより大きなダメージを受けやすい部分を小さくすることができる。特に炭化珪素基板の表面のうちゲート電極１１０（図１）に対向する部分のダメージを抑制することで、半導体装置１００の信頼性を向上させることができる。なぜならば、この部分のダメージによる表面荒れは、この部分の上に形成されるゲート絶縁膜（酸化膜１２６）の信頼性低下につながり、その結果リーク電流が生じやすくなるからである。
第１群Ｇ１および第２群Ｇ２の各々のレーザ光は、一方が照射された後に他方が照射されてもよい。この場合、各々の工程を独立して制御することができる。あるいは両方が同時に照射されてもよい。この場合、各々が個別に照射される場合に比して、炭化珪素基板がより高い温度まで加熱される。よって、より強いアニールを行なうことができる。
また、ヒータ２０５（図４）が使用される場合、十分なアニールを行なうのに必要なレーザ光の強度を小さくすることができる。
また、不活性ガス雰囲気中、または、大気圧よりも減圧された雰囲気中でアニールが行われる場合、炭化珪素基板の表面の変質を抑制することができる。
また、レーザアニールに用いられるレーザ光の光子エネルギーが炭化珪素基板のバンドギャップエネルギーよりも大きくされる場合、レーザ光が炭化珪素基板中により高い効率で吸収され得る。
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１００ 半導体装置、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ ｎ-層、１２３ ｐB領域、１２４ ｎ+領域、１２５ ｐ+領域、１２６ 酸化膜、１２７ 上部ソース電極、２００ トリガー部、２０１ 第１のレーザ、２０２ 第２のレーザ、２０３ ハーフミラー、２０４ 集光レンズ、２０５ ヒータ。

Claims (7)

  1. 表面を有する炭化珪素基板を準備する工程と、
    前記表面から前記炭化珪素基板中へイオン注入を行なうことにより不純物領域を形成する工程と、
    前記不純物領域を活性化するためのアニールを行なう工程とを備え、
    前記アニールを行なう工程は、前記炭化珪素基板の前記表面へ第１の波長を有する第１のレーザ光を照射する工程と、前記炭化珪素基板の前記表面へ第２の波長を有する第２のレーザ光を照射する工程とを含み、
    前記炭化珪素基板は前記第１および第２の波長のそれぞれにおいて第１および第２の消衰係数を有し、前記第１の波長に対する前記第１の消衰係数の比は５×１０5／ｍよりも大きく、前記第２の波長に対する前記第２の消衰係数の比は５×１０5／ｍよりも小さく、
    前記第１のレーザ光を照射する工程は、前記炭化珪素基板の前記表面の一部である第１の領域にのみ前記第１のレーザ光を照射する工程であり、
    前記第２のレーザ光を照射する工程は前記炭化珪素基板の前記表面の第２の領域に前記第２のレーザ光を照射する工程であり、前記第１の領域は前記第２の領域よりも狭い、半導体装置の製造方法。
  2. 前記不純物領域を形成する工程は、
    第１の不純物濃度を有し、前記炭化珪素基板の前記表面を基準に第１の深さに達する第１の不純物層を形成する工程と、
    第２の不純物濃度を有し、前記炭化珪素基板の前記表面を基準に第２の深さに達する第２の不純物層を形成する工程とを含み、
    前記第１の深さに比して前記第２の深さは小さく、前記第１の不純物濃度に比して前記第２の不純物濃度は大きい、請求項１に記載の半導体装置の製造方法。
  3. 前記第１および第２のレーザ光を照射する工程は、一方が行なわれた後に他方が行われる、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１および第２のレーザ光を照射する工程は同時に行なわれる、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記アニールを行なう工程は、前記炭化珪素基板をヒータによって加熱する工程を含む、請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記アニールを行なう工程は、不活性ガス雰囲気中、および、大気圧よりも減圧された雰囲気中のいずれかで行われる、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１および第２のレーザ光の各々の光子エネルギーは前記炭化珪素基板のバンドギャップエネルギーよりも大きい、請求項１〜請求項６のいずれか１項に記載の半導体装置の製造方法。
JP2010272622A 2010-12-07 2010-12-07 半導体装置の製造方法 Active JP5569376B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2010272622A JP5569376B2 (ja) 2010-12-07 2010-12-07 半導体装置の製造方法
KR1020127024090A KR20130135725A (ko) 2010-12-07 2011-11-07 반도체 장치의 제조 방법
PCT/JP2011/075590 WO2012077443A1 (ja) 2010-12-07 2011-11-07 半導体装置の製造方法
CA2792550A CA2792550A1 (en) 2010-12-07 2011-11-07 Method for manufacturing semiconductor device
CN2011800188617A CN102859660A (zh) 2010-12-07 2011-11-07 制造半导体器件的方法
US13/583,564 US8609521B2 (en) 2010-12-07 2011-11-07 Method of manufacturing semiconductor device
EP11846625.9A EP2650909A1 (en) 2010-12-07 2011-11-07 Method for manufacturing semiconductor device
TW100141705A TW201225162A (en) 2010-12-07 2011-11-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010272622A JP5569376B2 (ja) 2010-12-07 2010-12-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012124263A JP2012124263A (ja) 2012-06-28
JP2012124263A5 JP2012124263A5 (ja) 2013-10-03
JP5569376B2 true JP5569376B2 (ja) 2014-08-13

Family

ID=46206945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272622A Active JP5569376B2 (ja) 2010-12-07 2010-12-07 半導体装置の製造方法

Country Status (8)

Country Link
US (1) US8609521B2 (ja)
EP (1) EP2650909A1 (ja)
JP (1) JP5569376B2 (ja)
KR (1) KR20130135725A (ja)
CN (1) CN102859660A (ja)
CA (1) CA2792550A1 (ja)
TW (1) TW201225162A (ja)
WO (1) WO2012077443A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2772610C (en) 2009-08-28 2018-01-23 The Cleveland Clinic Foundation Sdf-1 delivery for treating ischemic tissue
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
EP3134914B1 (en) * 2014-04-23 2019-04-10 United Silicon Carbide Inc. Formation of ohmic contacts on wide band gap semiconductors
JP6870286B2 (ja) * 2016-11-15 2021-05-12 富士電機株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142630A (en) 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
CA2278578A1 (en) * 1997-11-28 1999-06-10 Tsuneo Mitsuyu Method and device for activating semiconductor impurities
JP2000340671A (ja) * 1999-05-26 2000-12-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP3820424B2 (ja) * 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
US7109087B2 (en) * 2003-10-03 2006-09-19 Applied Materials, Inc. Absorber layer for DSA processing
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
DE112006002876B4 (de) * 2005-10-19 2014-07-24 Mitsubishi Electric Corp. MOSFETs und Verfahren zum Herstellen eines MOSFETs
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements

Also Published As

Publication number Publication date
KR20130135725A (ko) 2013-12-11
EP2650909A1 (en) 2013-10-16
US8609521B2 (en) 2013-12-17
WO2012077443A9 (ja) 2012-11-08
CN102859660A (zh) 2013-01-02
US20130040445A1 (en) 2013-02-14
WO2012077443A1 (ja) 2012-06-14
TW201225162A (en) 2012-06-16
JP2012124263A (ja) 2012-06-28
CA2792550A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5569376B2 (ja) 半導体装置の製造方法
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
JP7229852B2 (ja) 炭化ケイ素ウェハを処理するための方法および炭化ケイ素半導体デバイス
US9892919B2 (en) Semiconductor device manufacturing method
JP5436231B2 (ja) 半導体素子の製造方法及び半導体素子、並びに半導体装置
JP2012146716A (ja) 半導体装置の製造方法
US10453687B2 (en) Method of manufacturing semiconductor device
JP4506100B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
JP2010073857A (ja) 半導体装置の製造方法
JP5201305B2 (ja) 半導体装置の製造方法
RU2688851C1 (ru) Способ изготовления полупроводникового прибора
RU2476955C2 (ru) Способ формирования легированных областей полупроводникового прибора
US20140363986A1 (en) Laser scanning for thermal processing
US7659187B2 (en) Method of forming PN junctions including a post-ion implant dynamic surface anneal process with minimum interface trap density at the gate insulator-silicon interface
JP2006108346A (ja) チップ型半導体素子とその製造方法
JP6387855B2 (ja) 炭化珪素半導体装置の製造方法およびそれに用いるレーザ加工装置
JP5092353B2 (ja) 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法
US20060046363A1 (en) Process for producing semiconductor device
JPH0338858A (ja) 半導体装置の製造方法
JP2005079110A (ja) 半導体装置およびその製造方法
JP2019201032A (ja) 半導体装置の製造方法
KR20040046644A (ko) 레이저 활성화를 이용한 화합물 반도체 소자의 제조방법
JP2005294732A (ja) 導電特性領域の作成方法
JP2005011876A (ja) 半導体装置の製造方法
JPH056863A (ja) 半導体装置用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5569376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250