CN102859660A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102859660A
CN102859660A CN2011800188617A CN201180018861A CN102859660A CN 102859660 A CN102859660 A CN 102859660A CN 2011800188617 A CN2011800188617 A CN 2011800188617A CN 201180018861 A CN201180018861 A CN 201180018861A CN 102859660 A CN102859660 A CN 102859660A
Authority
CN
China
Prior art keywords
laser
silicon carbide
carbide substrates
semiconductor device
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800188617A
Other languages
English (en)
Inventor
久保田良辅
和田圭司
增田健良
盐见弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102859660A publication Critical patent/CN102859660A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

制备具有表面的碳化硅衬底。通过执行通过表面到碳化硅衬底中的离子注入而形成杂质区（123至125）。执行用于活化杂质区的退火。退火包括：利用具有第一波长的第一激光照射碳化硅衬底的表面的步骤，以及利用具有第二波长的第二激光照射碳化硅衬底的表面的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数，第一消光系数与第一波长的比率大于5×105/m。第二消光系数与第二波长的比率小于5×105/m。因此可以减小在激光退火期间对碳化硅衬底表面的损伤。

Description

制造半导体器件的方法
技术领域
本发明涉及制造半导体器件的方法，且更具体涉及制造包括碳化硅衬底的半导体器件的方法。
背景技术
近年来，已经开始使用碳化硅衬底用于制造半导体器件。碳化硅具有比作为更常用的材料的硅更宽的带隙。因此，包括碳化硅衬底的半导体器件具有诸如高击穿电压、低导通电阻以及在高温环境下性能下降小的优点。
如制造包括硅衬底的半导体器件的方法，在制造包括碳化硅衬底的半导体器件的方法中需要用于活化杂质区的退火步骤。但是，用于衬底的不同材料需要不同的优化退火步骤。例如，日本专利特开No.2002-289550（专利文献1）公开了一种利用具有等于或大于带隙的能量的激光照射诸如碳化硅的宽带隙半导体的退火步骤。
引用列表
专利文献
PTL1：日本专利特开No.2002-289550
发明内容
技术问题
但是，使用上述常规技术，具有充分活化杂质区所需的强度的激光退火会致使碳化硅衬底的表面损伤，这导致半导体器件的可靠性降低。例如，碳化硅衬底的表面可能是粗糙的，这会致使其上形成的膜、特别是栅极绝缘膜的可靠性降低。
因此，本发明的一个目的是提供一种制造半导体器件的方法，该方法能在激光退火期间降低对碳化硅衬底表面的损伤。
问题解决方案
制造本发明的半导体器件的方法包括以下步骤。制备具有表面的碳化硅衬底。通过将离子从表面注入碳化硅衬底中而形成杂质区。执行用于活化杂质区的退火。退火包括对碳化硅衬底的表面施加具有第一波长的第一激光的步骤，以及对碳化硅衬底的表面施加具有第二波长的第二激光的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数。第一消光系数与第一波长的比率高于5×105/m。第二消光系数与第二波长的比率低于5×105/m。
根据该制造方法，通过倾向于特别在碳化硅衬底的表面附近被吸收的第一激光和倾向于到达距碳化硅衬底表面的深位置的第二激光的组合来执行退火。因此，与利用单一激光执行退火时相比，可以进一步优化在杂质区的深度方向上吸收的激光量。即，可以调整退火条件，使得不会比所需更强地退火表面附近的部分，同时充分退火碳化硅衬底中的深区域。因此，可以减小对碳化硅衬底的表面的损伤。
优选地，形成杂质区的步骤包括以下步骤。形成第一杂质层，其具有第一杂质浓度并相对于碳化硅衬底的表面到达第一深度。形成第二杂质层，其具有第二杂质浓度并相对于碳化硅衬底的表面到达第二深度。第二深度小于第一深度，并且第二杂质浓度高于第一杂质浓度。
在这种情况下，与第二激光相比，倾向于在更浅的位置被吸收的第一激光主要用于位于比第一杂质层更浅的位置的第二杂质层的退火。因此，可以将第二激光优化为主要退火第一杂质层。由于第一杂质层的杂质浓度低于第二杂质层的杂质浓度，因此通过相对弱的退火充分活化第一杂质层。因此，可以降低第二激光的强度。因此，可以减小对碳化硅衬底的表面的损伤。
优选地，施加第一激光的步骤是仅对第一区域施加第一激光的步骤，该第一区域是碳化硅衬底的表面的一部分。因此，可以避免对表面的除第一区域之外的部分的损伤。
优选地，施加第二激光的步骤是对碳化硅衬底的表面的第二区域施加第二激光的步骤，第一区域小于第二区域。因此，与第一区域具有与第二区域相同的尺寸的情况相比，可以使利用第一和第二激光两者照射的表面部分，即倾向于严重损伤的部分更小。
施加第一激光的步骤和施加第二激光的步骤中的一个可以在另一个之后执行。在这种情况下，可以独立控制施加第一激光的步骤和施加第二激光的步骤。
施加第一激光的步骤和施加第二激光的步骤可以同时执行。在这种情况下，利用两种激光同时执行加热，以将碳化硅衬底加热至更高的温度。因此可以执行更强的退火。
优选地，执行退火的步骤包括通过加热器加热碳化硅衬底的步骤。因此，可以降低充分退火所需的激光强度。
优选地，执行退火的步骤在惰性气体气氛以及从大气压减压的气氛中的任意一种下进行。因此，可以致碳化硅衬底的表面的劣化。
优选地，第一和第二激光中的每一个的光子能量都高于碳化硅衬底的带隙能量。因此，可以使第一和第二激光在碳化硅衬底更高效地吸收。
发明的有益效果
如从上述内容显而易见的，根据本发明，可以减小在激光退火期间对碳化硅衬底的表面的损伤。
附图说明
图1是示意性示出本发明一个实施例中的半导体器件的结构的横截面图。
图2是图1中所示的一部分的放大图。
图3（A）示出沿图2中的箭头PR1的杂质浓度曲线，图3（B）示出沿图2中的箭头PR2的杂质浓度曲线，以及图3（C）示出沿图2中的箭头PR3的杂质浓度曲线。
图4是示意性示出在制造本发明的实施例中的半导体器件的方法中使用的激光退火装置的横截面图。
图5是示出在制造本发明的实施例中的半导体器件的方法中使用的激光的吸收曲线图。
图6是示意性示出制造本发明的实施例中的半导体器件的方法的流程图。
图7是示意性示出制造本发明的实施例中的半导体器件的方法的第一步骤的局部横截面图。
图8是示意性示出制造本发明的实施例中的半导体器件的方法的第二步骤的局部横截面图。
图9是示意性示出制造本发明的实施例中的半导体器件的方法的第三步骤的局部横截面图。
图10是示意性示出制造本发明的实施例中的半导体器件的方法的第四步骤的局部横截面图。
具体实施方式
将参考附图说明本发明的实施例。
如图1中所示，本实施例中的半导体器件100是垂直DiMOSFET（双注入金属氧化物半导体场效应晶体管），并且包括氧化物膜126、源电极111、上部源电极127、栅电极110、漏电极112以及碳化硅衬底。碳化硅衬底包括基础衬底80、缓冲层121、n-层122、pB区123（第一杂质层）以及具有n+区124和p+区125的区域（第二杂质层）。
基础衬底80由单晶碳化硅制成。基础衬底80优选具有六方晶结构，并且更优选地具有4H多型体。在本实施例中，基础衬底80是n导电类型的，并且例如具有约1019cm-3数量级的n导电类型杂质浓度。缓冲层121是n导电类型的，并且例如具有0.5μm的厚度。缓冲层121例如具有约1017至1018cm-3数量级的n导电类型杂质浓度。
n-层122是形成在缓冲层121上的击穿电压保持层，并由n导电类型的碳化硅制成。n-层122例如具有10μm的厚度，以及例如1015cm-3数量级的n导电类型杂质浓度。
在n-层122的表面中，形成以一定距离彼此间隔的多个p导电类型的pB区123。pB区123例如具有约0.7μm的厚度。pB区123例如具有约1017至1018cm-3数量级的p导电类型杂质浓度。
在pB区123中的每一个中，在pB区123的表面层中形成n+区124。p+区125形成的邻接n+区124的位置中。即，n+区124和p+区125相对于碳化硅衬底的表面的深度小于pB区123相对于碳化硅衬底的表面的深度。
n+区124中的n导电类型杂质浓度和p+区125中p导电类型的杂质浓度例如约为1019至1020cm-3的数量级。即，n+区124中的n导电类型杂质浓度和p+区125中p导电类型的杂质浓度高于pB区123中的p导电类型的杂质浓度。
氧化物膜126形成为从一个pB区123中的n+区124上，经过pB区123、暴露于两个pB区123之间的n-层122、另一个pB区123上而延伸至该另一个pB区123中的n+区124上。氧化物膜126上形成栅电极110。源电极111形成在n+区124和p+区125上。上部源电极127形成在源电极111上。
图3（A）至3（C）示出半导体器件100的沿箭头PR1至PR3（图2）的杂质浓度曲线。在半导体器件100的沿箭头PR1的杂质浓度曲线（图3（A））中，示出了对应于p+区125的区域p+、对应于pB区123的区域pB、以及对应于n-层122的区域n-。曲线Dp+和DpB表示分别为了形成p+区125和pB区123的离子注入曲线。曲线Dn-对应于形成n-层122时的杂质浓度。在半导体器件100的沿箭头PR2的杂质浓度曲线（图3（B））中，示出了对应于n+区124的区域n+，对应于pB区123的区域pB，以及对应于n-层122的区域n-。曲线Dn+表示为了形成n+区124的离子注入曲线。
参考图4，说明用于活化离子注入的杂质的激光退火装置。该装置包括第一和第二激光器201和202、触发单元200、半反射镜203、聚光透镜204以及加热器205。可以使用分色镜来替代半反射镜。
触发单元200同时地或在不同时间地将触发信号发送至第一和第二激光器201和202。响应于来自触发单元200的触发信号，第一和第二激光器201和202发射分别具有第一和第二波长的脉冲激光。将半反射镜203布置为使得来自第一和第二激光器201和202的所有激光都沿光轴进入聚光透镜204。聚光透镜204将来自第一和第二激光器201和202的激光会聚到工件WK的退火区域RG上。利用会聚激光对退火区域RG进行激光退火。加热器205加热工件WK以辅助激光退火。
选择分别由第一和第二激光器201和202产生的激光的波长X和Y（米）以满足以下等式，假设碳化硅相对于具有波长W（米）的光的消光系数表示为k（W）：
k(Y)/Y≤5×105<k(X)/X
因此，与来自第二激光器202的激光相比，来自第一激光器201的激光倾向于在工件WK的表面附近被吸收。换言之，与来自第一激光器201的激光相比，来自第二激光器202的激光倾向于到达工件WK中更深的位置。
图5是示出当具有波长L1至L36的激光到达碳化硅中的深度DP时的光强度RT的变化的曲线图。波长L1至L21被分为第一组G1，并且波长L22至L36被分为第二组G2。第一组G1与第二组G2相比具有更高的k(W)/W，且它们之间的边界CR对应于k(W)/W=5×105。属于第一组G1的波长对应于第一激光器201，并且属于第二组G2的波长对应于第二激光器202。
波长L1至L36具有以下值：波长L1=263.8nm、L2=266.6nm、L3=325nm、L4=326.3nm、L5=269.5nm、L6=407.8nm、L7=272.5nm、L8=335.1nm、L9=410.5nm、L10=344.4nm、L11=281.8nm、L12=285nm、L13=355nm、L14=200nm、L15=400nm、L16=206.6nm、L17=213.8nm、L18=221.4nm、L19=229.6nm、L20=238.4nm、L21=248nm、L22=261nm、L23=275.5nm、L24=278.6nm、L25=302.4nm、L26=308nm、L27=315nm、L28=317.9nm、L29=364.7nm、L30=375nm、L31=375.7nm、L32=387.5nm、L33=397nm、L34=402.5nm、L35=405.2nm、L36=413.3nm。
由于其类似的特性，因此替代曲线而将波长L1至L13表示为单个阴影区。这也对L25至L36适用。
现在将说明制造半导体器件100的方法。
参考图7，首先，如下执行衬底制备步骤（步骤S110：图6）以制备碳化硅衬底。
首先，在基础衬底80上形成缓冲层121。在本实施例中，基础衬底80是n导电类型的。缓冲层121由n导电类型的碳化硅制成，并且其例如为具有0.5μm厚度的外延层。缓冲层121例如具有5×1017cm-3的导电杂质浓度。
随后，在缓冲层121上形成n-层122。具体地，通过外延生长形成由n导电类型的碳化硅制成的层。n-层122例如具有10μm的厚度。n-层122例如具有5×1015cm-3的n导电类型杂质浓度。
因此制备了包括基础衬底80、缓冲层121以及n-层122的碳化硅衬底（图7）。该碳化硅衬底具有由n-层122制成的表面（图7中的上表面）以及由基础衬底80制成的背表面（图7中的下表面）。
参考图8，通过将离子从碳化硅衬底的表面注入到碳化硅衬底中来执行离子注入步骤（步骤S120：图6）以形成杂质区（pB区123、n+区124以及p+区125）。具体地，如下形成杂质区。
首先，将p导电类型杂质选择性注入n-层122的一部分中以形成pB区123。随后，将n导电类型杂质选择性注入规定区域中以形成n+区124，并且将p导电类型杂质选择性注入规定区域中以形成p+区125。例如使用由氧化物膜形成的掩膜执行上述杂质的选择性注入。
随后，使用图4中所示的激光退火装置执行用于活化所注入的杂质的退火步骤（步骤S 130：图6）。即，将具有选自第一组G1（图5）的波长的激光（第一激光）和具有选自第二组G2（图5）的波长的激光（第二激光）施加至碳化硅衬底的表面。
优选地，施加第一激光的步骤是将第一激光仅施加至作为碳化硅衬底的表面的一部分的第一区域的步骤。第一区域至少包括n+区124和p+区125。优选地，施加第二激光的步骤是将第二激光施加至作为碳化硅衬底的表面的一部分的第二区域的步骤。第二区域至少包括pB区123。更优选地，第一区域小于第二区域。
可以顺序地或同时地执行施加第一和第二激光的步骤。优选在第一和第二激光进入衬底之前通过加热器205（图4）升高碳化硅衬底的温度。优选在惰性气体气氛下或在从大气压减压的气氛下施加第一和第二激光。优选的是第一和第二激光中的每一个的光子能量都高于碳化硅衬底的带隙能量。
参考图9，执行栅极绝缘膜形成步骤（步骤S140：图6）。具体地，形成氧化物膜126以覆盖n-层122、pB区123、n+区124和p+区125。可以利用干氧化（热氧化）完成上述形成步骤。例如在1200°C的加热温度和30分钟的加热时间段的条件下执行干氧化。
随后，执行氮退火步骤（步骤S150：图6）。具体地，在一氧化氮（NO）的气氛下执行退火工艺。例如在1100°C的加热温度和120分钟的加热时间段的条件下执行该工艺。因此，将氮原子引入n-层122、pB区123、n+区124和p+区125中的每一个与氧化物膜126的界面附近的部分中。
在使用一氧化氮执行上述退火步骤之后，可以进一步执行使用作为惰性气体的氩（Ar）气的退火处理。例如在1100°C的加热温度和60分钟的加热时间段的条件下执行该处理。
参考图10，如下执行电极形成步骤（步骤S160：图6）以形成源电极111和漏电极112。
首先，通过光刻法在氧化物膜126上形成具有图案的抗蚀剂膜。利用该抗蚀剂膜作为掩膜，通过蚀刻移除位于n+区124和p+区125上的氧化物膜126的一部分。因此在氧化物膜126中形成开口。随后，在该开口中形成导体膜以与n+区124和p+区125接触。随后移除抗蚀剂膜以移除（剥离）导体膜已经位于抗蚀剂膜上的部分。该导体膜可以是金属膜，并且例如由镍（Ni）制成。由于执行该剥离，因此形成源电极111。
优选执行用于合金化的热处理。例如，在950°C的加热温度下，在是惰性气体的氩（Ar）气气氛下执行两分钟的热处理。
再次参考图1，在源电极111上形成上部源电极127。在基础衬底80的背表面上形成漏电极112。在氧化物膜126上形成栅电极110。因此获得半导体器件100。
根据本实施例，通过倾向于特别在碳化硅衬底的表面附近被吸收的第一组G1（图5）的激光和倾向于到达距碳化硅衬底表面的深位置的第二组G2（图5）的激光的组合来执行退火。因此，与利用单一激光执行退火时相比，可以进一步优化在杂质区域的深度方向上吸收的激光量。即，可以调整退火条件，使得不会比所需更强地退火表面附近的部分，同时充分退火碳化硅衬底中的深区域。因此可以减小对碳化硅衬底表面的损伤。
上述功能和效果对具有诸如pB区123的相对低浓度的扩散区以及在低浓度扩散区的表面侧具有诸如n+区124和p+区125的相对高浓度的扩散区的结构，即具有双扩散的结构是特别有用的。具体地，与第二组G2的激光相比，倾向于在更浅位置被吸收的第一组G1的激光主要用于退火位于比pB区123浅的位置的n+区124和p+区125。因此，可以优化第二组G2的激光以主要退火pB区123。由于pB区123的杂质浓度低于n+区124和p+区125的杂质浓度，因此pB区123可以通过相对弱的退火而被充分活化。因此，可以使第二组G2的激光的强度低于不一起使用第一组G1的激光的情况。因此可以减小对碳化硅衬底表面的损伤。
此外，因为第一组G1的激光仅施加至碳化硅表面的部分区域，因此可以抑制对其他区域的损伤和衬底的翘曲。此外，因为利用第一组G1的激光照射的区域小于利用第二组G2的激光照射的区域，因此可以使利用两种激光照射的表面的部分，即倾向于更严重损伤的部分小于两个区域具有相同尺寸的情况。特别地，可以抑制碳化硅衬底的表面与栅电极110相对的部分的损伤（图1），从而提高半导体器件100的可靠性。这是因为由于该部分的损伤造成的表面粗糙会降低形成在该部分上的栅极绝缘膜（氧化物膜126）的可靠性，从而易于产生泄漏电流。
可以顺序施加第一组G1和第二组G2的激光。在这种情况下，可彼此独立地控制施加步骤。替代地，可以同时施加激光。在这种情况下，与分别施加激光的情况相比，可以将碳化硅衬底加热至更高的温度。因此可以执行更强的退火。
如果使用加热器（图4），则可以降低充分退火所需的激光强度。
如果在惰性气体气氛下或在从大气压减压的气氛下执行退火，则可以抑制碳化硅衬底表面的劣化。
如果用于激光退火的激光的光子能量高于碳化硅衬底的带隙能量，则可以使激光在碳化硅衬底中更高效地吸收。
注意到可以使用将本实施例中的导电类型颠倒的结构，即可以使用p型和n型颠倒的结构。
虽然已经说明了垂直DiMOSFET，但可以使用本发明的半导体衬底制造诸如RESURF-JFET（降低表面场-结场效应晶体管）或肖特基二极管的另一半导体器件。
应当理解，本文公开的实施例在各个方面都是说明性且非限制性的。本发明的范围由权利要求项限定，而不是由上述说明书限定，并且本发明的范围旨在涵盖等同于权利要求项的范围和含义内的任何变型。
附图标记列表
100：半导体器件；110：栅电极；111：源电极；112：漏电极；121：缓冲层；122：n-层；123：pB区；124：n+区；125：p+区；126：氧化物膜；127：上部源电极；200：触发单元；201：第一激光器；202：第二激光器；203：半反射镜；204：聚光透镜；205：加热器

Claims (9)

1.一种制造半导体器件（100）的方法，包括以下步骤：
制备具有表面的碳化硅衬底（80、121和122）；
通过将离子从所述表面注入到所述碳化硅衬底中，来形成杂质区（123至125）；以及
执行用于活化所述杂质区的退火，
所述执行退火的步骤包括对所述碳化硅衬底的所述表面施加具有第一波长的第一激光的步骤，以及对所述碳化硅衬底的所述表面施加具有第二波长的第二激光的步骤，并且
所述碳化硅衬底在所述第一和第二波长下分别具有第一和第二消光系数，所述第一消光系数与所述第一波长的比率高于5×105/m，并且所述第二消光系数与所述第二波长的比率低于5×105/m。
2.根据权利要求1所述的制造半导体器件的方法，其中
所述形成杂质区的步骤包括以下步骤：
形成第一杂质层（123），所述第一杂质层（123）具有第一杂质浓度并且相对于所述碳化硅衬底的所述表面到达第一深度，以及
形成第二杂质层（125），所述第二杂质层（125）具有第二杂质浓度并且相对于所述碳化硅衬底的所述表面到达第二深度，以及
所述第二深度小于所述第一深度，并且所述第二杂质浓度高于所述第一杂质浓度。
3.根据权利要求1所述的制造半导体器件的方法，其中
所述施加第一激光的步骤是仅对第一区域施加所述第一激光的步骤，所述第一区域是所述碳化硅衬底的所述表面的一部分。
4.根据权利要求3所述的制造半导体器件的方法，其中
所述施加第二激光的步骤是对所述碳化硅衬底的所述表面的第二区域施加所述第二激光的步骤，所述第一区域小于所述第二区域。
5.根据权利要求1所述的制造半导体器件的方法，其中
所述施加第一激光的步骤和所述施加第二激光的步骤中的一个在另一个之后执行。
6.根据权利要求1所述的制造半导体器件的方法，其中
所述施加第一激光的步骤和所述施加第二激光的步骤同时执行。
7.根据权利要求1所述的制造半导体器件的方法，其中
所述执行退火的步骤包括通过加热器（205）加热所述碳化硅衬底的步骤。
8.根据权利要求1所述的制造半导体器件的方法，其中
所述执行退火的步骤在惰性气体气氛以及从大气压减压的气氛中的任意一种下进行。
9.根据权利要求1所述的制造半导体器件的方法，其中
所述第一和第二激光中的每一个的光子能量都高于所述碳化硅衬底的带隙能量。
CN2011800188617A 2010-12-07 2011-11-07 制造半导体器件的方法 Pending CN102859660A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010272622A JP5569376B2 (ja) 2010-12-07 2010-12-07 半導体装置の製造方法
JP2010-272622 2010-12-07
PCT/JP2011/075590 WO2012077443A1 (ja) 2010-12-07 2011-11-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102859660A true CN102859660A (zh) 2013-01-02

Family

ID=46206945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800188617A Pending CN102859660A (zh) 2010-12-07 2011-11-07 制造半导体器件的方法

Country Status (8)

Country Link
US (1) US8609521B2 (zh)
EP (1) EP2650909A1 (zh)
JP (1) JP5569376B2 (zh)
KR (1) KR20130135725A (zh)
CN (1) CN102859660A (zh)
CA (1) CA2792550A1 (zh)
TW (1) TW201225162A (zh)
WO (1) WO2012077443A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097059A (zh) * 2021-04-07 2021-07-09 芯璨半导体科技(山东)有限公司 一种铝掺杂4h碳化硅的激光热处理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856059B2 (ja) 2009-08-28 2016-02-09 ザ クリーブランド クリニック ファウンデーション 虚血組織を治療するためのｓｄｆ−１送達
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US8962468B1 (en) 2014-04-23 2015-02-24 United Silicon Carbide, Inc. Formation of ohmic contacts on wide band gap semiconductors
CN106471605A (zh) * 2014-04-23 2017-03-01 美国联合碳化硅公司 宽带隙半导体上的欧姆触点的形成
JP6870286B2 (ja) * 2016-11-15 2021-05-12 富士電機株式会社 炭化珪素半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289550A (ja) * 2001-03-27 2002-10-04 National Institute Of Advanced Industrial & Technology 不純物イオン注入層の活性化法
US6599819B1 (en) * 1999-05-26 2003-07-29 Fujitsu Limited Semiconductor device with source/drain regions of high impurity concentration and its manufacture
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
CN1864247A (zh) * 2003-10-03 2006-11-15 应用材料股份有限公司 用于动态表面退火工艺的吸收层
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
CN101310388A (zh) * 2005-10-19 2008-11-19 三菱电机株式会社 Mosfet以及mosfet的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56142630A (en) * 1980-04-09 1981-11-07 Fujitsu Ltd Manufacture of semiconductor device
DE69813787T2 (de) * 1997-11-28 2003-10-23 Matsushita Electric Industrial Co., Ltd. Verfahren und vorrichtung zum aktivieren von verunreinigungen in einem halbleiter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599819B1 (en) * 1999-05-26 2003-07-29 Fujitsu Limited Semiconductor device with source/drain regions of high impurity concentration and its manufacture
JP2002289550A (ja) * 2001-03-27 2002-10-04 National Institute Of Advanced Industrial & Technology 不純物イオン注入層の活性化法
CN1864247A (zh) * 2003-10-03 2006-11-15 应用材料股份有限公司 用于动态表面退火工艺的吸收层
JP2005302883A (ja) * 2004-04-08 2005-10-27 Hitachi Ltd 半導体装置の製造方法
JP2006351659A (ja) * 2005-06-14 2006-12-28 Toyota Motor Corp 半導体装置の製造方法
CN101310388A (zh) * 2005-10-19 2008-11-19 三菱电机株式会社 Mosfet以及mosfet的制造方法
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097059A (zh) * 2021-04-07 2021-07-09 芯璨半导体科技(山东)有限公司 一种铝掺杂4h碳化硅的激光热处理方法

Also Published As

Publication number Publication date
US20130040445A1 (en) 2013-02-14
WO2012077443A9 (ja) 2012-11-08
JP2012124263A (ja) 2012-06-28
WO2012077443A1 (ja) 2012-06-14
EP2650909A1 (en) 2013-10-16
US8609521B2 (en) 2013-12-17
KR20130135725A (ko) 2013-12-11
CA2792550A1 (en) 2012-06-14
JP5569376B2 (ja) 2014-08-13
TW201225162A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
CN102859660A (zh) 制造半导体器件的方法
JP5594336B2 (ja) 半導体装置およびその製造方法
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
CN104718604A (zh) 半导体装置的制造方法
JP3213357B2 (ja) シリコンスライス内に白金イオンを導入および拡散する方法
KR100766254B1 (ko) 태양전지용 접합층 형성방법
JP2009503850A (ja) スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ
JPH03173442A (ja) 接合形電界効果トランジスタ及び作製方法
JP2010073857A (ja) 半導体装置の製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
RU2688851C1 (ru) Способ изготовления полупроводникового прибора
JP2648980B2 (ja) 薄膜トランジスタ作製方法
JPH02228042A (ja) 薄膜半導体装置の製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JP2024528579A (ja) 電子半導体部品の製造方法
TW200405478A (en) Method for fabricating semiconductor device
JPH0434942A (ja) 半導体装置の製造方法
JPH0491435A (ja) Ｍｉｓ構造電極の形成方法
JPH08250749A (ja) 薄膜トランジスタの製造方法及びその製造装置
CN116013987A (zh) 一种SiC VDMOSFET功率器件及其制备方法
JP2024053334A (ja) 半導体装置の製造方法
JPH09246184A (ja) 半導体装置の製法
CN117936377A (zh) 利用具有厚度选择性的碳膜对SiC器件实现温度与区域可控的激光退火激活方法
CN113097059A (zh) 一种铝掺杂4h碳化硅的激光热处理方法
KR20200005310A (ko) 하이브리드 불순물 활성화 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102