JP2002289550A - 不純物イオン注入層の活性化法 - Google Patents

不純物イオン注入層の活性化法

Info

Publication number
JP2002289550A
JP2002289550A JP2001090747A JP2001090747A JP2002289550A JP 2002289550 A JP2002289550 A JP 2002289550A JP 2001090747 A JP2001090747 A JP 2001090747A JP 2001090747 A JP2001090747 A JP 2001090747A JP 2002289550 A JP2002289550 A JP 2002289550A
Authority
JP
Japan
Prior art keywords
ion implantation
power density
semiconductor
impurity
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001090747A
Other languages
English (en)
Other versions
JP3820424B2 (ja
Inventor
Yasunori Tanaka
保宣 田中
Kazuo Arai
和雄 荒井
Hisao Tagami
尚男 田上
Naoto Kobayashi
直人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2001090747A priority Critical patent/JP3820424B2/ja
Publication of JP2002289550A publication Critical patent/JP2002289550A/ja
Application granted granted Critical
Publication of JP3820424B2 publication Critical patent/JP3820424B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 本発明の目的は、SiC、ダイヤモンド、GaN等
のワイドギャップ半導体への不純物イオン注入層の活性
化を効率よく行い、実デバイスプロセスへの応用を可能
にする手法を提供することである。 【解決手段】 本発明に係る不純物イオン注入層の活性
化法は、所定の不純物元素をイオン注入によりドーピン
グした半導体材料に対して、その半導体材料のバンドギ
ャップと同じか、またはそれよりも高いエネルギーのレ
ーザ光を、その半導体材料を加熱した状態で照射するも
のである。さらに、照射するレーザ光のパワー密度を段
階的に変化させながら照射することにより半導体材料の
表面構成元素の蒸発を防ぎつつ、より深い位置に注入さ
れた不純物を電気的に活性化させるものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、イオン注入による
伝導性制御が可能なワイドバンドギャップ半導体におけ
る不純物イオン注入層の活性化法に関する。
【0002】
【従来の技術】半導体に対する不純物イオン注入法は、
不純物濃度や深さ分布を精度良く制御できることから、
選択的な伝導性制御方法として、拡散法と並んで周知の
技術である。一般的に、半導体にイオン注入法により不
純物を導入する場合、加速イオンと標的原子との衝突に
より格子間原子や格子欠陥等の結晶欠陥が発生し、この
ままでは不純物が電気的に活性化せず、キャリアが発生
しない。
【0003】そこで、熱アニールにより結晶性を回復さ
せ、かつ不純物を活性化させる事により伝導性制御が可
能となる。実際Siのイオン注入による伝導性制御プロセ
スにおいてはこの技術が活用されている。しかし、炭化
珪素(SiC)、ダイヤモンド、窒化ガリウム(GaN)等の
ワイドギャップ半導体と呼ばれている材料においては、
単純に熱アニールを行えば結晶性が回復し不純物が活性
化できるわけではない。例えば、SiCにおいては、キャ
リアの活性化のためには1500℃以上という非常に高温の
熱アニール処理が必要であり、実デバイスプロセスへ組
み入れるにはかなりの問題がある。例えば、SiO2/SiCと
SiO2/Siの貼り合わせ、及びスマートカット法を用いたS
iCOI(SiC on insulator)の作成技術は既に確立されて
いるが、SiO2膜及びSi基板はイオン注入後の活性化アニ
ールの温度では溶融してしまうため、現在の技術ではSi
COI基板にイオン注入による不純物導入を行うことは困
難である。また、高温処理後にも大きな結晶欠陥が残留
していたり、高温処理による表面Si元素の蒸発、さらに
はイオン注入した不純物の再分布等の問題点も指摘され
ている。
【0004】レーザアニールによるイオン注入層の結晶
性の回復及び不純物活性化に関しては、特にSiにおいて
古くから研究が行われており、SiC等のワイドギャップ
半導体においても最近研究が盛んになってきている。菱
田らは(特許公開2000-277448参照)、イオン注入したS
iCに、表面元素が蒸発しない程度の照射パワー密度のKr
F及びXeClエキシマレーザを照射することにより、イオ
ン注入層の結晶性の回復及び不純物の電気的活性化を明
らかにした。
【0005】しかし、彼らの研究においては、Alイオ
ンにおいて50kV、Nイオンにおいて30kVと非常に低い
エネルギーによりイオン注入を行っているため、イオン
注入層の深さは、両方とも50nm程度と比較的浅い。した
がって、それより深いイオン注入層のアニーリングには
そのままでは応用することができない。さらに、彼らの
研究においては、イオン注入を室温で行っているため、
電気抵抗を出来るだけ減らすために、さらに注入量を増
やしたい場合、イオン注入層は完全にアモルファス化し
てしまい、アニーリング後再び結晶性を回復させ、不純
物を活性化させることは非常に困難であると考えられ
る。
【0006】
【発明が解決しようとする課題】上記のように、SiC、
ダイヤモンド、GaN等のワイドギャップ半導体へのイオ
ン注入による伝導性制御技術の応用にはいくつかの問題
点が残っており、エキシマレーザ照射によるアニーリン
グ技術においてはさらに問題点が多い。そのため、現在
のところ、実際のデバイスプロセスには応用されていな
い。本発明の目的は、SiC、ダイヤモンド、GaN等のワイ
ドギャップ半導体への不純物イオン注入層の活性化を効
率よく行い、実デバイスプロセスへの応用を可能にする
手法を提供することである。
【0007】
【課題を解決するための手段】本発明に係る不純物イオ
ン注入層の活性化法は、所定の不純物元素をイオン注入
によりドーピングした半導体材料に対して、その半導体
材料のバンドギャップと同じか、またはそれよりも高い
エネルギーのレーザ光を、その半導体材料を加熱した状
態で照射するものである。さらに、照射するレーザ光の
パワー密度を段階的に変化させながら照射することによ
り半導体材料の表面構成元素の蒸発を防ぎつつ、より深
い位置に注入された不純物を電気的に活性化させるもの
である。
【0008】本発明に係わる不純物イオン注入層の活性
化法においては、イオン注入は、室温または100℃〜100
0℃の高温環境下において行われる。特に、半導体デバ
イスにおける電流の出入り口になるオーミック電極を作
製する際に、イオン注入による局所的な高濃度不純物層
が必要な場合においては、高濃度イオン注入による残留
欠陥を極力少なくするために高温においてのイオン注入
が望ましい。
【0009】レーザ光を半導体材料に照射する際には、
照射するレーザ光のパワー密度を低い値から高い値に段
階的に変化させながら照射することが重要である。不純
物イオン注入された半導体材料はイオンの照射損傷によ
り、注入された領域においては光の透過率が低くなって
いる。この状態において、いきなり高いパワー密度のレ
ーザ光を照射すると、極表面層においてのみレーザ光の
エネルギーが吸収されるため、半導体材料の表面構成元
素が蒸発しやすくなる。そこで、まず、低いパワー密度
で不純物イオン注入された半導体材料の極表面のみを表
面構成元素の蒸発を防ぎつつ電気的に活性化させ、さら
に、段階的にレーザ光のパワー密度を増加させることに
より、より深い不純物イオン注入層を段階的に電気的に
活性化させることが出来る。この際、一定パワー密度に
よるレーザ光照射において、半導体材料の表面構成元素
が蒸発する程度のパワー密度照射を、多段階パワー密度
照射の最終段として行った場合においても半導体材料の
表面構成元素の蒸発は観察されない。つまり、一定パワ
ー密度のレーザ光照射よりも多段階パワー密度照射の方
がより多くのパワーを半導体材料に与えることが出来る
ため、不純物の電気的活性化率の向上に効果が有り、さ
らに深い不純物イオン注入層の電気的活性化が可能とな
る。
【0010】レーザを照射する際には、対象となる半導
体材料を100℃〜1000℃に加熱することが重要である。
加熱することによる熱エネルギーが半導体材料中の定常
的な格子振動を誘起し、さらにパルスレーザによる光エ
ネルギーが短時間に加えられることにより原子間の結合
が弱められ、イオン注入された不純物及び反跳された格
子間原子の拡散が容易になることで不純物が格子位置に
収まる。その結果、不純物イオン注入層が所望の伝導型
を持った伝導層になる。対象となる半導体材料を加熱せ
ずにパルスレーザを照射した場合、同じパワー密度でレ
ーザ照射しても、加熱した場合と比較して不純物の電気
的活性化率は低く、所望の電気的特性は得られなかっ
た。
【0011】また、レーザ光を照射する際には、半導体
表面をSiO2膜のようなレーザ光の吸収がないマスク材で
覆った状態でイオン注入層を電気的に活性化させること
が可能である。この際、レーザ光はマスク材ではほとん
ど吸収されず通過し、半導体中でのみ吸収が起こるため
マスク材を蒸発させることなくイオン注入層をアニール
することが出来る。この手法により、半導体表面を最外
層にさらすことなくアニールプロセスを行うことが出来
るようになり、付着物等の表面汚染を防ぐことが出来
る。また、イオン注入及び電極蒸着を共通のマスク材で
行うプロセス、いわゆるセルフアラインメントプロセス
への応用も可能となる。
【0012】炭化珪素(SiC)の場合、0.4〜1.3J/cm2のパ
ワー密度の範囲において、2段階以上の多段階パワー密
度照射することが重要である。各々のパワー密度では1
回もしくは2回以上の照射が必要である。これにより、
半導体表面構成元素の蒸発を防ぎ、かつ1000Å以上の深
さのイオン注入層を効率よく活性化できる。従来の熱的
なアニール手法では半導体基板全体が1500℃以上の高温
に加熱されるが、波長の短い、かつ短パルスレーザ光照
射では、アニールされる領域は対象となるイオン注入層
のみに限られる。従って、高温アニールに耐えられない
材料を含む基板、例えばSiCOI基板、においてもイオン
注入による不純物導入が可能となる。
【0013】SiCにイオン注入される不純物元素は、窒
素(N)、リン(P)、砒素(As)、ホウ素(B)、アルミニウム
(Al)、ガリウム(Ga)、ベリリウム(Be)、硫黄(S)、バナ
ジウム(V)、酸素(O)、炭素(C)、ケイ素(Si)の内いずれ
か1種類または複数種類の元素である。それにより、n
型、p型または半絶縁性のSiCが得られる。
【0014】対象となる半導体材料が窒化ガリウム(Ga
N)でもよい。この場合も、半導体表面構成元素の蒸発を
防ぎ、かつ深いイオン注入層を効率よく活性化できる。
GaNにイオン注入される不純物元素は、酸素(O)、硫黄
(S)、セレン(Se)、テルル(Te)、ベリリウム(Be)、マグ
ネシウム(Mg)、カルシウム(Ca)、炭素(C)、ケイ素(S
i)、ゲルマニウム(Ge)、スズ(Sn)の内いずれか1種類ま
たは複数種類の元素である。それによりn型またはp型の
GaNが得られる。
【0015】対象となる半導体材料がダイヤモンドでも
よい。この場合も、半導体表面構成元素の蒸発を防ぎ、
かつ深いイオン注入層を効率よく活性化できる。ダイヤ
モンドにイオン注入される不純物元素は、窒素(N)、リ
ン(P)、砒素(As)、アンチモン(Sb)、ホウ素(B)、アルミ
ニウム(Al)、ガリウム(Ga)、インジウム(In)、ベリリウ
ム(Be)、硫黄(S)、酸素(O)の内いずれか1種類または複
数種類の元素である。それによりn型またはp型のダイヤ
モンドが得られる。
【0016】
【発明の実施の形態】以下、本発明に係わるワイドバン
ドギャップ半導体への不純物イオン注入層の活性化法の
実施例を説明する。
【SiCの場合】第1の形態として、まずSiCへ伝導性
を制御するための不純物のイオン注入を行う。不純物元
素はN、 P、As、B、Al、Ga、Be、S、V、O、C、Siの内い
ずれか1種類または複数種類の元素である。イオン注入
は室温または100℃〜1000℃の高温環境下で行われる。
特に、半導体デバイスにおける電流の出入り口になるオ
ーミック電極を作製する際にイオン注入による局所的な
高濃度不純物層が必要な場合においては、高濃度イオン
注入による残留欠陥を極力少なくするために高温でのイ
オン注入が望ましい。イオン注入を行う際は、表面汚染
を防ぐために100〜200Å程度のマスク材で覆い、その上
からイオン注入を行うことが望ましい。マスク材として
はSiC表面を熱酸化した際に形成されるSiO2膜、またはC
VD法で蒸着するSiO2膜等が好ましい。また、MOSFETのソ
ース、ドレイン領域のようにある深さまで一様な不純物
密度分布が必要な場合は2段階以上のエネルギーを用い
た多段階イオン注入を行う必要がある。
【0017】イオン注入を行った後、SiCに対してXeCl
エキシマレーザ(波長が308nm)またはそれ以上の波長
を持つパルスレーザ光を照射する。XeClより波長の長い
パルスレーザ光を用いることによりSiC中のレーザ光の
進入長は長くなり、より深いイオン注入層の活性化を行
うことができる。レーザ光を照射する際はSiC試料を100
℃〜1000℃の範囲で加熱する。さらに、レーザ光は0.4
〜1.3J/cm2のパワー密度の範囲で2段階以上の多段階パ
ワー密度照射を行う。各々のパワー密度では1回もしく
は2回以上の照射が必要である。高温加熱及び多段階パ
ワー密度レーザ光照射により半導体表面構成元素の蒸発
を防ぎ、かつ1000Å以上の深さのイオン注入層を効率よ
く活性化できる。
【0018】また、レーザ光を照射する際には半導体表
面をSiO2膜のようなレーザ光の吸収がないマスク材で覆
った状態でイオン注入層を電気的に活性化させることも
可能である。この際、レーザ光はマスク材ではほとんど
吸収されず通過し、半導体中でのみ吸収が起こるためマ
スク材を蒸発させることなくイオン注入層をアニールす
ることが出来る。この手法により、半導体表面を最外層
にさらすことなくアニールプロセスを行うことが出来る
ようになり、付着物等の表面汚染を防ぐことが出来る。
また、イオン注入及び電極蒸着を共通のマスク材で行う
プロセス、いわゆるセルフアラインメントプロセスへの
応用も可能となる。このような不純物活性化手法を用い
ることによりSiCによる各種半導体素子を作成すること
ができる。特に、高温アニールに耐えられない材料を含
む基板、例えばSiCOI基板、においてもイオン注入によ
る不純物導入が可能となり、実用的なデバイスが作製可
能になる。
【0019】
【GaNの場合】第2の形態として、GaNへ伝導性を制御
するための不純物のイオン注入を行う。不純物はO、S、
Se、Te、Be、Mg、Ca、C、Si、Ge、Snの内いずれか1種類
または複数種類の元素である。イオン注入は室温または
100℃〜1000℃の高温環境下で行われる。特に、半導体
デバイスにおける電流の出入り口になるオーミック電極
を作製する際に、イオン注入による局所的な高濃度不純
物層が必要な場合においては、高濃度イオン注入による
残留欠陥を極力少なくするために高温でのイオン注入が
望ましい。イオン注入を行う際は、表面汚染を防ぐため
に100〜200Å程度のマスク材で覆い、その上からイオン
注入を行うことが望ましい。また、MOSFETのソース、ド
レイン領域のようにある深さまで一様な不純物密度分布
が必要な場合は2段階以上のエネルギーを用いた多段階
イオン注入を行う必要がある。イオン注入を行った後、
GaNに対してそのバンドギャップと同じか、またはそれ
よりも高いエネルギーのレーザ光を照射する。レーザ光
を照射する際は、GaN試料を100℃〜1000℃の範囲で加熱
する。さらに、レーザ光は、GaNに対し所定のパワー密
度の範囲で2段階以上の多段階パワー密度照射を行う。
各々のパワー密度においては1回もしくは2回以上の照射
が必要である。高温加熱及び多段階パワー密度レーザ光
照射により半導体表面構成元素の蒸発を防ぎ、単一パワ
ー密度レーザ光照射においては実現できない、深いイオ
ン注入層を効率よく活性化できる。この不純物活性化手
法を用いることによりGaNによる各種半導体素子を作成
することができる。
【0020】
【ダイヤモンドの場合】第3の形態として、ダイヤモン
ドへ伝導性を制御するための不純物のイオン注入を行
う。不純物はN、P、As、Sb、B、Al、Ga、In、Be、S、O
の内いずれか1種類または複数種類の元素である。イオ
ン注入は室温または100℃〜1000℃の高温環境下におい
て行われる。特に、半導体デバイスにおける電流の出入
り口になるオーミック電極を作製する際にイオン注入に
よる局所的な高濃度不純物層が必要な場合においては、
高濃度イオン注入による残留欠陥を極力少なくするため
に高温においてのイオン注入が望ましい。イオン注入を
行う際は、表面汚染を防ぐために100〜200Å程度のマス
ク材により覆い、その上からイオン注入を行うことが望
ましい。また、MOSFETのソース、ドレイン領域のように
ある深さまで一様な不純物密度分布が必要な場合は2段
階以上のエネルギーを用いた多段階イオン注入を行う必
要がある。イオン注入を行った後、ダイヤモンドに対し
てそのバンドギャップと同じか、またはそれよりも高い
エネルギーのレーザ光を照射する。レーザ光を照射する
際はダイヤモンド試料を100℃〜1000℃の範囲において
加熱する。さらに、レーザ光はダイヤモンドに対し所定
のパワー密度の範囲において2段階以上の多段階パワー
密度照射を行う。各々のパワー密度において1回もしく
は2回以上の照射が必要である。高温加熱及び多段階パ
ワー密度レーザ光照射により半導体表面構成元素の蒸発
を防ぎ、単一パワー密度レーザ光照射においては実現で
きない、深いイオン注入層を効率よく活性化できる。こ
の不純物活性化手法を用いることによりダイヤモンドに
よる各種半導体素子を作成することができる。
【0021】
【第一の実施例】第一の実施例として、4H-SiCへAl+
イオン注入した試料に対してレーザアニールを試みた。
4x4mm2にカットされたn型4H-SiC基板(エピタキシャル
膜:4.9μm、Nd-Na=4.0x1015/cm3)に対してAl+イオンを
30-100kVの加速エネルギーの範囲でトータルドーズ5.0x
1015/cm2の多段階エネルギーイオン注入を行った。この
際、基板温度は基板のアモルファス化を抑制するために
500℃に加熱した。また、イオン注入中の基板汚染を防
ぐため、かつSiC表面付近で所望の不純物密度を得るた
めにSiC表面上に200Åの熱酸化膜(SiO2)を形成し、そ
の上からイオン注入を行った。この条件でイオン注入し
た場合におけるAl原子の深さ分布のシミュレーション計
算結果を図1に示す。この結果より、イオン注入領域の
深さは、SiO2を除いて約1500Åであることが分かる。
【0022】次に、イオン注入したSiC試料を真空チェ
ンバー中に格納し1.0x10-7Torrまで真空引きを行い、波
長308nmのXeClエキシマレーザ光照射を行った。図2に
基板温度を700℃に保った状態で1.3J/cm2のパワー密度
でエキシマレーザ光を600ショット照射した際のSiC表面
の顕微鏡像を示す。SiC表面からのSi及びCの蒸発により
表面の凹凸が激しいことが分かる。
【0023】一方、同じく700℃に保った状態で0.8J/cm
2、1.0J/cm2、1.2J/cm2、1.3J/cm2の順番で徐々に照射
パワー密度を上げながらエキシマレーザ光を合計2400シ
ョット(各々のパワー密度で600ショットずつ)照射し
た際のSiC表面では図2において観察されたような表面
モフォロジーの悪化は観察されず、エキシマレーザ光照
射前の表面状態と変化はなかった。以上のことより、単
一パワー密度照射の場合には表面元素の蒸発を防ぐため
に1.3J/cm2未満のパワー密度で照射する必要があるが、
多段階パワー密度照射の場合には最大1.3J/cm2でのエキ
シマレーザ光照射が可能である事が分かる。つまり、多
段階パワー密度照射の方がSiC基板に与えるトータルパ
ワーが大きくなり、イオン注入した不純物元素を深い領
域まで効率よく電気的活性化させることが可能となる。
【0024】前述のように、多段階パワー密度照射した
SiC試料の電気特性を調べるために電圧・電流測定を行
った。図3に電圧・電流測定を行った試料の電極等の配
置図を示す。n+型基板4(Nd-Na=1.0x1019/cm3)上のn-
エピタキシャル層3(4.9μm、Nd-Na=4.0x1015/cm3)に
形成されたAl+イオン注入層2を基板温度700℃で多段階
パワー密度レーザ光照射し、その上にAl/Ti/Al電極1
(1000 Å /500 Å /1000 Å)を電子ビーム蒸着した後
1000℃、1分間のシンタリングアニールを行った。な
お、ここでレーザ光照射時の基板温度(700℃)及び電
極シンタリング時の温度(1000℃)のみが不純物の活性
化に与える影響は全く観察されなかった。
【0025】図4は、これらの表面電極1間の電圧・電
流特性を測定した結果である。2段階(0.8、1.0J/c
m2)、3段階(0.8、1.0、1.2J/cm2)、4段階(0.8、1.
0、1.2、1.3J/cm2)で多段階パワー密度照射した試料、
及び比較のために1700℃で通常の炉アニールを行った試
料に対する測定結果を示す。エキシマレーザ光照射前に
は全く電流は流れなかったが、照射後には何れの照射条
件においてもきれいなオーミック特性が得られており、
エキシマレーザ光照射による不純物の電気的活性化が確
認された。また、照射するエキシマレーザ光の最大パワ
ー密度が増加するに従って抵抗が減少し電流が多く流れ
ていること、さらに最大パワー密度が1.3J/cm2の条件で
は通常の炉アニールした試料とほぼ同等の特性が得られ
ていることが確認された。
【0026】さらに伝導型、及びキャリア密度を明らか
にするために上記の試料の内、4段階パワー密度照射を
した試料、及び1700℃で炉アニールをした試料に対して
vander Pauwによるホール測定を行った。その結果伝導
型は何れもp型を示し、キャリア密度はレーザ照射試料
が2.38x1018/cm3、炉アニール試料が2.04x1018/cm3とほ
ぼ同じ値を示した。以上の結果より、高温加熱(700
℃)及び多段階パワー密度レーザ光照射の相乗効果によ
り、深さ1500ÅのAl+イオン注入層は通常のSiCプロセス
で用いられている炉アニールと同程度の活性化率が得ら
れていることが明らかになった。
【0027】さらに、ホール測定を行った上記2種類の
試料に対して原子間力顕微鏡(AFM)で表面モフォロジ
ーの観察を行った。図5は炉アニールを行った試料のAF
M像であるが、表面Si及びC元素の脱離によるステップバ
ンチングが起こり300〜400Å程度の大きなステップが観
察され、表面凹凸の指標であるRmsも10.35nmと非常に大
きな値になっている。一方、レーザアニールを行った試
料のAFM像では(図6)上記のようなステップバンチン
グは全く観察されず、Rmsも0.992nmと非常に小さな値に
なっておりレーザ照射前とほとんど同じである。このよ
うな表面凹凸は電極を付ける場合にコンタクト抵抗の増
加を招くおそれがありデバイスプロセスにおいても大き
な問題となる。この点においてもレーザアニールの優位
性が確認された。
【0028】次に実際のデバイスへの応用を試みるため
レーザアニールを用いてpnダイオードを作製し電圧・電
流特性を測定した。図7にpnダイオードの素子断面を示
す。n+型基板8(Nd-Na=1.0x1019/cm3)上のn-エピタキ
シャル層7(4.9μm、Nd-Na=4.0x1015/cm3)に形成され
たAl+イオン注入層6(注入条件は同上)を基板温度700
℃で多段階パワー密度レーザ光照射(4段階:0.8、1.
0、1.2、1.3J/cm2)し、表面にはAl/Ti/Al電極5(1000
Å /500 Å /1000 Å)を、裏面にはNi電極9(2000
Å)を電子ビーム蒸着した。さらに、表面電極をマスク
材として反応性イオンエッチング法によりメサ型にエッ
チングを行い、電極のシンタリングアニール(1000℃)
を行った後、表面電極5と裏面電極9の間の電圧・電流
特性を測定した。
【0029】図8は、順方向特性、図9は、逆方向特性
であり、いくつかの表面電極で測定を行った。これらの
図から明らかなように作製した素子は、整流性を示して
おり、レーザアニールによるpnダイオードが作製可能で
あることを確認した。さらに、逆漏れ電流は、-100Vで
1.59x10-6A/cm2、逆耐圧は、少なくとも450V以上あり、
かなり良い特性が得られた。
【0030】
【第二の実施例】4H-SiCへN+をイオン注入した試料に対
してレーザアニールを試みた。4x4mm2にカットされたp
型4H-SiC基板(エピタキシャル膜:4.9μm、Na -Nd-=5.0
x1015/cm3)に対してN+イオンを30-100kVの加速エネル
ギーの範囲でトータルドーズ4.0x10 15/cm2の多段階エネ
ルギーイオン注入を行った。この際、基板温度は基板の
アモルファス化を抑制するために500℃に加熱した。ま
た、イオン注入中の基板汚染を防ぐため、かつSiC表面
付近で所望の不純物密度を得るためにSiC表面上に200Å
の熱酸化膜(SiO2)を形成し、その上からイオン注入を
行った。この時のイオン注入層の厚みはシミュレーショ
ンより2000Åと見積もられた。
【0031】次に、イオン注入したSiC試料を真空チェ
ンバー中に格納し1.0x10-7Torrまで真空引きを行い、波
長308nmのXeClエキシマレーザ光照射を行った。700℃に
保った状態で0.8J/cm2、1.0J/cm2、1.2J/cm2、1.3J/cm2
の順番で徐々に照射パワー密度を上げながらエキシマレ
ーザ光を合計2400ショット(各々のパワー密度で600シ
ョットずつ)照射した試料、及び1600℃、5分間の炉ア
ニールを行った試料のN原子の深さ分布をSIMSにより測
定した結果を図10に示す。レーザアニールした試料は
シミュレーション結果とほぼ一致した分布をしている
が、炉アニールした試料では全体的に表面側にシフトし
たような分布が観察された。これは、炉アニールにより
表面構成元素が蒸発し一部表面層が消失している事が原
因であると考えられる。この結果より、炉アニールでは
表面元素の蒸発を考慮に入れた素子設計が必要であるの
に対し、レーザアニールではその必要がないことが明ら
かになった。
【0032】さらに、伝導型、シート抵抗及びキャリア
密度を明らかにするためにレーザアニールした試料に対
してvan der Pauwによるホール測定を行った。その結果
伝導型はn型を示し、既に炉アニールで報告されている
値と比較しても、シート抵抗は474Ω/□と低く、キャリ
ア密度は3.20x1020/cm3と高い値が得られた。以上の結
果より、高温加熱(700℃)及び多段階パワー密度レー
ザ光照射の相乗効果により、深さ2000ÅのN+イオン注入
層は通常のSiCプロセスで用いられている炉アニールと
同程度か、またはそれ以上の活性化率が得られているこ
とが明らかになった。
【0033】
【第三の実施例】4H-SiCへP+をイオン注入した試料に対
してレーザアニールを試みた。4x4mm2にカットされたp
型4H-SiC基板(エピタキシャル膜:4.9μm、Na -Nd-=5.0
x1015/cm3)に対してP+イオンを30-100kVの加速エネル
ギーの範囲でトータルドーズ5.7x10 15/cm2の多段階エネ
ルギーイオン注入を行った。この際、基板温度は基板の
アモルファス化を抑制するために500℃に加熱した。ま
た、イオン注入中の基板汚染を防ぐため、かつSiC表面
付近で所望の不純物密度を得るためにSiC表面上に200Å
の熱酸化膜(SiO2)を形成し、その上からイオン注入を
行った。この時のイオン注入層の厚みはシミュレーショ
ンより1300Åと見積もられた。
【0034】次に、イオン注入したSiC試料を真空チェ
ンバー中に格納し1.0x10-7Torrまで真空引きを行い、波
長308nmのXeClエキシマレーザ光照射を行った。700℃に
保った状態で0.8J/cm2、1.0J/cm2、1.2J/cm2、1.3J/cm2
の順番で徐々に照射パワー密度を上げながらエキシマレ
ーザ光を合計2400ショット(各々のパワー密度で600シ
ョットずつ)照射した試料、及び1600℃、5分間の炉ア
ニールを行った試料の伝導型、シート抵抗及びキャリア
密度を明らかにするために、それぞれの試料に対してva
n der Pauwによるホール測定を行った。その結果伝導型
はいずれもn型を示し、レーザアニールした試料はシー
ト抵抗は153Ω/□、キャリア密度は2.45x1020/cm3、一
方炉アニールした試料はシート抵抗は135Ω/□、キャリ
ア密度は1.13x1020/cm3という値が得られた。炉アニー
ルした試料は、シート抵抗ではレーザアニールした試料
よりも低く特性はよいが、キャリアの活性化率ではレー
ザアニールした試料よりも低く劣っている。以上の結果
より、高温加熱(700℃)及び多段階パワー密度レーザ
光照射の相乗効果により、深さ1300ÅのP+イオン注入層
は通常のSiCプロセスで用いられている炉アニール以上
の活性化率が得られていることが明らかになった。
【0035】
【発明の効果】高温加熱及び多段階パワー密度レーザ光
照射の相乗効果により、かなり深いイオン注入層におい
ても通常のSiCプロセスで用いられている炉アニール以
上の活性化率が得ることができる。
【図面の簡単な説明】
【図1】Al原子の深さ分布シミュレーション計算結果
【図2】均一な光照射後のSiC表面の顕微鏡像
【図3】試料の電極等の配置図
【図4】表面電極間の電圧・電流特性図
【図5】炉アニールを行った試料のAFM像
【図6】レーザアニールを行った試料のAFM像
【図7】pn接合ダイオードの素子断面図
【図8】順方向電流電圧特性図
【図9】逆方向電流電圧特性図
【図10】炉アニールを行った試料におけるN原子の深
さ分布をSIMSにより測定した結果図
【符号の説明】
1・・・Al電極 2・・・Alイオン注入層 3・・・nエピタキシャル層 4・・・n型基板 5・・・Al/Ti/Al電極 6・・・Alイオン注入層 7・・・nエピタキシャル層 8・・・n型基板 9・・・Ni電極
───────────────────────────────────────────────────── フロントページの続き (71)出願人 599137471 田上 尚男 茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内 (71)出願人 599101922 小林 直人 茨城県つくば市東1ー1−1 独立行政法 人産業技術総合研究所 (72)発明者 田中 保宣 茨城県つくば市梅園1丁目1番4 経済産 業省産業技術総合研究所電子技術総合研究 所内 (72)発明者 荒井 和雄 茨城県つくば市梅園1丁目1番4 経済産 業省産業技術総合研究所電子技術総合研究 所内 (72)発明者 田上 尚男 茨城県つくば市梅園1丁目1番4 経済産 業省産業技術総合研究所電子技術総合研究 所内 (72)発明者 小林 直人 茨城県つくば市梅園1丁目1番4 経済産 業省産業技術総合研究所電子技術総合研究 所内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】不純物イオンを注入されたワイドギャップ
    半導体に対し、該半導体を加熱した状態において、該半
    導体材料のバンドギャップエネルギー以上のエネルギー
    を有するレーザ光を照射することにより該半導体を電気
    的に活性化することを特徴とする不純物イオン注入層の
    活性化方法。
  2. 【請求項2】上記レーザ光のパワー密度を変化させて照
    射することを特徴とする請求項1記載の不純物イオン注
    入層の活性化方法。
  3. 【請求項3】上記レーザ光のパワー密度を段階的に増加
    させることを特徴とする請求項2記載の不純物イオン注
    入層の活性化方法。
  4. 【請求項4】上記半導体材料が炭化シリコン、窒化ガリ
    ウム又はダイヤモンドであることを特徴とする請求項1
    記載の不純物イオン注入層の活性化方法。
  5. 【請求項5】上記レーザは、パルスレーザであることを
    特徴とする請求項1記載の不純物イオン注入層の活性化
    方法。
  6. 【請求項6】加熱温度は100乃至1000℃であるこ
    とを特徴とする請求項1記載の不純物イオン注入層の活
    性化方法。
  7. 【請求項7】上記半導体の表面にレーザ光をほとんど吸
    収しないマスクを被覆した状態でレーザ光を照射するこ
    とを特徴とする請求項1記載の不純物イオン注入層の活
    性化方法。
JP2001090747A 2001-03-27 2001-03-27 不純物イオン注入層の活性化法 Expired - Lifetime JP3820424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001090747A JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090747A JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Publications (2)

Publication Number Publication Date
JP2002289550A true JP2002289550A (ja) 2002-10-04
JP3820424B2 JP3820424B2 (ja) 2006-09-13

Family

ID=18945493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090747A Expired - Lifetime JP3820424B2 (ja) 2001-03-27 2001-03-27 不純物イオン注入層の活性化法

Country Status (1)

Country Link
JP (1) JP3820424B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006237179A (ja) * 2005-02-24 2006-09-07 National Institute Of Advanced Industrial & Technology ダイヤモンドのオーム性接合部の形成方法
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2009246034A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 電界効果トランジスタの製造方法
JP2009252811A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
US7718450B2 (en) 2005-05-09 2010-05-18 Rohm Co., Ltd. Method for manufacturing nitride semiconductor device
WO2010082476A1 (ja) 2009-01-16 2010-07-22 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
US7833866B2 (en) 2006-12-18 2010-11-16 Renesas Electronics Corporation Manufacture of semiconductor device
JP2010537447A (ja) * 2007-08-29 2010-12-02 クリー, インコーポレイティッド 窒化物ベースのhemtの高温イオン注入
US7888250B2 (en) 2006-02-23 2011-02-15 Ihi Corporation Method and apparatus for activating compound semiconductor
DE102010042136A1 (de) 2009-10-20 2011-04-21 Denso Corporation, Kariya-City Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung
JP2011176337A (ja) * 2005-06-20 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド半導体素子およびその製造方法
JP2011204809A (ja) * 2010-03-25 2011-10-13 Mitsubishi Electric Corp 枚葉型熱処理装置
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
WO2012077443A1 (ja) 2010-12-07 2012-06-14 住友電気工業株式会社 半導体装置の製造方法
JP2012231037A (ja) * 2011-04-27 2012-11-22 Kyushu Institute Of Technology 半導体基板及びその製造方法
US8941122B2 (en) 2012-04-03 2015-01-27 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
US9105558B2 (en) 2013-04-08 2015-08-11 Denso Corporation Silicon carbide semiconductor device and manufacturing method of the same
JP2015185693A (ja) * 2014-03-25 2015-10-22 住友重機械工業株式会社 半導体装置の製造方法
JP2017208429A (ja) * 2016-05-18 2017-11-24 富士電機株式会社 処理装置および半導体装置の製造方法
JP2019094254A (ja) * 2017-11-17 2019-06-20 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
US11201223B2 (en) 2019-08-27 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5432480B2 (ja) * 2008-07-02 2014-03-05 ルネサスエレクトロニクス株式会社 Si基板上のGaN系デバイスの熱処理方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506100B2 (ja) * 2003-05-09 2010-07-21 三菱電機株式会社 炭化珪素ショットキーバリアダイオードの製造方法
JP2004335815A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 炭化珪素ショットキーバリアダイオードの製造方法
JP2006237179A (ja) * 2005-02-24 2006-09-07 National Institute Of Advanced Industrial & Technology ダイヤモンドのオーム性接合部の形成方法
US7718450B2 (en) 2005-05-09 2010-05-18 Rohm Co., Ltd. Method for manufacturing nitride semiconductor device
JP2006324585A (ja) * 2005-05-20 2006-11-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2011176337A (ja) * 2005-06-20 2011-09-08 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド半導体素子およびその製造方法
US7888250B2 (en) 2006-02-23 2011-02-15 Ihi Corporation Method and apparatus for activating compound semiconductor
US7833866B2 (en) 2006-12-18 2010-11-16 Renesas Electronics Corporation Manufacture of semiconductor device
JP2010537447A (ja) * 2007-08-29 2010-12-02 クリー, インコーポレイティッド 窒化物ベースのhemtの高温イオン注入
EP2690653A3 (en) * 2007-08-29 2014-03-05 Cree, Inc. High temperature ion implantation of nitride based HEMTS
US7998848B2 (en) * 2008-03-28 2011-08-16 Furukawa Electric Co., Ltd. Method of producing field effect transistor
JP2009246034A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 電界効果トランジスタの製造方法
US8252672B2 (en) 2008-04-02 2012-08-28 Mitsubishi Electric Corporation Silicon carbide semiconductor device comprising silicon carbide layer and method of manufacturing the same
JP2009252811A (ja) * 2008-04-02 2009-10-29 Mitsubishi Electric Corp 炭化珪素半導体装置及びその製造方法
US8679882B2 (en) 2009-01-16 2014-03-25 Show A Denko K.K. Method of manufacturing semiconductor device, semiconductor device, and semiconductor apparatus
WO2010082476A1 (ja) 2009-01-16 2010-07-22 昭和電工株式会社 半導体素子の製造方法及び半導体素子、並びに半導体装置
DE102010042136A1 (de) 2009-10-20 2011-04-21 Denso Corporation, Kariya-City Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung
DE102010042136B4 (de) 2009-10-20 2018-06-28 Denso Corporation Verfahren zur herstellung einer siliciumcarbidhalbleitervorrichtung und eine nach dem verfahren hergestellte halbleitervorrichtung
US8216929B2 (en) 2009-10-20 2012-07-10 Denso Corporation Method of manufacturing silicon carbide semiconductor device
JP2011204809A (ja) * 2010-03-25 2011-10-13 Mitsubishi Electric Corp 枚葉型熱処理装置
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
CN102859660A (zh) * 2010-12-07 2013-01-02 住友电气工业株式会社 制造半导体器件的方法
US8609521B2 (en) 2010-12-07 2013-12-17 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor device
JP2012124263A (ja) * 2010-12-07 2012-06-28 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2012077443A1 (ja) 2010-12-07 2012-06-14 住友電気工業株式会社 半導体装置の製造方法
JP2012231037A (ja) * 2011-04-27 2012-11-22 Kyushu Institute Of Technology 半導体基板及びその製造方法
US9263267B2 (en) 2012-04-03 2016-02-16 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
US8941122B2 (en) 2012-04-03 2015-01-27 Denso Corporation Silicon carbide semiconductor device and method of manufacturing the same
US9105558B2 (en) 2013-04-08 2015-08-11 Denso Corporation Silicon carbide semiconductor device and manufacturing method of the same
JP2015185693A (ja) * 2014-03-25 2015-10-22 住友重機械工業株式会社 半導体装置の製造方法
JP2017208429A (ja) * 2016-05-18 2017-11-24 富士電機株式会社 処理装置および半導体装置の製造方法
JP2019094254A (ja) * 2017-11-17 2019-06-20 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
JP7096143B2 (ja) 2017-11-17 2022-07-05 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
US11201223B2 (en) 2019-08-27 2021-12-14 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer

Also Published As

Publication number Publication date
JP3820424B2 (ja) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3820424B2 (ja) 不純物イオン注入層の活性化法
US6037640A (en) Ultra-shallow semiconductor junction formation
US5087576A (en) Implantation and electrical activation of dopants into monocrystalline silicon carbide
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
WO2013108911A1 (ja) 半導体装置およびその製造方法
Desimoni et al. Ion beam synthesis of cubic FeSi2
JP2012146716A (ja) 半導体装置の製造方法
US6577386B2 (en) Method and apparatus for activating semiconductor impurities
JP2016063110A (ja) 半導体装置及びその製造方法
CN115692181A (zh) 在碳化硅(SiC)衬底上制造欧姆接触的方法
Cho et al. Fabrication of 50-nm gate SOI n-MOSFETs using novel plasma-doping technique
US6835626B2 (en) Method to overcome instability of ultra-shallow semiconductor junctions
Tanaka et al. Electrical activation of the ion-implanted phosphorus in 4H-SiC by excimer laser annealing
JP6870286B2 (ja) 炭化珪素半導体装置の製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
Godignon et al. Silicon carbide doping by ion implantation
JP3539738B2 (ja) 不純物添加方法
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JP6903254B1 (ja) 半導体装置の製造方法、及び、半導体装置
Russell et al. In situ boron incorporation and activation in silicon carbide using excimer laser recrystallization
KR102421173B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
Tabata et al. UV excimer laser annealing for next generation power electronics
US11862477B2 (en) Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer
Harada et al. Recrystallization and electrical properties of MeV P implanted 6H–SiC

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3820424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term