JP2648980B2 - 薄膜トランジスタ作製方法 - Google Patents
薄膜トランジスタ作製方法Info
- Publication number
- JP2648980B2 JP2648980B2 JP2241783A JP24178390A JP2648980B2 JP 2648980 B2 JP2648980 B2 JP 2648980B2 JP 2241783 A JP2241783 A JP 2241783A JP 24178390 A JP24178390 A JP 24178390A JP 2648980 B2 JP2648980 B2 JP 2648980B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- layer
- forming
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜トランジスタの作製方法に関するもので
ある。
ある。
従来、レーザー再結晶化による多結晶シリコン薄膜ト
ランジスタの作製法においては、チャンネル形成領域と
なる多結晶シリコン層をレーザー再結晶化によって形成
し、ソース，ドレイン領域となる不純物が添加された一
導電型を有する半導体層は、不純物イオン注入またはレ
ーザードーピングによって形成される。
ランジスタの作製法においては、チャンネル形成領域と
なる多結晶シリコン層をレーザー再結晶化によって形成
し、ソース，ドレイン領域となる不純物が添加された一
導電型を有する半導体層は、不純物イオン注入またはレ
ーザードーピングによって形成される。
しかし、従来の技術においては、チャンネル形成領域
のレーザー再結晶化工程と、ソース，ドレイン領域とな
る不純物が添加された一導電型を有する半導体層の形成
の工程である不純物イオン注入またはレーザードーピン
グは、別工程によって行われていた。
のレーザー再結晶化工程と、ソース，ドレイン領域とな
る不純物が添加された一導電型を有する半導体層の形成
の工程である不純物イオン注入またはレーザードーピン
グは、別工程によって行われていた。
不純物注入によってソース，ドレイン領域となる不純
物が添加された一導電型を有する半導体層を形成する場
合、注入した不純物を活性化するために試料を約800℃
の温度で熱処理することが必要である。
物が添加された一導電型を有する半導体層を形成する場
合、注入した不純物を活性化するために試料を約800℃
の温度で熱処理することが必要である。
このためにデバイスまたはガラス基板に熱ダメージを
与えることが避けられない。
与えることが避けられない。
また、レーザードーピングによってソース，ドレイン
領域となる不純物が添加された一導電型を有する半導体
層の形成をする場合、レーザー再結晶化工程によって形
成されたチャンネル部をカバーする必要があって、製造
工程の複雑化をもたらすことになるという問題があっ
た。
領域となる不純物が添加された一導電型を有する半導体
層の形成をする場合、レーザー再結晶化工程によって形
成されたチャンネル部をカバーする必要があって、製造
工程の複雑化をもたらすことになるという問題があっ
た。
本発明の目的は、レーザー再結晶化による多結晶シリ
コン薄膜トランジスタの作製法において、製造工程の複
雑化をもたらすことなく高い導電率を有する一導電型を
有する半導体層を形成し、高性能な薄膜トランジスタを
得る作製工程を発明することをその目的とする。
コン薄膜トランジスタの作製法において、製造工程の複
雑化をもたらすことなく高い導電率を有する一導電型を
有する半導体層を形成し、高性能な薄膜トランジスタを
得る作製工程を発明することをその目的とする。
本発明は、薄膜トランジスタの作製過程において、チ
ャンネル形成領域となる半導体層を結晶化させる工程
と、ソース，ドレイン領域となる不純物が添加された一
導電型を有する半導体層を活性化させる工程を同一工程
のレーザー照射によって行うことを特徴とする薄膜トラ
ンジスタ作製方法であって、前記ソース，ドレイン領域
となる不純物が添加された一導電型を有する半導体層
は、レーザー照射を行う工程において、直接レーザー照
射を受けないように薄膜層によってマスクされているこ
とを特徴とする薄膜トランジスタ作製方法である。
ャンネル形成領域となる半導体層を結晶化させる工程
と、ソース，ドレイン領域となる不純物が添加された一
導電型を有する半導体層を活性化させる工程を同一工程
のレーザー照射によって行うことを特徴とする薄膜トラ
ンジスタ作製方法であって、前記ソース，ドレイン領域
となる不純物が添加された一導電型を有する半導体層
は、レーザー照射を行う工程において、直接レーザー照
射を受けないように薄膜層によってマスクされているこ
とを特徴とする薄膜トランジスタ作製方法である。
ソース，ドレイン領域となる不純物が添加された一導
電型を有する半導体層をレーザー照射することによっ
て、100s/cm以上の高伝導率を有する一導電型を有する
半導体層を得ることができる。
電型を有する半導体層をレーザー照射することによっ
て、100s/cm以上の高伝導率を有する一導電型を有する
半導体層を得ることができる。
また、ａ−Siより成るチャンネル形成領域をレーザー
照射によって多結晶化させる技術は、高性能なｐ−SiTF
Tを得る方法として最良な方法として知られている。
照射によって多結晶化させる技術は、高性能なｐ−SiTF
Tを得る方法として最良な方法として知られている。
本発明は、レーザー照射によるチャンネル形成領域の
再結晶化工程と、ソース，ドレイン領域となる不純物が
添加された一導電型を有する半導体層の形成の工程であ
るレーザードーピング工程を同一工程によって行うこと
を特徴とするものである。
再結晶化工程と、ソース，ドレイン領域となる不純物が
添加された一導電型を有する半導体層の形成の工程であ
るレーザードーピング工程を同一工程によって行うこと
を特徴とするものである。
従来の技術においては、レーザー照射工程において必
要な場所以外にレーザーが照射されないようにマスクを
設けなければならなかった。
要な場所以外にレーザーが照射されないようにマスクを
設けなければならなかった。
しかし本発明の構成をとった場合、特別にマスクを設
ける必要がなく、しかも必要な工程は最小限度の一回の
レーザー照射でよい。
ける必要がなく、しかも必要な工程は最小限度の一回の
レーザー照射でよい。
また本発明においては、350℃の低温工程でｐ−SiTFT
を作製することが出来るので、安価なガラス基板を用い
ることができ工業的に有用である。
を作製することが出来るので、安価なガラス基板を用い
ることができ工業的に有用である。
〔実施例１〕 第１図に本発明の実施例としてスターガ型のｐ−SiTF
Tの作成工程を示す。
Tの作成工程を示す。
まず、ガラス基板（１）上に公知のスパッタ方法によ
りCr（２）を50nmの厚さに成膜し、ソース，ドレイン領
域となる不純物が添加された一導電型を有する半導体層
であるn+a−Si層（３）を50nmの厚さにPCVD法により以
下の条件により成膜した。
りCr（２）を50nmの厚さに成膜し、ソース，ドレイン領
域となる不純物が添加された一導電型を有する半導体層
であるn+a−Si層（３）を50nmの厚さにPCVD法により以
下の条件により成膜した。
成膜温度 350℃ RF出力（13.56MHz） 200W PH3（５％）:SiH4:H2＝0.2:0.3:50sccm この状態においてゲート領域形成パターニングを行い
第１図（ａ）の状態を得、ソース領域、ドレイン領域を
となるn+a−Si層（３）を形成せしめた。
第１図（ａ）の状態を得、ソース領域、ドレイン領域を
となるn+a−Si層（３）を形成せしめた。
つぎにチャンネル形成領域となるａ−Si層（４）を50
nm〜100nm本実施例においては100nmの厚さにマグネトロ
ン型RFスパッタ法により以下の条件で成膜し、第１図
（ｂ）の状態を得た。
nm〜100nm本実施例においては100nmの厚さにマグネトロ
ン型RFスパッタ法により以下の条件で成膜し、第１図
（ｂ）の状態を得た。
成膜温度 150℃ 圧力 0.5Pa RF出力（13.56MHz） 400W ターゲットはシリコンターゲットを使用 この状態において、ソース，ドレイン領域となる不純
物が添加された一導電型を有する半導体層であるn+a−S
i層（３）は、薄膜層であるａ−Si層（４）によってマ
スクされている状態になる。
物が添加された一導電型を有する半導体層であるn+a−S
i層（３）は、薄膜層であるａ−Si層（４）によってマ
スクされている状態になる。
つぎに、高真空中においてエキシマレーザーを全面に
照射してチャンネル形成領域の再結晶化とn+a−Si層
（３）の活性化を行った。
照射してチャンネル形成領域の再結晶化とn+a−Si層
（３）の活性化を行った。
レーザー照射条件 レーザー強度 200−300mJ/cm2 照射回数 50shots ここで、レーザーが直接照射される表面層にあたるａ
−Si層（４）は再結晶化が促進され、それと共にある程
度の厚さがあるため下部層であるn+層（３）には強度の
落ちたレーザーが照射されるようになる。すなわち、ａ
−Si層（４）を効果的な半透過性マスクとして用いるこ
とによって、n+層（３）に照射されるレーザーを、活性
化には十分な強度であるが、n+（３）層から不純物が拡
散する程の強度は持たないようにするのである。
−Si層（４）は再結晶化が促進され、それと共にある程
度の厚さがあるため下部層であるn+層（３）には強度の
落ちたレーザーが照射されるようになる。すなわち、ａ
−Si層（４）を効果的な半透過性マスクとして用いるこ
とによって、n+層（３）に照射されるレーザーを、活性
化には十分な強度であるが、n+（３）層から不純物が拡
散する程の強度は持たないようにするのである。
また、レーザービーム強度と照射回数の組合せを最適
化することによって、最小の照射回数で良好な性能を持
つデバイスを作製することが可能である。この工程の
後、ゲート酸化膜（５）を100nmの厚さにマグネトロン
型RFスパッタ法によって以下の条件によって形成した。
化することによって、最小の照射回数で良好な性能を持
つデバイスを作製することが可能である。この工程の
後、ゲート酸化膜（５）を100nmの厚さにマグネトロン
型RFスパッタ法によって以下の条件によって形成した。
圧力 0.5Pa O2 100％雰囲気 成膜温度 100℃ RF出力（13.56MHz） 400W さらにコンタクトホール開けパターニングを行った
後、Al電極（６）形成とパターニングをし、最後に水素
熱アニール（300℃,30min）を行い多結晶シリコン薄膜
トランジスタ（第１図（Ｃ））を完成させた。
後、Al電極（６）形成とパターニングをし、最後に水素
熱アニール（300℃,30min）を行い多結晶シリコン薄膜
トランジスタ（第１図（Ｃ））を完成させた。
〔実施例２〕 本実施例はプレーナ型の多結晶薄膜トランジスタを作
成した例である。
成した例である。
第２図に本実施例の作成工程を示す。
まずガラス基板（１）上にマグネトロン型RFスパッタ
法によりａ−Si膜（２）を100nmの厚さに形成した。
法によりａ−Si膜（２）を100nmの厚さに形成した。
成膜条件は以下の通りである。
成膜温度 150℃ RF（13.56MHz）出力 400W 圧力 0.5Pa つぎにソース，ドレイン領域となる不純物が添加され
た一導電型を有する半導体層であるn+a−Si層（３）を
以下の条件で50nmの厚さに成膜した。
た一導電型を有する半導体層であるn+a−Si層（３）を
以下の条件で50nmの厚さに成膜した。
成膜温度 350℃ RF（13.56MHz）出力 200W PH3（５％）:SiH4:H2＝0.2:0.3:50sccm この状態で図２（ａ）を得た。
つぎにデバイス分離パターニングをすることで第２図
（ｂ）の形状を得た。
（ｂ）の形状を得た。
さらにフィールド酸化膜（４）をスパッタ法により20
0nmの厚さに成膜し、ゲート領域パターニングを行い第
２図（ｃ）の形状を得た。
0nmの厚さに成膜し、ゲート領域パターニングを行い第
２図（ｃ）の形状を得た。
この状態において上面からレーザー照射を行いチャン
ネル形成領域（２）の再結晶化とn+a−Si層（３）の活
性化を行った。
ネル形成領域（２）の再結晶化とn+a−Si層（３）の活
性化を行った。
この場合薄膜層であるフィールド酸化膜（４）が半透
過性のマスクとなるので、レーザーが直接照射される表
面層にあたるａ−Si層（２）は再結晶化が促進されるの
に対して、フィールド酸化膜（４）にマスクされたn+a
−Si層（３）には強度の落ちたレーザーが照射されるこ
とになり、不純物が拡散しない程度の範囲で活性化され
る。
過性のマスクとなるので、レーザーが直接照射される表
面層にあたるａ−Si層（２）は再結晶化が促進されるの
に対して、フィールド酸化膜（４）にマスクされたn+a
−Si層（３）には強度の落ちたレーザーが照射されるこ
とになり、不純物が拡散しない程度の範囲で活性化され
る。
レーザー照射条件は、 レーザー強度 200−300mJ/cm2 照射回数 50shots またこのとき一導電型を有する半導体層（本実施例で
は薄膜層（３））をａ−Si層としてフィールド酸化膜
（４）に一導電型を有する不純物をあらかじめ添加する
ことよって、このレーザー照射の際に一導電型を有する
不純物がａ−Si層（３）に拡散してn+a−Si層を形成す
る方法もある。
は薄膜層（３））をａ−Si層としてフィールド酸化膜
（４）に一導電型を有する不純物をあらかじめ添加する
ことよって、このレーザー照射の際に一導電型を有する
不純物がａ−Si層（３）に拡散してn+a−Si層を形成す
る方法もある。
つぎにゲート酸化膜（５）を100nmの厚さに以下の条
件で成膜した。
件で成膜した。
圧力 0.5Pa O2 100％雰囲気 成膜温度 100℃ RF出力（13.56MHz） 400W さらにコンタクトホール開けパターニング、Al電極
（６）形成とパターニング、水素アニール（300℃,30mi
n）を行いプレーナ型の多結晶シリコン薄膜トランジス
タ（第２図（ｄ））を完成させた。
（６）形成とパターニング、水素アニール（300℃,30mi
n）を行いプレーナ型の多結晶シリコン薄膜トランジス
タ（第２図（ｄ））を完成させた。
上記２例が本発明の実施例であるが、より高性能な多
結晶薄膜トランジスタを作成する方法として、チャンネ
ル形成領域の再結晶化と一導電型をゆうする半導体層を
活性化する高真空雰囲中でのレーザー照射の後、不活性
雰囲気中において500mJ/cm2以上の高出力レーザーを少
なくとも1shot以上行なうことによって半導体層の極表
面にSiO2膜を形成し良好なSiO2/Si界面特性を得ること
は有効であった。これは半導体層極表面に存在する酸素
の存在と薄膜表面層のみを瞬間的に加熱するエキシマレ
ーザーの特性を利用したものである。
結晶薄膜トランジスタを作成する方法として、チャンネ
ル形成領域の再結晶化と一導電型をゆうする半導体層を
活性化する高真空雰囲中でのレーザー照射の後、不活性
雰囲気中において500mJ/cm2以上の高出力レーザーを少
なくとも1shot以上行なうことによって半導体層の極表
面にSiO2膜を形成し良好なSiO2/Si界面特性を得ること
は有効であった。これは半導体層極表面に存在する酸素
の存在と薄膜表面層のみを瞬間的に加熱するエキシマレ
ーザーの特性を利用したものである。
また、ゲート酸化膜（SiO2）を２層に分けて構成する
ことによって水素熱アニールの効果を高めることも有効
であった。
ことによって水素熱アニールの効果を高めることも有効
であった。
このゲート酸化膜の作成工程を以下に示す。
まず第１のゲート酸化膜としてSiO2膜をマグネトロン
型RFスパッタ法にによって以下の条件で20nmの厚さに成
膜する。
型RFスパッタ法にによって以下の条件で20nmの厚さに成
膜する。
圧力 0.5Pa O2 100％雰囲気 成膜温度 100℃ RF出力（13.56MHz） 400W SiO2ターゲット使用 つぎに第２のゲート酸化膜としてSiO2膜をマグネトロ
ン型RFスパッタ法にによって以下の条件で100nmの厚さ
に成膜する。
ン型RFスパッタ法にによって以下の条件で100nmの厚さ
に成膜する。
圧力 0.5Pa H2 100％雰囲気 成膜温度 100℃ RF出力（13.56MHz） 400W SiO2ターゲット使用 こうすることによって第２のゲート酸化膜に大量の水
素を混入させることができる。
素を混入させることができる。
そして水素熱アニールの際にこの水素がＰ−Siの粒界
ポテンシャルを低減させ、デバイス特性を向上させるの
である。
ポテンシャルを低減させ、デバイス特性を向上させるの
である。
なお第２のゲート酸化膜の成膜の際の雰囲気は水素10
0％に限らず10〜100％の範囲で最適化してもよく、上記
ゲート酸化膜を複数多層に重ねてもよい。
0％に限らず10〜100％の範囲で最適化してもよく、上記
ゲート酸化膜を複数多層に重ねてもよい。
本発明の構成をとることによって、レーザー再結晶化
による多結晶シリコン薄膜トランジスタの作製法におい
て、製造工程の複雑化をもたらすことなくレーザー再結
晶化工程と同時に高い導電率を有する一導電型を有する
半導体層を形成することができ、高性能な薄膜トタンジ
スタを得ることができた。
による多結晶シリコン薄膜トランジスタの作製法におい
て、製造工程の複雑化をもたらすことなくレーザー再結
晶化工程と同時に高い導電率を有する一導電型を有する
半導体層を形成することができ、高性能な薄膜トタンジ
スタを得ることができた。
１……ガラス基板 ２……Cr電極 ３……n+a−Si層 ４……ａ−Si（Ｐ−Si）層 ５……ゲート酸化膜 ６……Al電極 〔第２図において〕 １……ガラス基板 ２……ａ−Si（Ｐ−Si）層 ３……n+a−Si層 ４……フィールド酸化膜 ５……ゲート酸化膜 ６……Al電極
Claims (2)
- 【請求項１】基板上に、導電膜とソース、ドレイン領域
となる不純物が添加された一導電型を有する半導体層の
積層体を形成する工程と、 前記一導電型を有する半導体層を覆ってチャネル形成領
域となる半導体層を形成する工程と、 前記チャネル形成領域となる半導体層にレーザー光を照
射すると共に前記チャネル形成領域となる半導体層を介
して前記一導電型を有する半導体層にレーザー光を照射
することにより、チャネル形成領域となる半導体層を結
晶化させると共に、前記一導電型を有する半導体層を活
性化させる工程と を有することを特徴とする薄膜トランジスタの作製方
法。 - 【請求項２】基板上にチャネル形成領域となる半導体層
を形成する工程と、 チャネル形成領域となる半導体層上に、ソース、ドレイ
ン領域となる不純物が添加された一導電型を有する半導
体層を形成する工程と、 前記一導電型の半導体層上にフィールド酸化膜を形成す
る工程と、 前記一導電型の半導体層および前記フィールド酸化膜を
パターニングする工程と、 前記パターニングする工程により露出したチャネル形成
領域となる半導体層にレーザー光を照射すると共に前記
フィールド酸化膜を介して前記一導電型を有する半導体
層にレーザー光を照射することにより、前記パターニン
グする工程により露出したチャネル形成領域となる半導
体層を結晶化させると共に前記一導電型を有する半導体
層を活性化させる工程と を有することを特徴とする薄膜トランジスタの作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241783A JP2648980B2 (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタ作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2241783A JP2648980B2 (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタ作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04120738A JPH04120738A (ja) | 1992-04-21 |
| JP2648980B2 true JP2648980B2 (ja) | 1997-09-03 |
Family
ID=17079454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2241783A Expired - Lifetime JP2648980B2 (ja) | 1990-09-11 | 1990-09-11 | 薄膜トランジスタ作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648980B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2742747B2 (ja) * | 1992-05-29 | 1998-04-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを有する多層半導体集積回路 |
| KR970006260B1 (ko) * | 1994-01-07 | 1997-04-25 | 금성일렉트론 주식회사 | 박막트랜지스터 제조방법 |
| JPH07283415A (ja) * | 1994-04-12 | 1995-10-27 | Kodo Eizo Gijutsu Kenkyusho:Kk | 薄膜トランジスタとその製造方法 |
| JP2965283B2 (ja) * | 1994-07-13 | 1999-10-18 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 薄膜トランジスタの製造方法 |
| KR100192593B1 (ko) * | 1996-02-21 | 1999-07-01 | 윤종용 | 폴리 실리콘 박막 트랜지스터의 제조방법 |
| GB9613065D0 (en) * | 1996-06-21 | 1996-08-28 | Philips Electronics Nv | Electronic device manufacture |
| JP2014090045A (ja) * | 2012-10-30 | 2014-05-15 | Sanken Electric Co Ltd | イオン導入層の活性化方法、および、半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01225363A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| JPH02170543A (ja) * | 1988-12-23 | 1990-07-02 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
| JPH02189935A (ja) * | 1989-01-18 | 1990-07-25 | Mitsubishi Electric Corp | 薄膜トランジスタの製造方法 |
-
1990
- 1990-09-11 JP JP2241783A patent/JP2648980B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04120738A (ja) | 1992-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JPH07153961A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3402380B2 (ja) | 半導体回路およびその作製方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2648980B2 (ja) | 薄膜トランジスタ作製方法 | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3284899B2 (ja) | 半導体素子及びその製造方法 | |
| US7192815B2 (en) | Method of manufacturing a thin film transistor | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP3063018B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |