CN102741982B - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN102741982B
CN102741982B CN201180008006.8A CN201180008006A CN102741982B CN 102741982 B CN102741982 B CN 102741982B CN 201180008006 A CN201180008006 A CN 201180008006A CN 102741982 B CN102741982 B CN 102741982B
Authority
CN
China
Prior art keywords
laser
substrate
layer
ion implantation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180008006.8A
Other languages
English (en)
Other versions
CN102741982A (zh
Inventor
中泽治雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102741982A publication Critical patent/CN102741982A/zh
Application granted granted Critical
Publication of CN102741982B publication Critical patent/CN102741982B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

FZ-N衬底（1）的背面（1a）被离子注入磷和硼。然后，FZ-N衬底（1）的背面（1a）通过激光（14）的照射被激光退火，同时FZ-N衬底（1）通过衬底加热设备（31）保持在从100℃到500℃的范围内的预定温度。结果，形成FC层（9）和p+集电极层（10）。通过进行激光退火，在加热FZ-N衬底（1）时，可增加离子注入的磷和硼的激活比并获得所期望的扩散分布。结果，可增加已被离子注入FZ-N衬底（1）的背面（1a）的掺杂剂的激活比，而不会不利地影响FS型IGBT的前面结构。进一步地，可充分修复由离子注入引起的晶体缺陷，并可获得预定扩散分布。

Description

用于制造半导体器件的方法
技术领域
本发明涉及用于制造半导体器件的方法。
背景技术
其中由大量晶体管或电阻器和功率半导体器件构成的电路被集成在芯片上的功率集成电路（IC）已经被广泛地用作计算机和通信设备的重要组件。
IGBT（绝缘栅双极型晶体管）是组合MOSFET（MOS栅场效应晶体管）的高速开关和电压驱动特性与双极晶体管的低导通（ON）电压特性的功率半导体器件。IGBT广泛应用于工业领域中，如通用逆变器、AC服务器或不间断电源（UPS）、以及开关电源，且还用于诸如微波炉、电饭锅和频闪观测器之类的家用电器。下一代绝缘栅双极晶体管的开发已经取得进展，研发出了使用新颖芯片结构且具有更低导通电压的晶体管，并寻求应用设备的损失减少和效率增加。
IGBT结构可以是穿通（PT）型、非穿通（NPT）型、以及场阻断（FS）型。实践中目前被量产的所有IGBT（除了用于音频功率放大器的一些p-沟道IGBT之外）具有n-沟道垂直双层扩散结构。在如下描述中，除非另有所指IGBT将被假设为n-沟道IGBT。
PT-型IGBT具有其中n+层(n+缓冲层)设置在p+外延衬底（p+集电极层）和n-层（n-型活性层）之间且位于n-型活性层中的耗尽层达到n缓冲层的结构，这是IGBT的主流基本结构。然而，例如，对于具有600V耐压性的IGBT系统而言具有约70μm厚度的n-活性层是足够的，不过在其中包括p+外延衬底部分的情况下，整个厚度变为约200μm到300μm，这太大了。相应地，NPT-型IGBT或FS-型IGBT已经被开发，其中通过使用由FZ（浮区）法形成的FZ衬底替代p+外延衬底并形成低掺杂量的浅p+集电极层减小了厚度和降低了成本。
图9是示出使用低掺杂量的浅p+集电极层的常规NPT-型IGBT的主要部分的截面图。这是1/2单元的截面图。使用低掺杂量的浅p+集电极层22（低注入p+集电极层）的NPT-型IGBT没有使用也用作支承衬底的p+外延衬底。因此，整个厚度（衬底的总厚度）基本小于PT-型IGBT中的厚度。在这样的结构中，可控制空穴的注入效率。作为结果，即使没有寿命控制，也可进行高速开关。然而，n-型活性层21的厚度大于在PT-型IGBT中的厚度且p+集电极层的注入效率较低。因此，导通电压采取较高的值。然而，如上所述，由于使用了不昂贵的FZ衬底替代了昂贵的p+外延衬底，可降低芯片的成本。
在附图中出现如下附图标记：1是FZ-N衬底、2是栅极氧化物膜、3是栅电极、4是p+基极层、5是n+发射极层、6是层间绝缘膜、7是发射电极、且11是背面电极(集电极电极)。在本说明书和附图中，分配给层或区域的参考标记n和p表示这些层或区域分别包括大量电子或空穴。进一步地，分配给n或p的参考标记+和-表示掺杂剂的浓度高于或低于没有被这样分配的层中的浓度。
图10是示出常规FS型IGBT的主要部分的截面图。基本结构与PT型IGBT的相同。然而，PT型IGBT使用较厚的p+外延衬底，而FS型IGBT使用FZ-N衬底1替代该p+外延衬底。结果，相对于PT型IGBT的厚度，FS型IGBT的总厚度被进一步减小100μm到200μm。类似于PT型IGBT，n-活性层21被制成约70μm以适应600V耐压并被耗尽。为此，n+场阻断层9被设置在n-活性层21之下。n+场阻断层9类似于形成于PT型IGBT中的n+缓冲层而动作。在接近于集电极的一侧上，低掺杂量的浅p+扩散层10被用作低注入p+集电极层。结果，与NPT型IGBT的情况中一样，不需要寿命控制。还有沟槽栅极结构的FS型IGBT，其中在芯片表面上形成窄而深的沟（槽）（未在图中示出），且在其侧面上形成MOS栅结构，从而进一步降低导通电压。通过设计优化等，目前已经进一步减小了衬底的总厚度。
进一步地，在没有中间DC转换的情况下进行直接AC-AC转换的矩阵转换器，已经引起了很多注意。与常规逆变器比较，这样的转换器不需要电容器且其优点在于可减少电源的高频。然而，由于输入是交流电流，对于半导体开关而言需要对反向电压的耐压性。当使用常规IGBT时，应当串联连接反向阻断型二极管以实现所使用设备的反向阻断。
图11是示出常规反向阻断型IGBT的主要部分的截面图。此反向阻断IGBT是在维持常规IGBT的基本性能的同时可耐受反向电压的IGBT。因此，除了存在用于赋予反向阻断能力的分隔层24（p+层）之外，基本配置与NPT型IGBT的配置相同。由于反向阻断IGBT不需要串联二极管，导通损耗可减半，藉此对于提高矩阵转换器的转换效率作出了重大贡献。形成深度大于或等于100μm的深结的技术（形成分隔层的技术）和产生厚度小于或等于100μm的极薄晶片的技术（厚度减薄技术）的组合使得有可能制造高性能反向阻断IGBT。
然而，为了实现总厚度为约70μm的薄IGBT，有必要解决与生产相关联的问题，诸如背面的背部研磨、来自背面的离子注入、背面的热处理、以及薄晶片的翘曲。
图12到18是示出用于制造常规FS型IGBT 200的方法的截面图。在图12-18中，按工艺步骤的顺序示出制造工艺中的半导体器件的主要部分的截面图。在衬底上形成FS型IGBT基本可分为正面侧处理和背面处理。首先，将解释正面侧处理。图15所示器件的正面结构8由栅极氧化物膜2、栅电极3、p+基极层4、n+发射极层5、层间绝缘膜6、和发射电极7构成。
首先，在FZ-N衬底1b的正面侧上沉积SiO2和有机硅聚合物，且通过使用光刻的开窗工艺形成栅极氧化物膜2和栅电极3。结果，在FZ-N衬底1b的正面侧上形成绝缘栅结构（MOS栅结构）（图12）。此处所称的开窗工艺是选择性移除栅极氧化物膜2和栅电极3并暴露FZ-N衬底1b的正面的工艺。
然后，在FZ-N衬底1b的正面侧上形成p+基极层4，且在此p+基极层4中形成n+发射极层5。在此情况下，通过使用栅电极3作为掩模的自对准形成p+基极层4和n+发射极层5。然后在FZ-N衬底1b的正面侧上形成BPSG(硼磷硅酸盐玻璃)且进行开窗处理来形成层间绝缘膜6（图13）。通过开窗处理，p+基极层4和n+发射极层5被选择性地暴露。
然后，沉积铝-硅膜来与n+发射极层5相接触，且形成用作发射电极7的正面电极。为了实现稳定的接合能力和低电阻布线，在之后的步骤中在约400°C到500°C的低温下对铝-硅膜热处理。然后，通过使用聚酰亚胺等形成绝缘保护膜（在图中未示出）来覆盖FZ-N衬底1b的正面（图14）。通过前述步骤完成正面侧工艺，并形成正面结构8（见图15）。然后，转换至背面侧工艺。
在背面侧工艺中，首先，通过背部研磨或蚀刻将FZ-N衬底1b从正面侧开始抛光至期望厚度，且减小了晶片厚度（厚度减薄）并获得薄的FZ-N衬底1（图15）。然后，依序执行磷（P）的离子注入12和硼（B）的离子注入13至FZ-N衬底1的背面1a侧，并形成n+层9a和p+层10a（图16）。
然后在电炉（在图中未示出）中进行在350°C到500°C的温度处的低温热处理，或通过来自背面1a的激光14的照射进行激光退火。结果，激活注入有磷的n+层9a和注入有硼的p+层10a，并形成FS层9（n+场阻断层）和p+集电极层10。在用静电吸盘等固定FZ-N衬底1之后用激光对背面1a进行实际照射（图17）。
由诸如铝层、钛层、镍层、和金层之类的金属膜的组合构成的背面电极11被形成在p+集电极层10的正面上（图18）。最后，在切片为芯片状（未在图中示出）之后，通过超声布线结合将铝线固定地附连至作为正面电极的发射电极7。预定固定元件由焊料层连接至后面电极11。藉此完成了FS型IGBT 200的制造。
已经提出其中衬底进行了加热的状态下的离子注入以及在其中衬底进行了加热的状态下的离子注入与激光退火的组合，作为用于激活掺杂层的方法（见，例如，下述专利文献1）。在使用（附加地使用）专利文献1中所述技术的情况下所用的制造装置设置有四个结构单元，即，离子注入单元、激光照射单元、光学系统反射镜、和衬底加热单元。当没有使用（没有附加地使用）专利文献1中所述的技术时，例如，四个上述结构单元中的离子注入单元用作与其他结构单元分离的组件，且该制造方法类似于例如用于制造如图12到18中所示的常规FS型IGBT 200的方法。
进一步地，用于通过使用具有不同波长的两个激光退火装置来激活离子注入层的方法已经被提出作为一种单独的方法（见，例如，专利文献2）。
进一步地，还已经提出了FS-IGBT的背面浓度和激活比（参见，例如，专利文献3）。
图19是示出一般激光退火装置的主要部分的配置图。在图19所示的激光退火装置中，FZ-N衬底1用静电吸盘17固定、且FZ-N衬底1的背面1a经由光系统反射镜16用激光照射单元15发射出来的激光14照射。在激光退火装置中，FZ-N衬底1的背面1a侧因此被激光退火，来激活已引入背面1a侧的掺杂剂。
专利文献1：日本专利申请公开No.2005-268487
专利文献2：日本专利公报No.4043865
专利文献3：日本专利公报No.4088011
上述内容指出上述问题与常规制造方法相关联。
（1）当激活比被增加从而获得FS型IGBT的FS层9中的预定扩散分布时，这不可通过电炉中的低温（350°C到500°C）热处理达到。
（2）当FZ-N衬底1处于室温状态时，在激光退火中，FS层9中缺陷的修复是不充分的。
（3）在一般激光退火装置中，没有设置用于加热衬底的机制。因此，为了进行问题（2）中指示的缺陷修复，有必要单独在低温（350°C到500°C）下进行热处理。在此情况下，由于铝电极（发射电极7）已形成在正面侧上，因此在低温下进行热处理。
在一般的激光退火装置中，FZ-N衬底1被固定至静电吸盘17（见图19），且加热机构难以附连至静电吸盘17。为此，不能在其中FZ-N衬底1进行了加热的状态下进行激光退火。
（5）与专利文献1中所述方法相关联的问题在于当同时进行离子注入和激光退火时，在加热衬底时在衬底中会出现已经注入离子但没有被激光照射的区域，除非进行控制以使离子注入的持续时间基本等于激光照射的持续时间。
换言之，离子注入的持续时间、激光照射的持续时间、以及这些工艺中的芯片温度状态相互关联，不同芯片间的扩散分布不同、且器件的质量比降低。
下文将描述芯片之间扩散分布的展布。图20是示出扩散分布如何变得不稳定的说明性示图。已经经受离子注入同时对经受离子注入的表面上进行激光照射的FZ-N衬底1在图20中纸面的上侧示出。通过在平行于FZ-N衬底1表面的方向101中往复移动激光器以及扫描整个衬底来持续进行照射。在图20纸面的下侧中示出用激光照射FZ-N衬底1的激活状态的特性。在图20中的特性图中，对横坐标绘制出距离FZ-N衬底1的背面1a的深度。在FZ-N衬底1的背面1a中p+集电极层10和FS层9依序形成在距离背面1a达1μm的深度。在特性图中的参考标记p和n表示p+集电极层10和FS层9。在为形成FS层9而执行的离子注入中，掺杂剂是硼（B）、加速能量是50keV、且剂量是1.0×1015cm2。在为形成p+集电极层10而执行的离子注入中，掺杂剂是磷（P）、加速能量是240keV、且剂量是1.0×1013cm-2。在离子注入过程中FZ-N衬底1的温度维持在400°C。
如图20中的特性图所示，在经受激光照射的区域（激光退火芯片）102中，沿实线所示的曲线111进行激活。换言之，曲线111表示其中同时进行离子注入和激光照射的情况中的激活状态。用辐射能量密度为2.8J/cm2的YAG 2ω层进行激光退火。换言之，在没有用激光照射的区域（没有被激光退火的芯片）103中，如用虚线表示的曲线112所示的p+集电极层10和FS层9的激活是不充分的。在其中在离子注入和激光照射同步执行的条件下，离子注入整个衬底表面所需的时间短于激光照射所需要的时间的情况下获得这样的结果。进一步地，当在室温进行离子注入的情况下（在图中未示出芯片的平面形状），p+集电极层10和FS层9没有被激活，如用虚线表示的曲线113所示。
进一步地，当使用（同时使用）专利文献1中所述的技术时，由离子注入单元、激光照射单元、和衬底加热单元构成制造装置。结果，制造装置的尺寸非常大。当没有使用（没有同时使用）专利文献1中所述的技术时，应该增加激光照射能量从而增加被离子注入的掺杂剂的激活比，且衬底表面可被损坏。进一步地，当在离子注入中同时激活具有低穿透深度的掺杂剂和具有高掺杂深度的掺杂剂时，两种类型的掺杂剂难以被有良好效率地激活。
（6）上述专利文献2和专利文献3没有描述其中在离子注入后衬底加热的状态下进行激光退火的特征，这是本发明的特殊特征。
发明内容
本发明的目的在于解决相关技术中存在的上述问题，并在不负面影响器件的正面结构的情况下增加已经被离子注入背面的掺杂剂的激活比。本发明的另一个目的是足够地修复由离子注入引起的晶体缺陷并获得期望的扩散分布。
为了解决上述问题并实现本发明的目的，根据本发明的用于制造半导体器件的方法具有如下特征。首先，在半导体衬底（例如FZ-N衬底）的第一主面上执行形成正面结构的步骤，所述正面结构诸如半导体器件（例如，FS型IGBT）的发射极层和栅电极。然后，进行研磨半导体衬底的第二主表面并减薄半导体衬底厚度至等于或小于100μm厚度的步骤（也称为膜厚减薄）。然后，进行将掺杂剂（例如，磷或硼）离子注入至作为厚度被减薄后的半导体衬底的第二主表面的后表面的步骤。然后，通过用激光照射第二主面激活该掺杂剂并在其中厚度被减薄后的半导体衬底进行了加热的状态下进行激光退火的步骤。在激光退火步骤中，半导体衬底的加热温度是100℃到500℃。用于所述激光退火中的激光的波长是200nm到900nm。激光的辐射能量密度为1.2J/cm2到4J/cm2。进一步，激光由YAG 2ω激光和半导体激光构成，且所述YAG 2ω激光和所述半导体激光的照射同时执行。
进一步，为了解决上述问题并实现本发明的目的，用于根据本发明用于制造半导体器件的方法具有如下特征。首先，在半导体衬底（例如FZ-N衬底）的第一主面上执行形成正面结构的步骤，所述正面结构诸如半导体器件（例如，FS型IGBT）的发射极层和栅电极。然后，进行研磨半导体衬底的第二主面并减少半导体衬底厚度至等于或小于100μm厚度的步骤（也被称为膜厚减少）。然后，进行将掺杂剂（例如，磷或硼）离子注入至作为厚度被减薄后的半导体衬底的第二主表面的后表面的步骤。然后，通过用激光照射第二主面激活该掺杂剂并在其中厚度被减薄后的半导体衬底进行了加热的状态下进行激光退火的步骤。在激光退火步骤中，半导体衬底的加热温度是100℃到500℃。用于所述激光退火中的激光的波长是200nm到900nm。激光的辐射能量密度为1.2J/cm2到4J/cm2。进一步，激光是从两个YAG 2ω激光器中照射出来的，且两个激光以500ns的间距的100ns脉冲被照射。
根据本发明，通过在加热情况下进行激光退火，有可能增加激活比。进一步，随着在上述范围内的加热温度，已经被离子注入衬底背面中的掺杂剂可在不会不利地影响已经被形成于衬底的前面上的半导体器件的前面结构化的情况下被激活。使用在上述范围内的波长，可充分激活扩散深度大至大约1μm的掺杂剂。进一步，随着在上述范围内的照射能量密度，可增加已经被离子注入背表面的掺杂剂的激活比。当照射能量密度在上述范围外时，高激活比难以获得或在正面结构上产生不利影响。随着上述激光组合，可能获得位于宽范围内的激光波长并以较好效率和较高激活比激活具有较小扩散深度的扩散层（p+集电极层等）和深扩散层（FS层）。
进一步，根据上述发明，其中在离子注入层的激活过程中加热衬底，呈现其中在加热的效果下容易激活离子注入层的状态。在此情况下，当执行激光照射时，相对于从室温执行激光退火的情况下，增加了热对激活的效果且促成了激活。在距离激光照射面较深的层上产生加热衬底的特别显著的效果，因为激光照射的热不可能会穿透这些层。这样的方法对于激活FS层是有效的。进一步地，可充分修复离子注入层中的晶体缺陷。此外，由于在激光退火过程中正面结构的温度被维持在低于或等于500℃，对发射电极没有产生不利效果（氧化、熔化等）。结果，可能提供用于制造具有良好特性和高激活比的半导体器件的方法。
根据本发明的半导体装置展现的效果是，在不会不利地影响器件的正面结构的情况下，已经被离子注入背面中的掺杂剂的激活比可增大。另一个效果是因为可充分修复通过离子注入引起的晶体缺陷，可以较小展布（spread）获得所期望的扩散分布。
附图说明
图1是示出根据实施例1的用于制造半导体器件的方法的截面图。
图2是示出根据实施例1的用于制造半导体器件的方法的截面图。
图3是示出根据实施例1的用于制造半导体器件的方法的截面图。
图4是示出根据实施例1的用于制造半导体器件的方法的截面图。
图5是示出FS型IGBT 100的扩散分布的特性图。
图6是示出使用照射能量密度作为参数的FS层的厚度和衬底温度之间的关系的特性图。
图7是示出使用激光器的组合作为参数的FS层的厚度和衬底温度之间的关系的特性图。
图8是示出根据实施例2的用于制造半导体器件的装置的主要部分的配置图。
图9是示出使用低掺杂量的浅p+集电极层的常规NPT型IGBT的主要部分的截面图。
图10是示出常规FS型IGBT的主要部分的截面图。
图11是示出反向阻断型IGBT的主要部分的截面图。
图12是示出用于制造FS型IGBT的常规方法的截面图。
图13是示出用于制造FS型IGBT的常规方法的截面图。
图14是示出用于制造FS型IGBT的常规方法的截面图。
图15是示出用于制造FS型IGBT的常规方法的截面图。
图16是示出用于制造FS型IGBT的常规方法的截面图。
图17是示出用于制造FS型IGBT的常规方法的截面图。
图18是示出用于制造FS型IGBT的常规方法的截面图。
图19是示出常规激光退火装置的主要部分的配置图。
图20是示出扩散分布如何变得不稳定的说明性示图。
用于实现本发明的最佳模式
下文将参考附图更为详细地说明用于制造半导体器件的方法的优选实施例。在本说明书和附图中，分配给层或区域的参考标记n和p表示这些层或区域分别包括大量电子或空穴。进一步地，分配给n或p的参考标记+和-表示掺杂剂的浓度高于或低于没有这样分配到标记的层中的浓度。在下文的优选实施例的描述和附图中，类似的组件分配有类似的参考标记且该处省略其冗余说明。
（实施例1）
图1到图4是示出根据实施例1的用于制造半导体器件的方法的截面图。在图1-4中，按工艺步骤的顺序示出制造工艺中的半导体器件的主要部分的截面图。考虑FS型IGBT 100（见图4）作为半导体器件的示例。在制造工艺中，对正面侧执行的工艺与常规工艺一样（见图12到14）。因此，此处仅解释背面侧工艺。与常规配置的部分相同的部分分配有相同的附图标记。
在FZ-N衬底1b上形成正面结构8。然后，如图14中所示，FZ-N衬底1b通过背部研磨或蚀刻来抛光至距离FZ-N衬底1b的背面侧达期望厚度，且获得薄晶片。结果，获得薄膜FZ-N衬底1。此衬底类似于图15中所示的FZ-N衬底1。
然后，从FZ-N衬底1的背面1a起依序执行磷（P）的离子注入12和硼（B）的离子注入13，并在FZ-N衬底1的背面1a上形成n+层9a和p+层10a。换言之，在n+层9a的正面侧上形成p+层10a。为了确保与背面电极（在图中未示出）的欧姆接触，可将BF2注入p+集电极层10以形成p++层（图2）。
然后，FZ-N衬底1被置于衬底加热单元31（例如，加热板）上，从而其背面1a面朝上且FZ-N衬底1的正面侧与衬底加热单元相接触。然后在通过衬底加热单元31的热18将FZ-N衬底1的温度维持（达约5分钟）在100℃到500℃之间的恒定水平处的状态下，从FZ-N衬底1的背面1a执行通过激光14照射的激光退火，n+层9a和p+层10a（见图2）被激活且形成FS层9（n+场阻断层）和p+集电极层10。激光退火的优选条件如下：激光14的波长处于200nm到900nm的范围内且激光14的照射能量密度在1.2J/cm2到4J/cm2的范围内。进一步地，执行热处理工艺从而p+基极层4或n+发射极层5的扩散分布没有改变，发射电极7没有被氧化和熔化。换言之，执行激光退火从而对于正面结构没有产生不利影响（图3）。
通过在p+集电极层10的表面上层叠诸如铝层、钛层、镍层、和金层之类的金属膜来形成背面电极（发射电极）11（图4）。最后，尽管在图中没有示出，在执行分割以获得芯片状形状之后，通过超声布线结合将铝线固定地附连至作为正面电极的发射电极7，且通过焊料层将预定的固定元件（例如，要固定至基底底部的Cu基底）连接至背面电极11。结果，获得了如图4中所示的FS型IGBT 100。
（示例）
下文将说明离子注入和激光退火的优选条件。图5是示出FS型IGBT 100的扩散分布的特性图。扩散分布是通过SR（扩展阻抗）法测得的浓度分布。根据实施例1，制造了在制造工艺过程中具有不同衬底温度的两种类型的FS型IGBT 100。衬底温度是(a)室温（未加热；图5中的虚线）和(b)300℃（衬底进行了加热；图5中的实线）。其他条件如下。在衬底温度已经达到预定温度之后，衬底被允许放置达5分钟，然后通过用激光照射衬底的背面来执行激光退火。使用YAG 2ω激光器作为激光器，激光的照射能量密度为4J/cm2，且脉冲宽度为100ns。
离子注入条件如下：成为p+集电极层10的硼层的离子注入剂量是1×1015cm2、加速电压为50keV，成为FS层9的磷层的离子注入剂量是1×1012cm-2、且加速电压为700keV。在所有情况下离子注入过程中的倾斜角为7°。
图5中所示的结果表示FS层9的激活在(b)300°（衬底进行了加热）的情况下强于(a)室温（未加热）情况下。进一步地，由于离子注入和激光退火作为单独工艺执行，如前所述，可在已经事先维持在预定温度的加热板31被放置在FZ-N衬底1上且衬底中的温度分布变得均匀且不变的状态下，进行激光退火。结果，形成在FZ-N衬底1上的IGBT具有均匀温度；对于所有的IGBT获得不取决于FZ-N衬底1上的形成位置的均匀特性。
图6是示出FS层的厚度和衬底温度之间的关系（对此，采用照射能量密度作为参数）的特性图。根据实施例1，通过改变衬底温度和照射能量密度制造多个FS型IGBT100。在此情况下，当经离子注入的FZ-N衬底1在电炉中在900℃的温度下退火达30分钟时获得的FS层9的扩散深度（图6中的直线30）被取作为100%。离子注入条件如下：成为p+集电极层10的p+层10a（硼层）的离子注入剂量是1×1015cm-2、加速电压为50keV，成为FS层9的n+层9a（磷层）的离子注入剂量是1×1012cm-2、且加速电压为700keV。在所有情况下在离子注入过程中的倾斜角为7°。
以四个不同照射能量密度（1J/cm2、1.2J/cm2、2.6J/cm2、和4J/cm2）和五个不同衬底温度（100°C、200°C、300°C、400°C、和500°C）作为参数，从FZ-N衬底1的背面1a执行激光退火。已通过实验确认，在电炉中的退火过程中激光退火中的扩散深度应该为70%，从而获得功能性的FS层9。
图6中所示的结果表示1J/cm2的照射能量密度不足以获得大于或等于70%的FS层9的深度（来充分地激活FS层9），且照射能量密度应该大于或等于1.2J/cm2。同时，当照射能量密度超过4J/cm2时（在图中未示出），即使在较低衬底温度下，FS层9的深度也达到70%。然而，在此情况下，照射能量密度可能太高，且用激光14照射的表面可被软化且熔化。因此，优选的是照射能量密度在从1.2J/cm2到4J/cm2的范围内。
在其中照射能量密度处于从1.2J/cm2到4J/cm2范围内的情况下，衬底温度可高于或等于200℃。然而，当衬底温度变为高于500℃时，作为正面电极（发射电极7）的铝电极可被氧化且被软化。因此，优选的是衬底温度处于从200°C到500°C的范围内。
图7是示出使用激光器的组合作为参数的FS层的厚度和衬底温度之间的关系的特性图。通过改变衬底温度和激光器类型，根据实施例1制造多个FS型IGBT。在此情况下，以不变的照射能量密度进行激光退火。照射能量密度是，例如，4J/cm2。离子注入的条件与图6中所示的情况相同。衬底温度是以下五种类型：100°C、200°C、300°C、400°C、和500°C。作为参数的激光器是以下三种类型：单个YAG 2ω激光器(脉冲宽度100ns)(■标志的多边形线)、具有延迟时间500ns的两个YAG 2ω激光器(脉冲宽度100ns)(●标志的多边形线)、以及YAG 2ω激光器(脉冲宽度100ns)和半导体激光器(波长794nm)的组合(▲标志的多边形线)。
图7中的结果示出硅（Si）对于激光14的吸收最高，激光14的穿透长度较大，且在YAG 2ω激光器(脉冲宽度100ns)和半导体激光器(波长794nm)的组合(▲标志的多边形线)的情况下，FS层可具有良好稳定性和再现性地形成为最大深度。此处使用的半导体激光（DC照射）持续地发射辐射，同时在YAG 2ω激光器的照射周期（脉冲辐射）内扫描整个衬底。如以下根据图7，通过YAG 2ω激光器和半导体激光器的组合，在衬底温度100°C处，FS层9的深度为80%。
在两个YAG 2ω激光器（●标志的多边形线）的情况下，在100℃的衬底温度下FS层9的深度为70%。清楚的是通过在加热衬底状态下增加激光器的数量（在本实施例中，为具有4J/cm2的总能量密度的两个激光器）、并且进行具有0ns到1000ns（在本实施例中，500ns）范围内的延迟时间的照射，可获得高激活比。
同时，清楚的是在单个YAG 2ω激光器(脉冲宽度100ns)(■标志的多边形线)的情况下，FS层9的激活比低于在YAG 2ω激光器(脉冲宽度100ns)和半导体激光器(波长794nm)的组合以及两个YAG 2ω激光器的情况下的激活比。
TEM（透射电子显微镜）图像（在图中未示出）确认，由于FS层9的深度接近通过电炉中的退火获得的扩散深度（100%的深度），FS层9的离子注入区域中的晶体缺陷被修复。晶体缺陷的这种修复假设是由于用构成晶格的Si原子替换了作为缝隙缺陷引入的掺杂剂原子。进一步地，当用TEM图像检验晶体缺陷修复工艺且从FS层9的深度的角度来检验掺杂剂的激活时（与100%深度的偏离），发现两个工艺同时进行。进一步地，TEM图像检验的结果展示了在晶体缺陷修复方面，衬底的加热也是有效的。
两个激光器，即，半导体激光器和作为固态激光器的YAG 2ω(波长532nm)激光器被用于本示例中。固态激光器可以是YLF 2ω(波长527nm)、YVO4(2ω)(波长532nm),YAG 3ω、YLF 3ω、和YVO4(3ω)。进一步地，诸如XeCL(波长308nm)、KrF(波长248nm)、和XeF（波长351nm)之类的准分子激光器可被用来替代上述固态激光器。
进一步地，激光退火中使用的激光14的波长可在200nm到900nm的范围内。选择这样的范围可被说明如下。当激光14的波长小于200nm时，激光14的穿透深度较小，退火范围变成最上面的表面层，且对于退火具有较大扩散深度的FS层9，这样的波长是不够的。进一步地，在激光14的波长超过900nm的情况下，激光14的吸收范围变得深于FS层9且p+集电极层10和FS层9的激活比大大地减小。
衬底加热的有效性被说明如下。当在离子输入层的激活过程中加热FZ-N衬底1的情况下，呈现其中离子注入层容易被激活的状态。在此情况下执行激光照射时，相对于从室温执行激光退火的情况下，增加了热对激活的影响且促进了激活。在距离激光照射面较深的层上产生加热衬底的特别显著的效果，因为激光照射的热不可能会穿透这些层。因此，加热衬底的工艺对于激活FS层9是有效的。
进一步地，根据本发明，离子注入和激光退火是单独的工艺。因此，在执行激光照射前，衬底温度可被维持在预定水平。作为结果，可减少形成于FZ-N衬底1上的IGBT的特性的展布。结果，可增加FS型IGBT 100的质量比。
实施例1和示例的内容可被归纳如下。
（1）如下激光退火条件是优选的：激光14的照射能量密度为从1.2J/cm2到4J/cm2，且衬底温度在100°C到500°C的范围内。
（2）当仅用诸如YAG 2ω激光器之类的固态激光器、而不使用与半导体激光器的组合来执行激光退火时，激光14的照射能量密度可在从1.2J/cm2到4J/cm2的范围内，且衬底温度可在200°C到500°C的范围内，优选的是激光的照射能量密度可在从2.6J/cm2到4J/cm2的范围内，且衬底温度可在300°C到500°C的范围内（见图6）。
（3）在诸如YAG 2ω激光器之类的固态激光器与半导体激光器相组合的情况下，且当使用诸如YAG 2ω激光器之类的多个固态激光器时，当照射能量密度为4J/cm2时，衬底温度可在100°C到500°C的范围内。衬底温度在200°C到500°C的范围内是优选的（见图7）。
（4）激光的波长优选地位于从200nm到900nm的范围内。
（5）通过实现（1）到（4）的特征，有可能获得所期望的扩散分布。
在本示例中，说明了FS型IGBT，不过这样的选择并不是限制性的。例如，本发明还可应用于NPT型IGBT的p+集电极层、反向阻断IGBT的p+集电极层、功率MOSFET的n漏极层的形成，且还可被应用于功率IC的背面扩散层（用于确保与背面电极的欧姆接触的高浓度扩散层）的形成。在这样的应用中展示的效果与用上述FS型IGBT获得的效果类似。
如上所述，根据实施例1，其中在离子注入层（p+集电极层10和FS层9）的激活过程中加热衬底，呈现其中在加热的效果下容易激活离子注入层的状态。在此情况下执行激光照射时，相对于从室温执行激光退火的情况下，增加了热对激活的影响且促进了激活。在距离激光照射面较深的层上产生加热衬底的特别显著的效果，因为激光照射的热不可能会穿透这些层。这样的方法对于激活FS层9是有效的。进一步地，可充分修复离子注入层中的晶体缺陷。所得到的效果是可以较小展布获得期望的扩散分布。此外，由于在激光退火过程中正面结构的温度被控制在低于或等于500℃，对发射电极没有产生不利效果（氧化、熔化等）。因此，可能增加已被离子注入背面中的掺杂剂的激活比，而不会不利地影响器件的正面结构。
（实施例2）
图8是示出根据实施例2的用于制造半导体器件的装置的主要部分的配置图。在图8所示的制造装置中，执行激光退火来激活经离子注入的掺杂剂。此制造装置由激光照射单元15、引导激光14至FZ-N衬底1（晶片）的光学系统反射镜16、加热FZ-N衬底1的衬底加热单元31、以及将FZ-N衬底1固定至衬底加热单元31的导板31（爪）。图8所示的制造装置被用于例如根据实施例1制造半导体器件。通过设置将FZ-N衬底1固定至衬底加热单元31的导板32，可实现用于支承FZ-N衬底1的支承单元的功能和用于加热FZ-N衬底1的加热单元的功能。
通过图8所示的制造装置，在加热衬底的同时可通过激光束照射执行激光退火。衬底加热单元31是例如实现温度控制的加热板，且用于固定FZ-N衬底1的导板32被附连至衬底加热单元31。优选的是在衬底加热过程中衬底（晶片）的外围处的4-mm区域被固定，以防止在热效应下FZ-N衬底1翘曲。
衬底加热单元可不仅是上述的加热板，还可以是将热空气吹在衬底上的热空气喷吹单元，或通过将诸如远IR辐射之类的热辐射辐射至衬底来加热衬底的远IR辐射发射单元。这些热空气喷吹单元和远IR辐射发射单元是用于加热衬底的装置。已在一般激光退火装置中使用的静电吸盘或真空吸盘可被用作用于在加热过程中支承衬底的单元。
图8所示的制造装置是配备有用于加热衬底的加热板的激光退火装置，且不包括在专利文献1所述的制造装置中使用的离子注入单元。因此，制造装置的尺寸可被大大地减小。进一步地，通过使用配备有衬底加热单元的激光退火装置，可在短时间内有效地激活已经被离子注入衬底的背面中的掺杂剂，而不使用一般的电炉。进一步地，由于不需要昂贵的电炉（扩散炉），可降低制造成本。
如上所述，根据实施例2，通过使用配备有衬底加热单元31的激光退火装置，即使在不使用一般电炉的情况下，也可执行充分激活。因此，可提供可以低成本确保高激活度的用于制造半导体器件的装置。进一步地，由于不必使用比衬底加热单元（加热板）31贵得多的一般电炉（扩散炉等），可降低生产成本。
本文中通过将FS型IGBT作为示例来说明本发明，但是上述实施例并不是限制性的，且本发明还可被应用于功率IF（集成电路）、和MOSFET（MOS栅场效应晶体管）。进一步地，也可使用其中n和p型全部反转的配置。
工业实用性
如上所述，根据本发明的用于制造半导体器件的方法适用于制造诸如功率IC、MOSFET、和IGBT之类的半导体器件。
附图标记说明
1 FZ-N衬底（在厚度减薄后）
1a 背面
1b FZ-N衬底（在厚度减薄前）
2 栅氧化物膜
3 栅电极
4 p+基极层
5 n+发射极层
6 层间绝缘膜
7 发射电极（正面电极）
8 正面结构
9 FS层（n+场阻断层）
10 p+集电极层
11 背面电极（集电极电极）
12 磷的离子注入
13 硼的离子注入
14 激光
15 激光照射单元
16 光学系统反射镜
18 热
21 n-活性层
22 p+集电极层
31 衬底加热单元
32 导板

Claims (2)

1.一种制造半导体器件的方法，
所述方法包括：
在半导体衬底的第一主面上形成半导体器件的前面结构的步骤；
研磨所述半导体衬底的第二主面并将所述半导体衬底在厚度上减薄至等于或小于100μm的步骤；
将掺杂剂离子注入至厚度被减薄后的所述半导体衬底的所述第二主面的步骤；和
通过用激光照射所述第二主面来激活所述掺杂剂并在用基板加热装置的热从所述第一主面侧对厚度被减薄后的半导体衬底进行了加热的状态中进行激光退火的步骤，其中
所述半导体衬底的加热温度为100℃到500℃；
用于所述激光退火中的激光的波长是200nm到900nm；
所述激光的照射能量强度为1.2J/cm2到4J/cm2；且
激光包括YAG 2ω激光和半导体激光，且所述YAG 2ω激光和所述半导体激光被同时执行。
2.一种用于制造半导体器件的方法，
所述方法包括：
在半导体衬底的第一主面上形成半导体器件的前面结构的步骤；
研磨所述半导体衬底的第二主面并将所述半导体衬底在厚度上减薄至等于或小于100μm的步骤；
将掺杂剂离子注入至厚度被减薄后的所述半导体衬底的所述第二主面的步骤；和
通过用激光照射所述第二主面来激活所述掺杂剂并在用基板加热装置的热从所述第一主面侧对厚度被减薄后的半导体衬底进行了加热的状态下进行激光退火的步骤，其中
所述半导体衬底的加热温度为100℃到500℃；
用于所述激光退火中的激光的波长是200nm到900nm，
所述激光的照射能量强度为1.2J/cm2到4J/cm2；且
从两个YAG 2ω激光器和两个所述激光所照射出来的光被照射作为500ns间隔的100ns脉冲。
CN201180008006.8A 2010-02-04 2011-01-27 用于制造半导体器件的方法 Expired - Fee Related CN102741982B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-023378 2010-02-04
JP2010023378 2010-02-04
PCT/JP2011/051625 WO2011096326A1 (ja) 2010-02-04 2011-01-27 半導体素子の製造方法および半導体素子の製造装置

Publications (2)

Publication Number Publication Date
CN102741982A CN102741982A (zh) 2012-10-17
CN102741982B true CN102741982B (zh) 2015-07-15

Family

ID=44355326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008006.8A Expired - Fee Related CN102741982B (zh) 2010-02-04 2011-01-27 用于制造半导体器件的方法

Country Status (5)

Country Link
US (1) US20120329257A1 (zh)
JP (1) JPWO2011096326A1 (zh)
CN (1) CN102741982B (zh)
DE (1) DE112011100451T5 (zh)
WO (1) WO2011096326A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI545627B (zh) * 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
CN103578982A (zh) * 2012-08-01 2014-02-12 无锡华润上华半导体有限公司 场中止型绝缘栅型双极晶体管及其制造方法
CN103578983A (zh) * 2012-08-01 2014-02-12 无锡华润上华半导体有限公司 场中止型绝缘栅型双极晶体管及其制造方法
CN103268859B (zh) * 2012-10-22 2015-02-18 国网智能电网研究院 一种igbt芯片背面制造方法
CN103035521B (zh) * 2012-11-05 2016-02-10 上海华虹宏力半导体制造有限公司 实现少子存储层沟槽型igbt的工艺方法
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN104282555B (zh) * 2013-07-11 2017-03-15 无锡华润上华半导体有限公司 一种绝缘栅双极性晶体管的制造方法
CN104425245B (zh) * 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
CN104716040B (zh) * 2013-12-13 2017-08-08 上海华虹宏力半导体制造有限公司 有效降低功耗的igbt器件的制作方法
CN108321191A (zh) * 2017-12-27 2018-07-24 杭州士兰集成电路有限公司 功率半导体器件及其制造方法
CN110021876A (zh) * 2018-01-10 2019-07-16 中国科学院苏州纳米技术与纳米仿生研究所 一种半导体激光器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379727A (en) * 1981-07-08 1983-04-12 International Business Machines Corporation Method of laser annealing of subsurface ion implanted regions
CN101258591A (zh) * 2005-09-08 2008-09-03 Soi科技公司 制造绝缘体上半导体型异质结构的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) * 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
JP2793017B2 (ja) 1990-06-11 1998-09-03 マツダ株式会社 エンジンの点火時期制御装置
JPH0488011A (ja) 1990-07-31 1992-03-19 Sumitomo Chem Co Ltd エポキシ樹脂組成物
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
JP4590880B2 (ja) * 2003-06-24 2010-12-01 富士電機システムズ株式会社 半導体素子の製造方法
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
JP2007507900A (ja) * 2003-10-03 2007-03-29 アプライド　マテリアルズ　インコーポレイテッド 動的表面アニール処理のための吸収層
JP5034153B2 (ja) 2004-03-18 2012-09-26 富士電機株式会社 半導体素子の製造方法
JP3910603B2 (ja) * 2004-06-07 2007-04-25 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
KR100664316B1 (ko) * 2004-12-23 2007-01-04 삼성전자주식회사 이미지 센서 패키지, 고체촬상장치 및 그 제조방법
WO2007015388A1 (ja) * 2005-08-03 2007-02-08 Phoeton Corp. 半導体装置の製造方法および半導体装置の製造装置
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379727A (en) * 1981-07-08 1983-04-12 International Business Machines Corporation Method of laser annealing of subsurface ion implanted regions
CN101258591A (zh) * 2005-09-08 2008-09-03 Soi科技公司 制造绝缘体上半导体型异质结构的方法

Also Published As

Publication number Publication date
DE112011100451T5 (de) 2013-04-04
WO2011096326A1 (ja) 2011-08-11
US20120329257A1 (en) 2012-12-27
CN102741982A (zh) 2012-10-17
JPWO2011096326A1 (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
CN102741982B (zh) 用于制造半导体器件的方法
CN101256948B (zh) 半导体元件的制造方法
EP0076161B1 (en) Process for manufacturing a multi-layer semiconductor device
JP4982948B2 (ja) 半導体装置の製造方法
CN104718604B (zh) 半导体装置的制造方法
JP2006351659A (ja) 半導体装置の製造方法
US8420512B2 (en) Method for manufacturing semiconductor device
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2012146716A (ja) 半導体装置の製造方法
JP2010212530A (ja) 半導体素子の製造方法
US9418852B2 (en) Method of manufacturing a semiconductor device
JP5839768B2 (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP5034153B2 (ja) 半導体素子の製造方法
JP4043865B2 (ja) レーザ照射を用いた半導体装置の製造方法
JP5201305B2 (ja) 半導体装置の製造方法
CN102668037B (zh) 半导体器件的制造方法
JP2008270243A (ja) 半導体デバイスの製造方法
JP5692241B2 (ja) 逆阻止型半導体素子の製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
JP6958088B2 (ja) 半導体装置の製造方法
WO2018179798A1 (ja) 半導体装置の製造方法
JP5857575B2 (ja) 半導体装置の製造方法
TWI521570B (zh) 半導體結構及其製造方法
JP5910855B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150715

Termination date: 20190127