TWI521570B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI521570B TWI521570B TW102135123A TW102135123A TWI521570B TW I521570 B TWI521570 B TW I521570B TW 102135123 A TW102135123 A TW 102135123A TW 102135123 A TW102135123 A TW 102135123A TW I521570 B TWI521570 B TW I521570B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- type
- semiconductor structure
- fabricating
- heavily doped
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 46
- 239000002019 doping agent Substances 0.000 claims description 43
- 229910052732 germanium Inorganic materials 0.000 claims description 42
- 238000002513 implantation Methods 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- IAOQICOCWPKKMH-UHFFFAOYSA-N dithieno[3,2-a:3',2'-d]thiophene Chemical compound C1=CSC2=C1C(C=CS1)=C1S2 IAOQICOCWPKKMH-UHFFFAOYSA-N 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- ZPPUVHMHXRANPA-UHFFFAOYSA-N germanium titanium Chemical compound [Ti].[Ge] ZPPUVHMHXRANPA-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 208
- 230000004913 activation Effects 0.000 description 20
- 239000007943 implant Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 101100201838 Caenorhabditis elegans rsp-6 gene Proteins 0.000 description 5
- 101100148121 Caenorhabditis elegans rsp-1 gene Proteins 0.000 description 4
- 101100148124 Caenorhabditis elegans rsp-2 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 101100201832 Caenorhabditis elegans rsp-5 gene Proteins 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- -1 argon ions Chemical class 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 101100148128 Caenorhabditis elegans rsp-4 gene Proteins 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Description
本揭露內容是有關於一種半導體結構及其製造方法，且特別是有關於一種應用於功率元件的半導體結構及其製造方法。
絕緣閘極雙載子電晶體(Insulated Gate Bipolar Transistor，IGBT)是功率元件的一種，由金氧半場效電晶(體MOSFET)及具有PNP接面的雙載子電晶體所並聯起來而成。絕緣閘極雙載子電晶體兼具兩種元件的優點，包括高輸入阻抗和低導通壓降兩種特性，在大電流操作下可降低導通及開關之功率損耗，因此廣泛運用於綠能、電動車及工業馬達等領域。
然而，絕緣閘極雙載子電晶體中，為了在晶背上形成P-N接面，從晶背上植入n型或p型離子後，必須加熱回火以活化植入的離子，但高溫加熱通常會造成晶片正面之鋁導線的損傷。因此，為了能夠提供具有良好特性的絕緣閘極雙載子電晶體，植入離子的活化技術是重要的課題之一。
本揭露內容係有關於一種半導體結構及其製造方
法。實施例之半導體結構的製造方法中，以具有特定脈衝時間和掃描速度的紅外光及綠光雷射活化半導體結構的摻雜物，可以達到具有不同摻雜類型之深層與淺層的活化，並且使得兩者之間仍具有清楚的P-N接面，進而可以應用於多種類型的元件。
根據本揭露內容之一實施例，係提出一種半導體結構的製造方法。半導體結構的製造方法包括以下步驟。形成一N型漂移層(N drift layer)。形成一N型緩衝層(N buffer layer)於N型漂移層上，N型緩衝層包括一N型摻雜物。形成一P型重摻雜層(P+ implantation layer)於N型緩衝層上，P型重摻雜層包括一P型摻雜物。以一雷射光源照射N型緩衝層及P型重摻雜層以活化N型摻雜物及P型摻雜物。其中，雷射光源包括一紅外光(IR)及一綠光雷射(green laser)，紅外光以大於300毫米/秒(mm/s)至600毫米/秒之掃描速度(scan speed)照射N型緩衝層及P型重摻雜層，紅外光包括複數個紅外光脈衝，紅外光脈衝之脈衝時間(pulse time)為大於30奈秒(ns)至200奈秒。
根據本揭露內容之另一實施例，係提出一種半導體結構。半導體結構包括一N型漂移層、一N型緩衝層、一P型重摻雜層以及一非結晶矽層。N型緩衝層形成於N型漂移層上，N型緩衝層包括一N型摻雜物。P型重摻雜層形成於N型緩衝層上，P型重摻雜層包括一P型摻雜物。非結晶矽層形成於P型重摻雜層上。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300‧‧‧半導體結構
100a、100b‧‧‧表面
110、710‧‧‧N型漂移層
120、120’、720‧‧‧N型緩衝層
120d、130d‧‧‧植入深度
130‧‧‧P型重摻雜層
140、140’‧‧‧非結晶矽層
150‧‧‧鈦金屬層
160‧‧‧矽化鈦層
700‧‧‧功率元件
700b‧‧‧基極
700e‧‧‧射極
700g‧‧‧閘極
700n‧‧‧N型重摻雜區
730‧‧‧P型集極層
L‧‧‧雷射光源
L1‧‧‧紅外光
L2‧‧‧綠光雷射
SIMS-1~SIM-3、SRP-1~SPR-8‧‧‧曲線
第1A圖至第1B圖繪示依照本揭露內容之一實施例之半導體結構之製造方法示意圖。
第1C圖繪示半導體結構中各膜層之摻雜濃度相對於植入深度之關係圖。
第2A圖至第2B圖繪示依照本揭露內容之另一實施例之半導體結構之製造方法示意圖。
第2C圖繪示半導體結構中各膜層之摻雜濃度相對於植入深度之關係圖。
第3A圖至第3D圖繪示依照本揭露內容之又一實施例之半導體結構之製造方法示意圖。
第3E圖繪示半導體結構中各膜層之摻雜濃度相對於植入深度之關係圖。
第4圖繪示依照本揭露內容之實施例之半導體結構應用於功率元件之示意圖。
第5圖係繪示實施例中的膜層之摻雜濃度相對於植入深度的關係圖。
第6圖係繪示實施例中的膜層之摻雜濃度相對於植入深度的另一關係圖。
第7圖係繪示實施例中的膜層之摻雜濃度相對於植入深度的又一關係圖。
本揭露內容之實施例中，半導體結構的製造方法中，以具有特定脈衝時間和掃描速度的紅外光及綠光雷射活化半導體結構的摻雜物，可以達到具有不同摻雜類型之深層與淺層的活化，並且使得兩者之間仍具有清楚的P-N接面，進而可以應用於多種類型的元件。以下係參照所附圖式詳細敘述本揭露內容之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，實施例所提出的細部結構為舉例說明之用，並非對本揭露內容欲保護之範圍做限縮。具有通常知識者當可依據實際實施態樣的需要對該些結構加以修飾或變化。
第1A圖至第1B圖繪示依照本揭露內容之一實施例之半導體結構100之製造方法示意圖，第1C圖繪示半導體結構100中各膜層之摻雜濃度相對於植入深度之關係圖。
如第1A圖所示，形成N型漂移層(N drift layer)110，以及形成N型緩衝層(N buffer layer)120’於N型漂移層110上，N型緩衝層120’包括一N型摻雜物。
接著，如第1B圖所示，形成P型重摻雜層(P+ implantation layer)130，P型重摻雜層130包括一P型摻雜物。實施例中，例如是將P型摻雜物植入N型緩衝層120’中，而在原來的N型緩衝層120’中鄰近上表面處形成P型重摻雜層130，而形成P型重摻雜層130於N型緩衝層120上。
接著，如第1B圖所示，以雷射光源L照射N型緩衝層120及P型重摻雜層130以活化N型摻雜物及P型摻雜物。實施例中，雷射光源L包括一紅外光(IR)及一綠光雷射(green
laser)，紅外光以大於300毫米/秒(mm/s)至600毫米/秒之掃描速度(scan speed)照射N型緩衝層120及P型重摻雜層130，紅外光包括複數個紅外光脈衝，紅外光脈衝之脈衝時間(pulse time)為大於30奈秒(ns)至200奈秒。至此，形成於第1B圖所示的半導體結構100。
實施例中，N型漂移層110例如是形成於矽晶圓中，N型摻雜物例如是磷(P)，P型摻雜物例如是硼(B)。
實施例中，以矽晶圓為例，以具有較短波長的雷射照射時，產生的熱能比較會集中在表面，而以具有較長波長的雷射照射時，產生的熱能比較會穿透到矽晶圓的內部。因此，本揭露內容之實施例中，雷射光源L的綠光雷射係用以活化較接近半導體結構100之表面的P型重摻雜層130，而紅外光係用以活化較遠離半導體結構100之表面100a的N型緩衝層120，如此一來，雷射光源L的熱能局部地產生於半導體結構100中具有特定深度處，半導體結構100之另一相對表面100b上的其他金屬導線或電極結構等(未繪示)不會受到高溫而破壞。換句話說，以具有紅外光及綠光雷射的雷射光源L活化半導體結構100的摻雜物，可以達到同時活化具有不同摻雜類型之深層(N型緩衝層120)與淺層(P型重摻雜層130)的效果。
實施例中，雷射光源L的脈衝時間和掃描速度係關鍵的。脈衝時間的增加可以視作功率與能量的增加，這會使得活化量增加，也會增加摻雜物的擴散速率。掃描速度的減小，也會增大N型緩衝層120和P型重摻雜層130的受熱程度。因此，根據本揭露內容之實施例，以雷射光源L照射並進行活化，其中紅
外光以大於300毫米/秒至600毫米/秒之掃描速度、以及大於30奈秒至200奈秒之脈衝時間，可以活化N型緩衝層120到需要的深度，同時又不過度活化P型重摻雜層130，而使得兩者之間仍具有清楚的P-N接面。當N型緩衝層120具有的深度增大時，半導體結構100可以應用的元件類型就越多，例如可以應用在電壓條件更高的元件，也可對未來的各種元件之設計具有很大優勢。一實施例中，雷射光源L之頻率例如是30~600千赫茲(kHz)，頻率增高亦可強化深層的活化效果。
如第1C圖所示，N型緩衝層120的植入深度120d大於P型重摻雜層130的植入深度130d，且植入深度130d所在位置即為N型緩衝層120與P型重摻雜層130之間的P-N接面(P-N junction)。實施例中，N型緩衝層120的植入深度120d大約是1.5-3微米(um)，P型重摻雜層130的植入深度130d大約是0.5-1微米(um)。實施例中，N型緩衝層120的摻雜濃度大約是1e15~16，P型重摻雜層130的摻雜濃度大約是1e19。
一實施例中，紅外光及綠光雷射例如是同時照射N型緩衝層120及P型重摻雜層130。另一實施例中，紅外光及綠光雷射例如是依序照射N型緩衝層120及P型重摻雜層130，舉例來說，先以紅外光照射N型緩衝層120以活化N型摻雜物，再以綠光雷射照射P型重摻雜層130以活化P型摻雜物。
實施例中，綠光雷射之掃描速度例如是10~2200毫米/秒(mm/s)，較佳地例如是730~1100毫米/秒(mm/s)。綠光雷射亦可包括複數個綠光雷射脈衝，綠光雷射脈衝之脈衝時間例如是30~200奈秒(ns)。
一實施例中，更可形成一金屬線路層(未繪示)於P型重摻雜層130上。
第2A圖至第2B圖繪示依照本揭露內容之另一實施例之半導體結構200之製造方法示意圖，第2C圖繪示半導體結構200中各膜層之摻雜濃度相對於植入深度之關係圖。本實施例之半導體結構200與前述實施例之半導體結構100不同之處在於半導體結構200的製造方法更包括形成非結晶(amorphous)矽層140於P型重摻雜層130上。
如第2A圖所示，形成N型漂移層110、N型緩衝層120’於N型漂移層110上、以及非結晶矽層140’於N型緩衝層120’上。
形成非結晶矽層140’的方式有很多種。一實施例中，可以經由濺鍍(sputtering)或化學氣相沈積(CVD)等方式形成一新增的非結晶矽層140’於N型緩衝層120’上。另一實施例中，非結晶矽層140’亦可以經由離子植入方式形成，例如是以重離子(例如是氬離子)將既有的N型緩衝層120’之表面的結晶矽結構破壞成非結晶結構，而形成非結晶矽層140’。
接著，如第2B圖所示，植入P型摻雜物以形成P型重摻雜層130於非結晶矽層140之下。實施例中，例如是將P型摻雜物植入非結晶矽層140’中，而在原來的非結晶矽層140’中鄰近下表面處形成P型重摻雜層130，以形成P型重摻雜層130於非結晶矽層140之下。一實施例中，例如是以能量為80keV，濃度為1e15~16的氬離子植入而形成非晶矽層140’，然後將濃度為1~5e15的硼植入非結晶矽層140’中。實施例中，非結晶矽層
140之厚度例如是20~1000奈米。
接著，如第2B圖所示，以雷射光源L照射N型緩衝層120及P型重摻雜層130以活化N型摻雜物及P型摻雜物。雷射光源L同前所述，在此不再贅述。至此，形成於第2B圖所示的半導體結構200。
如第2C圖所示，N型緩衝層120的植入深度120d大於P型重摻雜層130的植入深度130d，且植入深度130d所在位置即為N型緩衝層120與P型重摻雜層130之間的P-N接面。
實施例中，以矽晶圓為例，硼摻雜物(P型摻雜物)在結晶矽中擴散速度較快，在非結晶矽中擴散速度較慢(大約可以減慢50~70%)。將硼摻雜物植入非結晶矽層140並以雷射光源L進行活化之後，硼摻雜物會擴散至非結晶矽層140中之鄰接N型緩衝層120處，而形成P型重摻雜層130，使得原來的非結晶矽層140與N型緩衝層120的接面成為N型緩衝層120與P型重摻雜層130之間的P-N接面。同時，因為硼摻雜物在非結晶矽層140中的擴散速度較慢，硼摻雜物能夠較佳地固定於P型重摻雜層130，維持住良好的P-N接面。並且，基於硼摻雜物在非結晶矽層140中的擴散速度較慢，雷射光源L的功率可以提高，進而增加較深的區域之活化程度。
一實施例中，更可形成一金屬線路層(未繪示)於非結晶矽層140上。
第3A圖至第3D圖繪示依照本揭露內容之又一實施例之半導體結構300之製造方法示意圖，第3E圖繪示半導體結構300中各膜層之摻雜濃度相對於植入深度之關係圖。本實施例
之半導體結構300與前述實施例之半導體結構200不同之處在於半導體結構300的製造方法更包括形成矽化鈦層160於非結晶矽層140上。
如第3A圖所示(類似於第2A圖所述之步驟)，形成N型漂移層110、N型緩衝層120’於N型漂移層110上、以及非結晶矽層140’於N型緩衝層120’上。
接著，如第3B圖所示(類似於第2B圖所述之步驟)，植入P型摻雜物以形成P型重摻雜層130於非結晶矽層140之下。一實施例中，例如是以能量為80keV，濃度為1e15~16的氬離子植入而形成非晶矽層140’，然後將濃度為1~5e15的硼植入非結晶矽層140’中。接著，以紅外光L1照射N型緩衝層120以活化N型摻雜物。
接著，如第3C圖所示，形成鈦金屬層150於非結晶矽層140上。實施例中，紅外光L1照射之步驟於形成鈦金屬層150於非結晶矽層140上之步驟之前進行。
接著，如第3D圖所示，以綠光雷射L2照射鈦金屬層150及非結晶矽層140，以形成矽化鈦層160於非結晶矽層140上。紅外光L1可提供較深層的熱能，對於N型緩衝層120具有良好的活化效果，而綠光雷射L2所提供的熱能比較集中在表層，除了可以抑制P型摻雜物往N型緩衝層120內部擴散，尚可以提供能量使鈦金屬層150與非結晶矽層140中的矽反應而形成矽化鈦層160。實施例中，矽化鈦層160則可以促使P型重摻雜層130中的P型摻雜物(例如是硼)往矽化鈦層160擴散，而比較不傾向往P型重摻雜層130與N型緩衝層120的接面擴散，而可以維持
住良好的P-N接面。換句話說，本步驟中以綠光雷射對半導體結構進行照射，可以同時達到活化P型摻雜物以及形成矽化鈦層160以強化維持良好的P-N接面之效果。
如第3E圖所示，N型緩衝層120的植入深度120d大於P型重摻雜層130的植入深度130d，且植入深度130d所在位置即為N型緩衝層120與P型重摻雜層130之間的P-N接面。
一實施例中，更可形成一金屬線路層(未繪示)於矽化鈦層160上。
第4圖繪示依照本揭露內容之實施例之半導體結構應用於功率元件之示意圖。實施例中，如第4圖所示，功率元件700例如是絕緣閘極雙載子電晶體(insulated gate bipolar transistor，IGBT)，N型漂移層710、N型緩衝層720及P型集極層730位於功率元件700的晶背側，功率元件700的晶面側上具有閘極700g、射極700e、基極700b及N型重摻雜區700n。N型緩衝層720例如是功率元件700的場停止層(filed stop layer)。
一實施例中，可以利用本揭露內容所述的半導體結構製造方法製作N型漂移層710、N型緩衝層720及P型集極層730，其中N型漂移層710對應於N型漂移層110、N型緩衝層720對應於N型緩衝層120，P型集極層730可對應於P型重摻雜層130。另一實施例中，亦可以應用本揭露內容所述之製作P型重摻雜層130及非結晶矽層140的方式製作功率元件700的P型集極層730。再一實施例中，更可以本揭露內容所述之製作P型重摻雜層130、非結晶矽層140及矽化鈦層160的方式製作功率元件700的P型集極層730。
以下係就實施例作進一步說明。以下係列出半導體結構的製作條件及量測結果。然而以下之實施例為例示說明之用，而不應被解釋為本揭露內容實施之限制。
第5圖係繪示實施例中的膜層之摻雜濃度相對於植入深度的關係圖。如第5圖所示的實施例中，係應用本揭露內容所述之製作N型漂移層110、N型緩衝層120及P型重摻雜層130的方式製作功率元件的N型漂移層、N型緩衝層及P型集極層。
如第5圖所示，曲線SIMS-1表示以能量480keV將劑量為1e14的磷植入功率元件的晶背面之摻雜濃度與植入深度的關係。接著，對植入的磷照射雷射光源以進行活化。曲線SRP-1表示以照射通量為6.3焦耳/平方公分(J/cm2)、照射點之尺寸為直徑50微米(μm)、脈衝時間為30奈秒及頻率為60千赫茲(kHz)的綠光雷射(波長515奈米)照射後之摻雜濃度與植入深度的關係，曲線SRP-2和曲線SRP-3之活化條件同曲線SRP-1，改變照射通量為3.8焦耳/平方公分和1.3焦耳/平方公分。曲線SIMS-1之數據由二次離子質譜(Second ion mass spectroscopy，SIMS)測量而得，曲線SRP-1~SRP-3之數據由展佈電阻分佈狀況測定法(Spreading resistance profiling，SRP)測量而得。
由曲線SRP-3可看出，當照射通量為1.3焦耳/平方公分時，深度超過0.5微米以上的部分幾乎未活化。由曲線SRP-1和SRP-2可看出，當照射通量為3.8焦耳/平方公分和6.3焦耳/平方公分時，雖然已活化，但表面淺層部分幾乎都已熔化。換言之，以綠光雷射照射不足以達成表面及深層同時活化的效果。
第6圖係繪示實施例中的膜層之摻雜濃度相對於植
入深度的另一關係圖。如第6圖所示的實施例中，對功率元件(N型緩衝層120及P型重摻雜層130)照射紅外光(波長1046奈米)。
如第6圖所示，曲線SIMS-2表示以能量30keV將劑量為1e15的硼植入功率元件的晶背面之摻雜濃度與植入深度的關係，曲線SIMS-1表示以能量480keV將劑量為1e14的磷植入功率元件的晶背面之摻雜濃度與植入深度的關係。曲線SRP-4表示以功率6.5瓦(W)及脈衝時間200奈秒的紅外光照射後之摻雜濃度與植入深度的關係，曲線SRP-5表示以功率4.5瓦及脈衝時間30奈秒的紅外光照射後之摻雜濃度與植入深度的關係。曲線SIMS-2之數據由二次離子質譜測量而得，曲線SRP-4~曲線SRP-5之數據由展佈電阻分佈狀況測定法測量而得。曲線SRP-4~曲線SRP-5之紅外光的掃描速度均為440微米/秒(mm/s)，照射通量分別為7.1、10.2焦耳/平方公分，頻率均為60千赫茲(kHz)。
由曲線SRP-4和曲線SRP-5可看出，當脈衝時間由30奈秒提高至200奈秒時，加熱總時間增加，對於較深層部分的活化程度有所提升，例如是在深度約0.5微米處具有很明顯的轉折，而在深度約0.5~1.2微米之間的範圍具有良好的摻雜濃度。此外，紅外光的掃描速度為440微米/秒，此相對較慢的掃描速度使得晶片(功率元件)的受熱較多，因而使得活化量較大。
第7圖係繪示實施例中的膜層之摻雜濃度相對於植入深度的又一關係圖。如第7圖所示的實施例中，對功率元件(N型緩衝層120及P型重摻雜層130)照射紅外光。
如第7圖所示，曲線SIMS-3表示以能量80keV將劑量為5e15的硼植入功率元件的晶背面之摻雜濃度與植入深度
的關係，曲線SIMS-4表示以能量1.5 MeV將劑量為1e12的磷植入功率元件的晶背面之摻雜濃度與植入深度的關係。曲線RTA表示以1000℃的加熱溫度及30秒的加熱時間進行快速回火處理(rapid thermal annealing)後之摻雜濃度與植入深度的關係，曲線SRP-6表示以功率為16.8瓦及掃描速度為600毫米/秒的紅外光照射後之摻雜濃度與植入深度的關係，曲線SRP-7表示以功率16.8瓦及掃描速度為300毫米/秒的紅外光照射後之摻雜濃度與植入深度的關係，曲線SRP-8表示以功率16.0瓦及掃描速度為300毫米/秒的紅外光照射後之摻雜濃度與植入深度的關係。曲線SRP-6~曲線SRP-8之紅外光的頻率均為300千赫茲(kHz)，脈衝時間均為200奈秒，雷射光源照射點之尺寸均為直徑50微米、點與點之間的重疊程度(overlap)均為96%，照射通量均為2.9焦耳/平方公分。
以加熱方式進行活化，由於加上升溫和降溫的時間之後，整體熱處理的時間較長，因而會造成摻雜物的擴散時間拉長。由曲線RTA可看出，雖然N型緩衝層的活化深度可以達到2.5微米，P型重摻雜層的活化深度也到達了0.9微米，顯示硼已經往外擴散，這會造成P-N接面不良的結果。再者，由曲線SRP-7和曲線SRP-8可看出，當掃描速度降到300毫米/秒時，P型重摻雜層的活化深度到達1.2微米，顯示硼已經嚴重地往外擴散，這是因為掃描速度的下降造成受熱較多，因而使得活化量太大所造成。相對地，由曲線SRP-6可看出，當功率為16.8瓦搭配掃描速度為600毫米/秒時，提供較佳的加熱程度，使得不僅P型重摻雜層的活化深度到達了0.7微米(硼並未往外擴散)，N型緩衝層的活
化深度亦可以達到1.8微米，顯見對於較深層部分的活化程度亦有良好的效果。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體結構
100a、100b‧‧‧表面
110‧‧‧N型漂移層
120‧‧‧N型緩衝層
130‧‧‧P型重摻雜層
L‧‧‧雷射光源
Claims (17)
- 一種半導體結構之製造方法，包括：形成一N型漂移層(N drift layer)；形成一N型緩衝層(N buffer layer)於該N型漂移層上，該N型緩衝層包括一N型摻雜物；形成一P型重摻雜層(P+ implantation layer)於該N型緩衝層上，該P型重摻雜層包括一P型摻雜物；以及以一雷射光源照射該N型緩衝層及該P型重摻雜層以活化該N型摻雜物及該P型摻雜物；其中，該雷射光源包括一紅外光(IR)及一綠光雷射(green laser)，該紅外光以大於300毫米/秒(mm/s)至600毫米/秒之掃描速度(scan speed)照射該N型緩衝層及該P型重摻雜層，該紅外光包括複數個紅外光脈衝，該些紅外光脈衝之脈衝時間(pulse time)為大於30奈秒(ns)至200奈秒。
- 如申請專利範圍第1項所述之半導體結構之製造方法，其中該紅外光及該綠光雷射係同時照射或依序照射。
- 如申請專利範圍第1項所述之半導體結構之製造方法，其中該N型摻雜物係為磷(P)，該P型摻雜物係為硼(B)。
- 如申請專利範圍第1項所述之半導體結構之製造方法，其中該雷射光源之頻率為30~600千赫茲(kHz)。
- 如申請專利範圍第1項所述之半導體結構之製造方法，其中該綠光雷射之掃描速度係為10~2200毫米/秒(mm/s)。
- 如申請專利範圍第1項所述之半導體結構之製造方法，其中該綠光雷射包括複數個綠光雷射脈衝，該些綠光雷射脈衝之脈衝時間為30~200奈秒(ns)。
- 如申請專利範圍第1項所述之半導體結構之製造方法，更包括：形成一金屬線路層於該P型重摻雜層上。
- 如申請專利範圍第1項所述之半導體結構之製造方法，更包括形成一非結晶(amorphous)矽層於該P型重摻雜層上。
- 如申請專利範圍第8項所述之半導體結構之製造方法，其中形成該非結晶矽層於該P型重摻雜層上之步驟包括：形成該P型重摻雜層之前，形成該非結晶矽層於該N型緩衝層上；以及經由該非結晶矽層的表面植入該P型摻雜物以形成該P型重摻雜層於該非結晶矽層之下。
- 如申請專利範圍第8項所述之半導體結構之製造方法，其中該非結晶矽層係經由濺鍍(sputtering)、化學氣相沈積(CVD)或離子植入方式形成。
- 如申請專利範圍第8項所述之半導體結構之製造方法，其中該非結晶矽層之厚度係為20~1000奈米。
- 如申請專利範圍第8項所述之半導體結構之製造方法，更包括：形成一金屬線路層於該非結晶矽層上。
- 如申請專利範圍第8項所述之半導體結構之製造方法，更包括形成一矽化鈦層於該非結晶矽層上。
- 如申請專利範圍第13項所述之半導體結構之製造方法，其中形成該矽化鈦層之步驟包括：形成一鈦金屬層於該非結晶矽層上；以及以該綠光雷射照射該鈦金屬層及該非結晶矽層。
- 如申請專利範圍第14項所述之半導體結構之製造方法，其中以該紅外光照射之步驟係於形成該鈦金屬層於該非結晶矽層上之步驟之前進行。
- 如申請專利範圍第13項所述之半導體結構之製造方法，更包括：形成一金屬線路層於該矽化鈦層上。
- 一種半導體結構，包括：一N型漂移層；一N型緩衝層形成於該N型漂移層上，該N型緩衝層包括一N型摻雜物；一P型重摻雜層形成於該N型緩衝層上，該P型重摻雜層包括一P型摻雜物；一非結晶矽層形成於該P型重摻雜層上；以及一矽化鈦層形成於該非結晶矽層上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102135123A TWI521570B (zh) | 2013-09-27 | 2013-09-27 | 半導體結構及其製造方法 |
| CN201310524556.6A CN104517838B (zh) | 2013-09-27 | 2013-10-30 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102135123A TWI521570B (zh) | 2013-09-27 | 2013-09-27 | 半導體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201513179A TW201513179A (zh) | 2015-04-01 |
| TWI521570B true TWI521570B (zh) | 2016-02-11 |
Family
ID=52792967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102135123A TWI521570B (zh) | 2013-09-27 | 2013-09-27 | 半導體結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104517838B (zh) |
| TW (1) | TWI521570B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234356A (en) * | 1979-06-01 | 1980-11-18 | Bell Telephone Laboratories, Incorporated | Dual wavelength optical annealing of materials |
| JP4967205B2 (ja) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | 半導体装置の製造方法 |
| DE102004030268B4 (de) * | 2003-06-24 | 2013-02-21 | Fuji Electric Co., Ltd | Verfahren zum Herstellen eines Halbleiterelements |
| US7279721B2 (en) * | 2005-04-13 | 2007-10-09 | Applied Materials, Inc. | Dual wavelength thermal flux laser anneal |
| JP5365009B2 (ja) * | 2008-01-23 | 2013-12-11 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP4678700B1 (ja) * | 2009-11-30 | 2011-04-27 | 株式会社日本製鋼所 | レーザアニール装置およびレーザアニール方法 |
-
2013
- 2013-09-27 TW TW102135123A patent/TWI521570B/zh active
- 2013-10-30 CN CN201310524556.6A patent/CN104517838B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201513179A (zh) | 2015-04-01 |
| CN104517838B (zh) | 2019-03-08 |
| CN104517838A (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6037012B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013108911A1 (ja) | 半導体装置およびその製造方法 | |
| JP4590880B2 (ja) | 半導体素子の製造方法 | |
| JP5703536B2 (ja) | 半導体素子の製造方法 | |
| JP6547724B2 (ja) | 半導体装置の製造方法 | |
| CN102741982B (zh) | 用于制造半导体器件的方法 | |
| JP2007123300A (ja) | 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法 | |
| JP2003059856A (ja) | 半導体装置の製造方法 | |
| US20120178223A1 (en) | Method of Manufacturing High Breakdown Voltage Semiconductor Device | |
| JP5668270B2 (ja) | 半導体素子の製造方法 | |
| JP2010212530A (ja) | 半導体素子の製造方法 | |
| JP5839768B2 (ja) | 半導体装置の製造方法 | |
| JP6004765B2 (ja) | 半導体装置の製造方法及びレーザアニール装置 | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| JP2019523986A (ja) | 深い接合の電子装置及びその製造方法 | |
| JP5500573B2 (ja) | 半導体不純物の活性化方法 | |
| JP2008270243A (ja) | 半導体デバイスの製造方法 | |
| TWI521570B (zh) | 半導體結構及其製造方法 | |
| US10153168B2 (en) | Method of manufacturing semiconductor device | |
| JP6756125B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017055046A (ja) | 半導体装置の製造方法 | |
| JP5751106B2 (ja) | 半導体装置の製造方法 | |
| JP2014195004A (ja) | 半導体素子の製造方法及び半導体素子の製造装置 | |
| TWI642092B (zh) | 深接面電子裝置及其製造方法 | |
| JP2010212304A (ja) | 半導体装置の製造方法 |