JP2010212304A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010212304A JP2010212304A JP2009054134A JP2009054134A JP2010212304A JP 2010212304 A JP2010212304 A JP 2010212304A JP 2009054134 A JP2009054134 A JP 2009054134A JP 2009054134 A JP2009054134 A JP 2009054134A JP 2010212304 A JP2010212304 A JP 2010212304A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- semiconductor device
- main surface
- lamp annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板110を準備する半導体基板準備工程と、半導体基板110の第2主面にn型不純物を導入する不純物導入工程と、半導体基板110の第1主面にバリアメタル113を形成する金属薄膜形成工程と、半導体基板110の第2主面側から光エネルギーを照射して半導体基板110をバリアメタルの全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、バリアメタルの全部又は一部をシリサイド化するランプアニール工程とをこの順序で含む。
【選択図】図2
【解決手段】本発明の半導体装置の製造方法は、半導体基板110を準備する半導体基板準備工程と、半導体基板110の第2主面にn型不純物を導入する不純物導入工程と、半導体基板110の第1主面にバリアメタル113を形成する金属薄膜形成工程と、半導体基板110の第2主面側から光エネルギーを照射して半導体基板110をバリアメタルの全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、バリアメタルの全部又は一部をシリサイド化するランプアニール工程とをこの順序で含む。
【選択図】図2
Description
本発明は、半導体装置の製造方法に関する。
従来の半導体装置の製造方法を、ショットキバリアダイオードの製造方法を例にとって説明する。図7及び図8は、従来の半導体装置の製造方法を説明するために示す図である。図7(a)〜図7(c)及び図8(a)〜図8(c)は各工程図である。
従来の半導体装置の製造方法は、図7及び図8に示すように、第2主面側にn+型拡散層912が形成されたn−型の半導体基板910(図7(c)参照。)の第1主面にバリアメタル913を形成するバリアメタル形成工程(図8(a)参照。)と、半導体基板910を拡散炉に入れて半導体基板910を450℃〜500℃に加熱することでバリアメタル913の全部又は一部をシリサイド化してバリアハイトを調整するシリサイド化工程(図8(b)参照。)とをこの順序で含む(例えば、特許文献1参照。)。なお、従来の半導体装置の製造方法においては、その後、半導体基板910の第2主面側にカソード電極916を形成することによりショットキバリアダイオード900が完成する(図8(c)参照。)。
そして、従来の半導体装置の製造方法においては、第2主面側にn+型拡散層912が形成されたn−型の半導体基板910を準備するにあたって、通常、n−型の半導体基板910を準備する半導体基板準備工程(図7(a)参照。)と、半導体基板910の第2主面に高濃度のn型不純物を導入する不純物導入工程(図7(b)参照。)と、半導体基板910を拡散炉に入れて半導体基板910を1150℃〜1250℃に加熱することでn型不純物を活性化してn+型拡散層912を形成する不純物活性化工程(図7(c)参照。)を実施する。なお、図7(b)中、符号911は、n型不純物導入領域であり、図8(b)及び図8(c)中、符号914は、全部又は一部がシリサイド化されたバリアメタル(アノード電極)である。
このため、従来の半導体装置の製造方法によれば、不純物導入工程と不純物活性化工程とを実施することにより、高価なエピタキシャル基板を用いなくても第2主面側にn+型拡散層912が形成されたn−型の半導体基板910を製造することが可能となる。また、シリサイド化工程を実施することにより、バリアハイトの調整されたショットキバリアダイオードを製造することが可能となる。
しかしながら、上記した従来の半導体装置の製造方法においては、製造工程中に半導体基板910が1150℃〜1250℃という高温に曝されることに起因して半導体基板910中に欠陥が発生するため、逆方向リーク電流を小さくすることが容易ではないという問題がある。
なお、このような問題は、半導体装置がショットキバリアダイオードである場合だけに見られる問題ではなく、半導体装置がpnダイオード、サイリスタ、IGBTなどの場合においても同様に見られる問題である。
なお、このような問題は、半導体装置がショットキバリアダイオードである場合だけに見られる問題ではなく、半導体装置がpnダイオード、サイリスタ、IGBTなどの場合においても同様に見られる問題である。
そこで、本発明は、上記した問題を解決するためになされたもので、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易な半導体装置の製造方法を提供することを目的とする。
(1)本発明の半導体装置の製造方法は、半導体基板を準備する半導体基板準備工程と、前記半導体基板の第2主面に不純物を導入する不純物導入工程と、前記半導体基板の第1主面に金属薄膜を形成する金属薄膜形成工程と、前記半導体基板に光エネルギーを照射して前記半導体基板を金属薄膜の全部又は一部がシリサイド化される温度に加熱することで、前記不純物を活性化するとともに、前記金属薄膜の全部又は一部をシリサイド化するランプアニール工程とをこの順序で含むことを特徴とする。
本発明の半導体装置の製造方法によれば、半導体基板を金属薄膜の全部又は一部がシリサイド化される、比較的低い温度に加熱するランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に行うことが可能となるため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易な半導体装置の製造方法となる。
また、本発明の半導体装置の製造方法によれば、上記のようなランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に実施することが可能となるため、製造工程を簡略化して製造コストを低減することが可能となる。
なお、この明細書において、第1主面とは、金属薄膜を形成する側の面をいう。また、第2主面とは、第1主面とは反対側の面をいう。
(2)本発明の半導体装置の製造方法において、前記ランプアニール工程においては、前記半導体基板の前記第2主面側から光エネルギーを照射することが好ましい。
ところで、一般に金属薄膜をシリサイド化する温度は不純物を活性化させる温度よりも低いことが好ましい。上記のような方法とすることにより、金属薄膜をシリサイド化する温度を、不純物を活性化させる温度よりも低くすることができる。
(3)本発明の半導体装置の製造方法において、前記ランプアニール工程においては、前記半導体基板の前記第1主面側を冷却しながら光エネルギーを照射することが好ましい。
このような方法とすることによっても、金属薄膜をシリサイド化する温度を、不純物を活性化させる温度よりも低くすることができる。
(4)本発明の半導体装置の製造方法において、前記ランプアニール工程においては、前記半導体基板の前記第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱することが好ましい。
このような方法とすることにより、比較的低い温度で不純物を活性化させることから、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
(5)本発明の半導体装置の製造方法において、前記ランプアニール工程においては、前記半導体基板の前記第1主面側の表面温度が400℃〜600℃の範囲内にある所定の温度となる条件で加熱することが好ましい。
このような方法とすることにより、比較的低い温度で金属薄膜をシリサイド化することから、安定した条件で金属薄膜をシリサイド化することができる。
(6)本発明の半導体装置の製造方法において、前記ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある所定時間照射することが好ましい。
このように、比較的短い時間でランプアニール工程を実施することにより、製造工程中に半導体基板に発生する欠陥をさらに低減し、逆方向リーク電流をさらに小さくすることが容易な半導体装置の製造方法となる。
(7)本発明の半導体装置の製造方法においては、前記半導体基板の厚さは、20μm〜120μmの範囲内にあることが好ましい。
ところで、近年、半導体装置の特性向上のため(例えば順方向降下電圧VFを低減するため)例えば厚さが120μm以下という極めて薄い半導体基板を用いてダイオード、サイリスタ、IGBTなどの半導体装置を製造することがある。このような半導体基板を用いて半導体装置を製造しようとすると、これらの半導体基板を拡散炉に入れて不純物活性化工程を行うことは実際上容易ではない。これに対して、本発明の半導体装置の製造方法によれば、半導体基板を所定のサセプタ上に載置した状態でランプアニール工程を行うことにより、容易にランプアニール工程を行うことができる。
なお、前記半導体基板の厚さを20μm〜120μmの範囲内にしたのは、半導体基板の厚さが120μmを超えると、所望の特性が得られなくなる場合があるからであり、半導体基板の厚さが20μm未満となると、不純物活性化工程を実施する際などにおいて半導体基板のハンドリングを行うことが困難となる場合があるからである。これらの観点から言えば、前記半導体基板の厚さは、40μm〜100μmの範囲内にあることがより好ましい。
(8)本発明の半導体装置の製造方法は、前記半導体装置として、ショットキバリアダイオード、pnダイオード、サイリスタ又はIGBTを製造する場合に特に効果が大きい。
以下、本発明の半導体装置の製造方法について、図に示す実施の形態に基づいて説明する。
[実施形態1]
実施形態1は、半導体装置がショットキバリアダイオードである場合における半導体装置の製造方法を説明するための実施形態である。
実施形態1は、半導体装置がショットキバリアダイオードである場合における半導体装置の製造方法を説明するための実施形態である。
図1及び図2は、実施形態1に係る半導体装置の製造方法を説明するために示す図である。図1(a)〜図1(c)並びに図2(a)及び図2(b)は各工程図である。
実施形態1に係る半導体装置の製造方法は、図1及び図2に示すように、半導体基板準備工程と、不純物導入工程と、金属薄膜形成工程と、ランプアニール工程と、電極形成工程とをこの順序で含む。以下、各工程に沿って実施形態1に係る半導体装置の製造方法を説明する。
1.半導体基板準備工程
まず、n−型の半導体基板(例えばn−型シリコン基板)110を準備する(図1(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板110の厚さは、例えば80μmである。
まず、n−型の半導体基板(例えばn−型シリコン基板)110を準備する(図1(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板110の厚さは、例えば80μmである。
2.不純物導入工程
次に、イオン打ち込み法により、半導体基板110の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図1(b)参照。)。
次に、イオン打ち込み法により、半導体基板110の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図1(b)参照。)。
3.金属薄膜形成工程
次に、半導体基板110の第1主面に金属薄膜としてのバリアメタル(例えばモリブデン)113を形成する(図1(c)参照。)。モリブデンの膜厚は、例えば、100nmである。
次に、半導体基板110の第1主面に金属薄膜としてのバリアメタル(例えばモリブデン)113を形成する(図1(c)参照。)。モリブデンの膜厚は、例えば、100nmである。
4.ランプアニール工程
次に、赤外線ランプアニール装置を用いて、半導体基板110に光エネルギーを照射して半導体基板110をバリアメタル113の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、バリアメタルの全部又は一部をシリサイド化する(図2(a)参照。)。
次に、赤外線ランプアニール装置を用いて、半導体基板110に光エネルギーを照射して半導体基板110をバリアメタル113の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、バリアメタルの全部又は一部をシリサイド化する(図2(a)参照。)。
ランプアニール工程においては、サセプタS上に、第1主面を下にして半導体基板110を載置し、その状態で半導体基板110の第2主面側から光エネルギーを照射する。半導体基板110の第1主面及び第2主面の近傍には、半導体基板110の第1主面及び第2主面の表面温度をモニターするための熱電対を設置しておく。そして、これらの熱電対により半導体基板110の第1主面及び第2主面の表面温度を常時モニターしながら半導体基板110に光エネルギーを照射する。
ランプアニール工程においては、半導体基板110の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱する。また、半導体基板110の第1主面側の表面温度が400℃〜600℃の範囲内にある所定の温度となる条件で加熱する。また、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある所定時間(例えば3分間)照射する。
ランプアニール工程を行うことによって、n型不純物導入領域111の部分にn+型拡散層112(不純物濃度としては、例えば、1×1019cm−3。)が形成され、バリアメタル113の全部又は一部がシリサイド化して、全部又は一部がシリサイド化されたバリアメタル114となる。バリアメタル114をそのままアノード電極として用いてもよいし、バリアメタル114の上に例えばニッケル膜をさらに積層したものをアノード電極として用いてもよい。
5.電極形成工程
次に、半導体基板110の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるカソード電極116を形成する(図2(b)参照。)。
次に、半導体基板110の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるカソード電極116を形成する(図2(b)参照。)。
以上の工程を実施することによって、ショットキバリアダイオード100を製造することができる。
以上説明した実施形態1に係る半導体装置の製造方法によれば、半導体基板を金属薄膜の全部又は一部がシリサイド化される、比較的低い温度に加熱するランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に行うことが可能となるため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態1に係る半導体装置の製造方法によれば、上記のようなランプアニール工程を実施することにより不純物の活性化とバリアメタルのシリサイド化とを同時に実施することが可能となるため、製造工程を簡略化して製造コストを低減することが可能となる。
また、実施形態1に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板110の第2主面側から光エネルギーを照射することとしているため、バリアメタルをシリサイド化する温度を、不純物を活性化させる温度よりも低くすることができる。
また、実施形態1に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板110の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱することとしているため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態1に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板110の第1主面側の表面温度が400℃〜600℃の範囲内にある所定の温度となる条件で加熱することとしているため、比較的低い温度で金属薄膜をシリサイド化することから、安定した条件で金属薄膜をシリサイド化することができる。
また、実施形態1に係る半導体装置の製造方法によれば、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある比較的短い時間照射することとしているため、製造工程中に半導体基板に発生する欠陥をさらに低減し、逆方向リーク電流をさらに小さくすることが容易な半導体装置の製造方法となる。
また、実施形態1に係る半導体装置の製造方法によれば、半導体基板110の厚さが80μmであるため、従来よりも低い順方向降下電圧VFを得ることができ、また、不純物活性化工程を実施する際などにおいて半導体基板のハンドリングを比較的容易に行うことができる。
[実施形態2]
実施形態2は、半導体装置がpnダイオードである場合における半導体装置の製造方法を説明するための実施形態である。
図3及び図4は、実施形態2に係る半導体装置の製造方法を説明するために示す図である。図3(a)〜図3(c)及び図4(a)〜図4(c)は各工程図である。
実施形態2は、半導体装置がpnダイオードである場合における半導体装置の製造方法を説明するための実施形態である。
図3及び図4は、実施形態2に係る半導体装置の製造方法を説明するために示す図である。図3(a)〜図3(c)及び図4(a)〜図4(c)は各工程図である。
実施形態2に係る半導体装置は、図3及び図4に示すように、実施形態1に係る半導体装置の場合と同様に、半導体基板準備工程と、不純物導入工程と、金属薄膜形成工程と、ランプアニール工程と、電極形成工程とをこの順序で含む。以下、各工程に沿って実施形態2に係る半導体装置の製造方法を説明する。
1.半導体基板準備工程
まず、n−型の半導体基板(例えばn−型シリコン基板)210を準備する(図3(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板210の厚さは、例えば80μmである。
まず、n−型の半導体基板(例えばn−型シリコン基板)210を準備する(図3(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板210の厚さは、例えば80μmである。
2.不純物導入工程
次に、イオン打ち込み法により、半導体基板210の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図3(b)参照。)。また、イオン打ち込み法により、半導体基板210の第1主面(全面)に高濃度のp型不純物(例えばボロンイオン)を導入する(図3(c)参照。)。
次に、イオン打ち込み法により、半導体基板210の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図3(b)参照。)。また、イオン打ち込み法により、半導体基板210の第1主面(全面)に高濃度のp型不純物(例えばボロンイオン)を導入する(図3(c)参照。)。
3.金属薄膜形成工程
次に、半導体基板210の第1主面に金属薄膜(例えばアルミニウム)215を形成する(図4(a)参照。)。アルミニウムの膜厚は、例えば、3μmである。
次に、半導体基板210の第1主面に金属薄膜(例えばアルミニウム)215を形成する(図4(a)参照。)。アルミニウムの膜厚は、例えば、3μmである。
4.ランプアニール工程
次に、赤外線ランプアニール装置を用いて、半導体基板210に光エネルギーを照射して半導体基板210を金属薄膜215の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、金属薄膜の全部又は一部をシリサイド化する(図4(b)参照。)。
次に、赤外線ランプアニール装置を用いて、半導体基板210に光エネルギーを照射して半導体基板210を金属薄膜215の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、金属薄膜の全部又は一部をシリサイド化する(図4(b)参照。)。
ランプアニール工程においては、サセプタS上に、第1主面を下にして半導体基板210を載置し、その状態で半導体基板210の第2主面側から光エネルギーを照射する。半導体基板210の第1主面及び第2主面の近傍には、半導体基板210の第1主面及び第2主面の表面温度をモニターするための熱電対を設置しておく。そして、これらの熱電対により半導体基板210の第1主面及び第2主面の表面温度を常時モニターしながら半導体基板210に光エネルギーを照射する。
ランプアニール工程においては、半導体基板210の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱する。また、半導体基板210の第1主面側の表面温度が400℃〜500℃の範囲内にある所定の温度となる条件で加熱する。また、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある所定時間(例えば3分間)照射する。
ランプアニール工程を行うことによって、n型不純物導入領域211の部分にn+型拡散層212(不純物濃度としては、例えば、1×1019cm−3。)が形成され、p型不純物導入領域213の部分にp+型拡散層214(不純物濃度としては、例えば、1×1019cm−3。)が形成され、さらには、金属薄膜215の全部又は一部がシリサイド化して、全部又は一部がシリサイド化された金属薄膜216となる。金属薄膜216をそのままアノード電極として用いてもよいし、金属薄膜216の上に例えばニッケル膜をさらに積層したものをアノード電極として用いてもよい。
5.電極形成工程
次に、半導体基板210の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるカソード電極218を形成する(図4(c)参照。)。
次に、半導体基板210の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるカソード電極218を形成する(図4(c)参照。)。
以上の工程を実施することによって、pnダイオード200を製造することができる。
以上説明した実施形態2に係る半導体装置の製造方法によれば、半導体基板を金属薄膜の全部又は一部がシリサイド化される、比較的低い温度に加熱するランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に行うことが可能となるため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態2に係る半導体装置の製造方法によれば、上記のようなランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に実施することが可能となるため、製造工程を簡略化して製造コストを低減することが可能となる。
また、実施形態2に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板210の第2主面側から光エネルギーを照射することとしているため、金属薄膜をシリサイド化する温度を、第2主面側に導入した不純物を活性化させる温度よりも低くすることができる。
また、実施形態2に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板210の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱することとしているため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態2に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板210の第1主面側の表面温度が400℃〜500℃の範囲内にある所定の温度となる条件で加熱することとしているため、比較的低い温度で金属薄膜をシリサイド化することから、安定した条件で金属薄膜をシリサイド化することができる。
また、実施形態2に係る半導体装置の製造方法によれば、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある比較的短い時間照射することとしているため、製造工程中に半導体基板に発生する欠陥をさらに低減し、逆方向リーク電流をさらに小さくすることが容易な半導体装置の製造方法となる。
また、実施形態2に係る半導体装置の製造方法によれば、半導体基板210の厚さが80μmであるため、従来よりも低い順方向降下電圧VFを得ることができ、また、不純物活性化工程を実施する際などにおいて半導体基板のハンドリングを比較的容易に行うことができる。
[実施形態3]
実施形態3は、半導体装置がサイリスタである場合における半導体装置の製造方法を説明するための実施形態である。
図5及び図6は、実施形態3に係る半導体装置の製造方法を説明するために示す図である。図5(a)〜図5(d)及び図6(a)〜図6(c)は各工程図である。
実施形態3は、半導体装置がサイリスタである場合における半導体装置の製造方法を説明するための実施形態である。
図5及び図6は、実施形態3に係る半導体装置の製造方法を説明するために示す図である。図5(a)〜図5(d)及び図6(a)〜図6(c)は各工程図である。
実施形態3に係る半導体装置は、図5及び図6に示すように、実施形態1又は2に係る半導体装置の場合と同様に、半導体基板準備工程と、不純物導入工程と、金属薄膜形成工程と、ランプアニール工程と、電極形成工程とをこの順序で含む。以下、各工程に沿って実施形態3に係る半導体装置の製造方法を説明する。
1.半導体基板準備工程
まず、p−型の半導体基板(例えばp−型シリコン基板)310を準備する(図5(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板310の厚さは、例えば80μmである。
まず、p−型の半導体基板(例えばp−型シリコン基板)310を準備する(図5(a)参照。)。半導体基板の不純物濃度は、例えば2×1016cm−3であり、半導体基板310の厚さは、例えば80μmである。
2.不純物導入工程
次に、イオン打ち込み法により、半導体基板310の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図5(b)参照。)。また、イオン打ち込み法により、半導体基板310の第1主面(全面)に低濃度のn型不純物(例えばリンイオン)を比較的深く導入する(図5(c)参照。)。また、イオン打ち込み法により、半導体基板310の第1主面における所定領域に高濃度のp型不純物(例えばボロンイオン)を比較的浅く導入する(図5(d)参照。)。
次に、イオン打ち込み法により、半導体基板310の第2主面(全面)に高濃度のn型不純物(例えばリンイオン)を導入する(図5(b)参照。)。また、イオン打ち込み法により、半導体基板310の第1主面(全面)に低濃度のn型不純物(例えばリンイオン)を比較的深く導入する(図5(c)参照。)。また、イオン打ち込み法により、半導体基板310の第1主面における所定領域に高濃度のp型不純物(例えばボロンイオン)を比較的浅く導入する(図5(d)参照。)。
3.金属薄膜形成工程
次に、半導体基板310の第1主面に金属薄膜(例えばアルミニウム)317を形成する(図6(a)参照。)。アルミニウムの膜厚は、例えば、3μmである。
次に、半導体基板310の第1主面に金属薄膜(例えばアルミニウム)317を形成する(図6(a)参照。)。アルミニウムの膜厚は、例えば、3μmである。
4.ランプアニール工程
次に、赤外線ランプアニール装置を用いて、半導体基板310に光エネルギーを照射して半導体基板310を金属薄膜317の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、金属薄膜の全部又は一部をシリサイド化する(図6(b)参照。)。
次に、赤外線ランプアニール装置を用いて、半導体基板310に光エネルギーを照射して半導体基板310を金属薄膜317の全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、金属薄膜の全部又は一部をシリサイド化する(図6(b)参照。)。
ランプアニール工程においては、サセプタS上に、第1主面を下にして半導体基板310を載置し、その状態で半導体基板310の第2主面側から光エネルギーを照射する。半導体基板310の第1主面及び第2主面の近傍には、半導体基板310の第1主面及び第2主面の表面温度をモニターするための熱電対を設置しておく。そして、これらの熱電対により半導体基板310の第1主面及び第2主面の表面温度を常時モニターしながら半導体基板310に光エネルギーを照射する。
ランプアニール工程においては、半導体基板310の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱する。また、半導体基板210の第1主面側の表面温度が400℃〜500℃の範囲内にある所定の温度となる条件で加熱する。また、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある所定時間(例えば3分間)照射する。
ランプアニール工程を行うことによって、n型不純物導入領域311の部分にn+型拡散層312(不純物濃度としては、例えば、1×1019cm−3。)が形成され、n型不純物導入領域313の部分にn型拡散層314(不純物濃度としては、例えば、1×1017cm−3。)が形成され、p型不純物導入領域315の部分にp+型拡散層316(不純物濃度としては、例えば、1×1019cm−3。)が形成され、さらには、金属薄膜317の全部又は一部がシリサイド化して、全部又は一部がシリサイド化された金属薄膜318となる。金属薄膜316をそのままカソード電極として用いてもよいし、金属薄膜316の上に例えばニッケル膜をさらに積層したものをカソード電極として用いてもよい。
5.電極形成工程
次に、半導体基板210の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるアノード電極320を形成する(図6(c)参照。)。
次に、半導体基板210の第2主面に、例えばチタン(Ti)及びニッケル(Ni)の積層膜からなるアノード電極320を形成する(図6(c)参照。)。
以上の工程を実施することによって、サイリスタ300を製造することができる。
以上説明した実施形態3に係る半導体装置の製造方法によれば、半導体基板を金属薄膜の全部又は一部がシリサイド化される、比較的低い温度に加熱するランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に行うことが可能となるため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態3に係る半導体装置の製造方法によれば、上記のようなランプアニール工程を実施することにより不純物の活性化と金属薄膜のシリサイド化とを同時に実施することが可能となるため、製造工程を簡略化して製造コストを低減することが可能となる。
また、実施形態3に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板310の第2主面側から光エネルギーを照射することとしているため、金属薄膜をシリサイド化する温度を、第2主面側に導入した不純物を活性化させる温度よりも低くすることができる。
また、実施形態3に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板310の第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱することとしているため、製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易となる。
また、実施形態3に係る半導体装置の製造方法によれば、ランプアニール工程においては、半導体基板210の第1主面側の表面温度が400℃〜500℃の範囲内にある所定の温度となる条件で加熱することとしているため、比較的低い温度で金属薄膜をシリサイド化することから、安定した条件で金属薄膜をシリサイド化することができる。
また、実施形態3に係る半導体装置の製造方法によれば、ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある比較的短い時間照射することとしているため、製造工程中に半導体基板に発生する欠陥をさらに低減し、逆方向リーク電流をさらに小さくすることが容易な半導体装置の製造方法となる。
また、実施形態3に係る半導体装置の製造方法によれば、半導体基板310の厚さが80μmであるため、従来よりも低い順方向降下電圧VFを得ることができ、また、不純物活性化工程を実施する際などにおいて半導体基板のハンドリングを比較的容易に行うことができる。
以上、本発明の半導体装置の製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
(1)上記実施形態2及び3においては、ランプアニール工程における第1主面側の温度を400℃〜500℃の範囲内にある所定の温度としたが、本発明はこれに限定されるものではない。例えば、アルミニウムより融点の高い金属からなる金属薄膜を用いる場合は、第1主面側の温度を400℃〜600℃の範囲内にある所定の温度とすることもできる。
(2)上記各実施形態においては、ランプアニール装置として、赤外線ランプアニール装置を用いたが、本発明はこれに限定されるものではない。例えば、フラッシュランプアニール装置を用いることもできるし、RTAランプアニール装置を用いることもできる。
(3)上記各実施形態においては、第2主面側から光エネルギーを照射して半導体基板を加熱しているが、本発明はこれに限定されるものではない。例えば、第1主面側から光エネルギーを照射して半導体基板を加熱してもよいし、第1主面側及び第2主面側の両方から光エネルギーを照射して半導体基板を加熱してもよい。
(4)上記各実施形態においては、サセプタS上に半導体基板を載置した状態で半導体基板に光エネルギーを照射しているが、本発明はこれに限定されるものではない。例えば、冷却機能を備えたサセプタ上に半導体基板を載置した状態で半導体基板の第1主面側を冷却しながら光エネルギーを照射してもよい。
(5)上記各実施形態においては、ショットキバリアダイオード、pnダイオード、サイリスタを例にとって本発明の半導体装置の製造方法を説明したが、本発明はこれに限定されるものではない。例えば、IGBTの製造方法に本発明を適用することもできる。
100…ショットキバリアダイオード、110,210,310,910…半導体基板、111,211,311,313,911…n型不純物導入領域、112,212,312,912…n+型拡散層、113,913…バリアメタル、114,914…全部又は一部がシリサイド化されたバリアメタル(アノード電極)、116,218,916…カソード電極、200…pnダイオード、213,315…p型不純物導入領域、214,316…p+型拡散層、215,317…金属薄膜、216…全部又は一部がシリサイド化された金属薄膜(アノード電極)、300…サイリスタ、314…n型拡散層、318…全部又は一部がシリサイド化された金属薄膜(カソード電極)、320…アノード電極、322…アノード電極、L…ランプアニール装置の光源、S…サセプタ
Claims (8)
- 半導体基板を準備する半導体基板準備工程と、
前記半導体基板の第2主面に不純物を導入する不純物導入工程と、
前記半導体基板の第1主面に金属薄膜を形成する金属薄膜形成工程と、
前記半導体基板に光エネルギーを照射して前記半導体基板を金属薄膜の全部又は一部がシリサイド化される温度に加熱することで、前記不純物を活性化するとともに、前記金属薄膜の全部又は一部をシリサイド化するランプアニール工程とをこの順序で含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記ランプアニール工程においては、前記半導体基板の前記第2主面側から光エネルギーを照射することを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法において、
前記ランプアニール工程においては、前記半導体基板の前記第1主面側を冷却しながら光エネルギーを照射することを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれかに記載の半導体装置の製造方法において、
前記ランプアニール工程においては、前記半導体基板の前記第2主面側の表面温度が500℃〜800℃の範囲内にある所定の温度となる条件で加熱することを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記ランプアニール工程においては、前記半導体基板の前記第1主面側の表面温度が400℃〜600℃の範囲内にある所定の温度となる条件で加熱することを特徴とする半導体装置の製造方法。 - 請求項1〜5のいずれかに記載の半導体装置の製造方法において、
前記ランプアニール工程においては、光エネルギーを30秒間〜5分間の範囲内にある所定時間照射することを特徴とする半導体装置の製造方法。 - 請求項1〜6のいずれかに記載の半導体装置の製造方法において、
前記半導体基板の厚さは、20μm〜120μmの範囲内にあることを特徴とする半導体装置の製造方法。 - 請求項1〜7のいずれかに記載の半導体装置の製造方法において、
前記半導体装置は、ショットキバリアダイオード、pnダイオード、サイリスタ又はIGBTであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054134A JP2010212304A (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054134A JP2010212304A (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212304A true JP2010212304A (ja) | 2010-09-24 |
Family
ID=42972211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054134A Withdrawn JP2010212304A (ja) | 2009-03-06 | 2009-03-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212304A (ja) |
-
2009
- 2009-03-06 JP JP2009054134A patent/JP2010212304A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8501548B2 (en) | Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants | |
JP4924690B2 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2013108911A1 (ja) | 半導体装置およびその製造方法 | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
WO2014065018A1 (ja) | 半導体装置の製造方法 | |
US20120178223A1 (en) | Method of Manufacturing High Breakdown Voltage Semiconductor Device | |
JP6261155B2 (ja) | SiC半導体デバイスの製造方法 | |
US9779968B2 (en) | Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used | |
CN1452223A (zh) | 半导体装置及半导体装置的制造方法 | |
WO2011096326A1 (ja) | 半導体素子の製造方法および半導体素子の製造装置 | |
TW201426828A (zh) | 半導體裝置之製造方法 | |
WO2016031312A1 (ja) | 半導体素子の製造方法 | |
JP2012004185A (ja) | 炭化珪素半導体装置の製造方法 | |
US10453687B2 (en) | Method of manufacturing semiconductor device | |
JP7155759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5201305B2 (ja) | 半導体装置の製造方法 | |
JP2002203965A (ja) | 半導体装置 | |
WO2015155806A1 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
JP5557848B2 (ja) | 半導体装置の製造方法 | |
JP2010073857A (ja) | 半導体装置の製造方法 | |
JP7135443B2 (ja) | 炭化ケイ素半導体装置及びその製造方法 | |
JP6870286B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2010212304A (ja) | 半導体装置の製造方法 | |
JP2016046309A (ja) | 炭化珪素半導体装置の製造方法 | |
CN106471605A (zh) | 宽带隙半导体上的欧姆触点的形成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |