WO2018179798A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2018179798A1
WO2018179798A1 PCT/JP2018/003054 JP2018003054W WO2018179798A1 WO 2018179798 A1 WO2018179798 A1 WO 2018179798A1 JP 2018003054 W JP2018003054 W JP 2018003054W WO 2018179798 A1 WO2018179798 A1 WO 2018179798A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
laser
type
semiconductor substrate
semiconductor
Prior art date
Application number
PCT/JP2018/003054
Other languages
English (en)
French (fr)
Inventor
博 瀧下
吉村　尚
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201880003267.2A priority Critical patent/CN109643646B/zh
Priority to EP18777902.0A priority patent/EP3576135A4/en
Priority to JP2019508653A priority patent/JP6801775B2/ja
Publication of WO2018179798A1 publication Critical patent/WO2018179798A1/ja
Priority to US16/278,878 priority patent/US10755933B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • a method for activating a deep region from a main surface of a semiconductor substrate (semiconductor wafer) by laser annealing there is a method using a long wavelength laser such as an infrared (IR) laser having a relatively long wavelength.
  • a long wavelength laser such as an infrared (IR) laser having a relatively long wavelength.
  • IR infrared
  • the laser having a longer wavelength is used, the penetration depth of the laser beam is deeper, and the laser beam reaches a deeper region of the semiconductor substrate. For this reason, by using a long wavelength laser, it is possible to activate a deeper region than when a short wavelength laser such as a green laser having a relatively short wavelength is used.
  • Another method for activating a predetermined region by laser annealing is to activate a region relatively deep from the main surface of the semiconductor substrate using a long wavelength laser and then use the short wavelength laser to activate the same region of the semiconductor substrate.
  • a method for activating a region relatively shallow from the main surface is known.
  • the relatively deep region from the main surface of the semiconductor substrate is, for example, a field stop (FS) field.
  • the region relatively shallow from the main surface of the semiconductor substrate is, for example, a collector region or a cathode region.
  • FIGS. 10A and 10B are cross-sectional views illustrating a state in the middle of manufacturing a conventional semiconductor device.
  • an IR laser is used as the long wavelength laser
  • a Green laser is used as the short wavelength laser.
  • the front surface element structure of the RC-IGBT and the front surface electrode 109 are formed on the front surface side of the n ⁇ type semiconductor substrate 110 to be the n ⁇ type drift region 101.
  • the front surface element structure of the RC-IGBT is an IGBT MOS gate disposed in the IGBT region 121 and an FWD p-type anode region disposed in an FWD (Free Wheeling Diode) region 122.
  • the IGBT region 121 and the FWD region 122 are arranged in parallel on the same semiconductor substrate 110.
  • the IGBT MOS gate includes a p-type base region 102, an n + -type emitter region 103, a p + -type contact region 104, a trench 105, a gate insulating film 106, and a gate electrode 107.
  • the p-type base region 102 also serves as the FWD p-type anode region.
  • the front surface electrode 109 also serves as an emitter electrode and an anode electrode.
  • ion implantation is performed a plurality of times from the back surface of the semiconductor substrate 110 under different conditions to form the n-type FS region 111, the p + -type collector region 112, and the n + -type cathode region 113, respectively.
  • the n-type FS region 111 is activated by irradiating the n-type FS region 111 relatively deep from the back surface of the semiconductor substrate 110 with the laser beam 131 of the IR laser.
  • the p + -type collector region 112 and the n + -type cathode region 113 which are relatively shallow from the back surface of the semiconductor substrate 110 are irradiated with a green laser beam 132 to obtain the p + -type collector region.
  • 112 and n + -type cathode region 113 are activated.
  • the RC-IGBT is completed.
  • the semiconductor substrate is irradiated with the second laser light emitted from the solid-state laser oscillator while the semiconductor laser is continuously irradiated with the first laser light emitted from the semiconductor laser oscillator.
  • Patent Document 1 paragraphs 0011 and 0022
  • the wavelength of the first laser beam is 950 nm or less
  • the wavelength of the second laser beam is a green wavelength region
  • the regions irradiated with the first and second laser beams are almost overlapped. .
  • a YAG2 ⁇ laser YAG (Yttrium Aluminum Garnet) laser second high and long wave, wavelength: 500 nm
  • GaAs high frequency
  • Patent Document 2 paragraph 0057
  • FIGS. 10A and 10B are characteristic diagrams showing the carrier concentration distribution after laser annealing of a conventional semiconductor device. 8 and 9 show carrier concentration distributions along the cutting line AA-AA ′ in FIG. 10B.
  • ion implantation it is necessary to perform ion implantation at a high dose from the back surface of the semiconductor substrate 110.
  • the back surface of the semiconductor substrate 110 The crystallinity of the surface layer collapses and becomes amorphous.
  • the laser light 131 of the long wavelength laser is irradiated to a region deeper than the region that has been amorphized.
  • the absorption rate of the laser beam 131 is decreased or the reflectance of the laser beam 131 is increased.
  • heat is not transmitted from the back surface of the semiconductor substrate 110 to a deeper region than the amorphous region, and it becomes difficult to activate the predetermined region (here, the n-type FS region 111) as shown in FIG.
  • the carrier concentration in the n-type FS region 111 is lower than the carrier concentration in the n ⁇ -type drift region 101, and a predetermined carrier concentration in the n-type FS region 111 cannot be obtained.
  • This problem can be solved by irradiating laser light 131 of a long wavelength laser with higher energy (for example, about 5.8 J / cm 2 or more). That is, as shown in FIG. 9, the n-type FS region 111 is activated by the high-energy laser beam 131, and the carrier concentration of the n-type FS region 111 becomes higher than the carrier concentration of the n ⁇ -type drift region 101. However, as the laser light 131 of the long wavelength laser is irradiated with higher energy, the back surface of the semiconductor substrate 110 becomes higher in temperature and generates heat.
  • higher energy for example, about 5.8 J / cm 2 or more
  • Patent Documents 1 and 2 since the same region is simultaneously irradiated with laser light of two types of lasers having different wavelengths from one main surface of the semiconductor substrate, the back surface of the semiconductor substrate becomes hot and generates heat. Specifically, since the surface temperature of the back surface of the semiconductor substrate rises to, for example, about 200 ° C. to 300 ° C., for example, the surface layer of the front surface of the semiconductor substrate 110 is altered or the surface temperature of the semiconductor substrate 110 is changed. The front surface side of the semiconductor substrate 110 is adversely affected such as pattern deformation (resist burn) of the resist film covering the front surface, deformation, foaming, and adhesive residue of the adhesive tape.
  • pattern deformation resist burn
  • An object of the present invention is to provide a method for manufacturing a semiconductor device in which a predetermined region can be activated by laser annealing at a lower energy in order to solve the above-described problems caused by the prior art.
  • a semiconductor device manufacturing method has the following characteristics. First, a first step is performed in which impurities are ion-implanted from one main surface of a semiconductor substrate to form a first semiconductor region. Next, impurities are ion-implanted from one main surface of the semiconductor substrate to form a second semiconductor region having a higher impurity concentration than the first semiconductor region in a region shallower than the first semiconductor region. Perform the process. Next, the first laser beam is irradiated from one main surface of the semiconductor substrate to activate the second semiconductor region, and the surface layer of the one main surface of the semiconductor substrate is melted and recrystallized. The third step is performed. Next, after the third step, a fourth step of activating the first semiconductor region by irradiating a second laser beam having a wavelength longer than that of the first laser beam from one main surface of the semiconductor substrate. Do.
  • the energy of the first laser beam is set to 1 J / cm 2 or more and 2 J / cm 2 or less.
  • the energy of the second laser beam is 4 J / cm 2 or more and 8 J / cm 2 or less.
  • the semiconductor device manufacturing method according to the present invention is characterized in that, in the above-described invention, in the third step, a depth at which impurities are activated by the first laser beam is less than 1 ⁇ m.
  • the method for manufacturing a semiconductor device according to the present invention is characterized in that, in the above-described invention, in the fourth step, the depth at which the impurity is activated by the second laser beam is 1 ⁇ m or more and 4 ⁇ m or less.
  • the wavelength of the first laser light is 500 nm or more and 550 nm or less.
  • the semiconductor device manufacturing method according to the present invention is characterized in that, in the above-described invention, the wavelength of the second laser light is 800 nm or more.
  • the semiconductor device manufacturing method further includes fifth and sixth steps in the above-described invention.
  • a predetermined element structure is formed on the other main surface side of the semiconductor substrate of the first conductivity type.
  • a second conductivity type impurity is ion-implanted from one main surface of the semiconductor substrate, and one of the semiconductor substrates is formed in a region shallower than the first semiconductor region. Forming a third semiconductor region of the second conductivity type arranged in parallel with the second semiconductor region in a direction parallel to the main surface of the second semiconductor region.
  • a first conductivity type impurity is ion-implanted to form the first conductivity type first semiconductor region.
  • a first conductivity type impurity is ion-implanted to form the first conductivity type second semiconductor region.
  • the second semiconductor region and the third semiconductor region are activated by irradiating the first laser beam.
  • a dose amount of ion implantation is set to 5 ⁇ 10 11 / cm 2 or more and 1 ⁇ 10 14 / cm 2 or less.
  • a dose amount of ion implantation is set to 1 ⁇ 10 14 / cm 2 or more and 1 ⁇ 10 16 / cm 2 or less.
  • a dose amount of ion implantation is set to 1 ⁇ 10 12 / cm 2 or more and 1 ⁇ 10 15 / cm 2 or less.
  • the portion made amorphous by ion implantation for forming the second semiconductor region which is shallow from the back surface of the semiconductor substrate and has a relatively high impurity concentration is melted and recrystallized by laser annealing with a short wavelength laser. It becomes. For this reason, at the time of laser annealing of the first semiconductor region with the long wavelength laser from the back surface of the semiconductor substrate, it is possible to suppress a decrease in the absorption rate of the laser light of the long wavelength laser and an increase in the reflectance.
  • a predetermined region can be activated by laser annealing with lower energy.
  • FIG. 1 is a cross-sectional view illustrating an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the embodiment.
  • FIG. 2 is a flowchart illustrating an outline of a method of manufacturing a semiconductor device according to the embodiment.
  • FIG. 3A is a cross-sectional view illustrating a state in the process of manufacturing the semiconductor device according to the embodiment.
  • FIG. 3B is a cross-sectional view illustrating a state in the middle of manufacturing the semiconductor device according to the embodiment.
  • FIG. 4 is a characteristic diagram illustrating a carrier concentration distribution after laser annealing of the semiconductor device according to the embodiment.
  • FIG. 5 is a characteristic diagram showing the carrier concentration distribution after laser annealing in the example.
  • FIG. 1 is a cross-sectional view illustrating an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the embodiment.
  • FIG. 2 is a flowchart illustrating an outline of a method of manufacturing a semiconductor device according to the embodiment.
  • FIG. 6 is a characteristic diagram showing a carrier concentration distribution after laser annealing of a conventional example.
  • FIG. 7 is a characteristic diagram comparing carrier concentration distributions after laser annealing in the example and the conventional example.
  • FIG. 8 is a characteristic diagram showing the carrier concentration distribution after laser annealing of a conventional semiconductor device.
  • FIG. 9 is a characteristic diagram showing a carrier concentration distribution after laser annealing of a conventional semiconductor device.
  • FIG. 10A is a cross-sectional view showing a state in the middle of manufacturing a conventional semiconductor device.
  • FIG. 10B is a cross-sectional view showing a state during the manufacture of the conventional semiconductor device.
  • FIG. 1 is a cross-sectional view illustrating an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the embodiment.
  • the semiconductor device according to the embodiment shown in FIG. 1 includes a free-wheeling diode (FWD) connected in reverse parallel to the IGBT to an n ⁇ type semiconductor substrate (semiconductor chip) 10 that is the same as an insulated gate bipolar transistor (IGBT). Is an RC-IGBT.
  • FWD free-wheeling diode
  • IGBT n ⁇ type semiconductor substrate
  • the IGBT region 21 and the FWD region 22 are arranged in parallel on the same n ⁇ type semiconductor substrate (semiconductor chip) 10 that becomes the n ⁇ type drift region 1.
  • An IGBT is arranged in the IGBT region 21.
  • the FWD is arranged in the FWD area 22.
  • IGBT region 21 on the front surface side of n ⁇ type semiconductor substrate 10, p type base region 2, n + type emitter region 3, p + type contact region 4, trench 5, gate insulating film 6, and gate electrode 7 is a general trench gate type MOS gate (metal-oxide film-insulated gate made of semiconductor).
  • Front surface electrode 9, n + -type contact emitter region 3 and the p + -type contact region 4 is electrically connected to these n + -type emitter region 3 and the p + -type contact region 4.
  • the front surface electrode 9 is electrically insulated from the gate electrode 7 by the interlayer insulating film 8.
  • the p-type base region 2, the trench 5, the interlayer insulating film 8, and the front surface electrode 9 are provided from the IGBT region 21 to the FWD region 22.
  • N + type emitter region 3 and p + type contact region 4 are not provided in FWD region 22.
  • FIG. 1 shows a state in which a plurality of IGBT unit cells (element constituent units) are arranged in parallel in the IGBT region 21 and a plurality of FWD unit cells are arranged in parallel in the FWD region 22.
  • An n-type field stop (FS) region (first semiconductor region) 11 is provided on the surface layer on the back surface of the n ⁇ -type semiconductor substrate 10.
  • the n-type FS region 11 is provided from the IGBT region 21 to the FWD region 22.
  • the n-type FS region 11 has a function of suppressing the growth of the depletion layer extending from the pn junction between the p-type base region 2 and the n ⁇ -type drift region 1 when the IGBT is turned off.
  • n - -type on the back surface of the surface layer of the semiconductor substrate 10 n - type from the back surface of the semiconductor substrate 10 at a position shallower than the n-type FS region 11, p + -type collector region (third semiconductor region) 12 and n A + -type cathode region (second semiconductor region) 13 is selectively provided.
  • the p + type collector region 12 is provided in the IGBT region 21, and the n + type cathode region 13 is provided in the FWD region 22.
  • the p + type collector region 12 and the n + type cathode region 13 are in contact with the n type FS region 11. Further, the p + type collector region 12 and the n + type cathode region 13 are in contact with each other and are arranged in parallel in a direction parallel to the main surface of the n ⁇ type semiconductor substrate 10.
  • a portion of the n ⁇ type semiconductor substrate 10 other than the p type base region 2, the n type FS region 11, the p + type collector region 12 and the n + type cathode region 13 is the n ⁇ type drift region 1.
  • n - -type is provided on the entire back surface of the semiconductor substrate 10 p + -type collector region 12 and n + -type cathode region 13 in contact with electrical these p + -type collector region 12 and n + -type cathode region 13 It is connected to the.
  • the back electrode 14 serves as a collector electrode and a cathode electrode.
  • FIG. 2 is a flowchart illustrating an outline of a method of manufacturing a semiconductor device according to the embodiment.
  • 3A and 3B are cross-sectional views illustrating a state during the manufacture of the semiconductor device according to the embodiment.
  • FIG. 4 is a characteristic diagram illustrating a carrier concentration distribution after laser annealing of the semiconductor device according to the embodiment.
  • FIG. 4 shows the carrier concentration distribution along the cutting line AA ′ in FIG. 3B.
  • the MOS gate, the interlayer insulating film 8, the front surface electrode 9 and the like are formed on the front surface side of the n ⁇ type semiconductor substrate (semiconductor wafer) 10 to be the n ⁇ type drift region 1 by a general method.
  • a front surface element structure is formed (step S1).
  • the thinning process of the n ⁇ type semiconductor substrate 10 includes the following processes.
  • a surface protective film is formed on the front surface of the n ⁇ type semiconductor substrate 10.
  • a resist is applied to the surface protective film to protect the front surface element structure on the front surface side of the n ⁇ type semiconductor substrate 10 with a resist film (not shown).
  • n - -type on the front surface of the semiconductor substrate 10, n during back grinding to be described later - back grinding tape for protecting the front surface of the type semiconductor substrate 10 from foreign matter such as: Applying the (adhesive tape not shown) wear.
  • the back grind tape in which irregularities are generated according to the irregularities of the front surface element structure of the n ⁇ type semiconductor substrate 10 is flattened.
  • the n ⁇ type semiconductor substrate 10 is ground (back grind) from the back surface side to the entire back surface, and the thickness of the n ⁇ type semiconductor substrate 10 is uniformly reduced.
  • n - -type center portion of the semiconductor substrate 10 only continue to ground from the rear surface side (for example, a so-called TAIKO (TM) process), n - without changing the thickness of the peripheral type semiconductor substrate 10, n - Only the central portion of the mold semiconductor substrate 10 is set to a product thickness used as a semiconductor device.
  • the back grind tape is peeled off from the front surface of the n ⁇ type semiconductor substrate 10.
  • the front surface of the n ⁇ type semiconductor substrate 10 may be protected with a protective tape.
  • a WSS Wide Support System
  • the damaged layer remaining on the back surface of the n ⁇ type semiconductor substrate 10 after back grinding is removed by etching with a chemical solution.
  • the back surface of the n ⁇ type semiconductor substrate 10 is cleaned with an SC-1 solution (mixed solution of NH 4 OH, H 2 O 2 and H 2 O) or the like.
  • SC-1 solution mixed solution of NH 4 OH, H 2 O 2 and H 2 O
  • the process of thinning the n ⁇ type semiconductor substrate 10 in step S2 is not limited to the above process, and the n ⁇ type semiconductor substrate 10 is thinned to a desired thickness by adjusting the thickness from the back side. It just needs to be made.
  • an n-type impurity such as phosphorus (P) is ion-implanted into the entire back surface of the n ⁇ -type semiconductor substrate 10 to form an n-type FS region 11 (step S3).
  • the dose is set to about 5 ⁇ 10 11 / cm 2 to 1 ⁇ 10 14 / cm 2
  • the acceleration energy is set to about 0.6 MeV to 3 MeV, for example. Also good.
  • n - -type entire back surface for example a p-type impurity such as boron (B) ions are implanted in the semiconductor substrate 10, n - p + -type region shallower than the n-type FS region 11 from the back surface of the type semiconductor substrate 10
  • the collector region 12 is formed (step S4).
  • the ion implantation for forming the p + -type collector region 12 may be performed at a dose of about 1 ⁇ 10 12 / cm 2 to 1 ⁇ 10 15 / cm 2 and an acceleration energy of about 5 keV to 50 keV, for example. Good.
  • a mask such as a resist mask (not shown) having an opening corresponding to the formation region of the n + type cathode region 13 is formed on the back surface of the n ⁇ type semiconductor substrate 10 (step S5).
  • an n-type impurity such as phosphorus is ion-implanted into the back surface of the n ⁇ type semiconductor substrate 10 using the resist mask as a mask, and the portion of the p + type collector region 12 exposed at the opening of the resist mask is made n-type.
  • Inversion is performed to form the n + -type cathode region 13 (step S6).
  • the ion implantation for forming the n + -type cathode region 13 may be performed at a dose amount of, for example, about 1 ⁇ 10 14 / cm 2 to 1 ⁇ 10 16 / cm 2 and an acceleration energy of, for example, about 5 keV to 150 keV. Good.
  • ion implantation for forming the n + -type cathode region 13 is carried out at a high dose, the crystallinity of the surface layer on the back surface of the n ⁇ -type semiconductor substrate 10 is broken by this ion implantation and becomes amorphous.
  • the ion implantation for forming the n-type FS region 11 may be performed before laser annealing using a long wavelength laser (long wavelength laser oscillator) described later.
  • Each ion implantation for forming the p + -type collector region 12 and the n + -type cathode region 13 may be performed before laser annealing using a short wavelength laser (short wavelength laser oscillator) described later.
  • the ion implantation for forming the p + -type collector region 12 only may be performed selectively in a portion corresponding to the formation region of the p + -type collector region 12.
  • the mask used for forming the n + -type cathode region 13 is removed (step S7). For example, when the mask formed in step S5 is a resist mask, an ashing process is performed.
  • n - n from the back surface of the type semiconductor substrate 10 - irradiated with laser light 31 in the short-wavelength laser on the entire back surface of the type semiconductor substrate 10, p + -type collector region 12 and n + -type
  • the cathode region 13 is activated, for example, at a temperature of 1000 ° C. or higher (laser annealing: step S8).
  • an amorphous portion is formed by ion implantation for forming the p + type collector region 12 and the n + type cathode region 13 (n ⁇
  • the surface layer on the back surface of the mold semiconductor substrate 10 is melted and solidified to be recrystallized.
  • the energy of the laser light 31 of the short wavelength laser is, for example, about 1 J / cm 2 or more and 2 J / cm 2 or less.
  • the short wavelength laser is preferably a second harmonic of about 500 nm to 550 nm obtained from a laser oscillator capable of irradiating a laser beam 31 of about 1000 nm to 1100 nm, for example.
  • the short wavelength laser is, for example, a second harmonic (green) laser of YAG or YLF.
  • a green laser such as a second harmonic of YLF is used as the short wavelength laser.
  • the green laser is a laser oscillator that can emit a laser in a green wavelength region.
  • the wavelength of the green laser is, for example, about 500 nm or more and 550 nm or less, and may be, for example, 532 nm or 527 nm that is generally used in annealing.
  • the depth at which the impurities are activated by the short wavelength laser may be, for example, about the same as the range of ion implantation for forming the p + -type collector region 12 or the n + -type cathode region 13. Specifically, the depth at which the impurities are activated by the short wavelength laser is, for example, less than 1 ⁇ m. For this reason, the pulse width of the short wavelength laser is, for example, preferably about 50 ns to 300 ns, and more preferably about 100 ns to 200 ns.
  • the depth of activating the impurity is the peak position of the impurity concentration distribution when the impurity implanted to form the p + -type collector region 12 or the n + -type cathode region 13 is activated by heat treatment (mostly The position where the impurity concentration is high).
  • the depth for activating the impurity indicates the depth from the back surface of the n ⁇ type semiconductor substrate 10.
  • n - from the rear surface of the type semiconductor substrate 10 n - it is irradiated on the entire back surface of the type semiconductor substrate 10 the laser beam 32 long wavelength laser to activate the n-type FS region 11 (Laser annealing: Step S9).
  • the depth at which the impurity is activated by the long wavelength laser may be, for example, about the same as the range of ion implantation for forming the n-type FS region 11.
  • the depth at which the impurity is activated by the long wavelength laser is, for example, about 1 ⁇ m to 4 ⁇ m, and preferably about 1.0 ⁇ m to 2.5 ⁇ m. Therefore, it is important to irradiate the back surface of the n ⁇ type semiconductor substrate 10 with the laser light 32 of the long wavelength laser for a longer time than the processing in step S8. For this reason, the pulse width of the long wavelength laser is preferably about 10 ⁇ s or more, for example.
  • the long wavelength laser is a laser oscillator that can irradiate laser light 32 in an infrared wavelength region (for example, about 800 nm or more).
  • the wavelength of the laser light 32 of the long wavelength laser is, for example, about 1100 nm or less.
  • the wavelength of the laser light 32 of this long wavelength laser is a general wavelength of a laser oscillator having an infrared wavelength region.
  • the long wavelength laser is, for example, an infrared (IR) laser such as a YAG laser or a gas laser (for example, carbon dioxide (CO 2 ) laser), or a semiconductor laser.
  • IR infrared
  • CO 2 carbon dioxide
  • a semiconductor laser (wavelength: 808 nm) is used as the long wavelength laser.
  • the n-type FS region 11 is activated at a predetermined temperature (for example, 1000 ° C. or more), and the carrier concentration of the n-type FS region 11 is changed to the n ⁇ -type drift.
  • a predetermined temperature for example, 1000 ° C. or more
  • a predetermined carrier concentration higher than the carrier concentration in region 1 can be obtained (see FIG. 4).
  • step S9 can be set to the predetermined temperature. As described above, the surface layer on the back surface of the n ⁇ type semiconductor substrate 10 is recrystallized in the process of step S8, and there is almost no amorphous portion. For this reason, at the time of the process of subsequent step S9, the fall of the absorptivity of the laser beam 32 of a long wavelength laser and the high reflectance are suppressed. This is because heat generated by irradiation of the laser light 32 of the long wavelength laser is easily transmitted from the back surface of the n ⁇ type semiconductor substrate 10 to a deep region.
  • the carrier concentration of the n-type FS region 11 can be set to a predetermined carrier concentration from the IGBT region 21 to the FWD region 22.
  • a predetermined carrier concentration from the IGBT region 21 to the FWD region 22.
  • other than the laser irradiation order of the short wavelength laser and the long wavelength laser lower energy than the conventional method with same conditions using a long wavelength laser in it can. For this reason, the problem which arises by irradiating the laser beam 32 of a long wavelength laser with high energy rather than the said conventional method is suppressed.
  • step S10 the surface protective film that protected the front surface of the n ⁇ type semiconductor substrate 10 is removed.
  • step S11 the back electrode 14 is formed on the entire back surface of the n ⁇ type semiconductor substrate 10 by sputtering (step S11). Thereafter, the semiconductor wafer is diced (cut) into individual chips to complete the RC-IGBT shown in FIG.
  • a deep region (FS region) from the back surface of the semiconductor substrate is activated by laser annealing using a long wavelength laser.
  • the surface layer on the back surface of the semiconductor substrate in the FWD region tends to be amorphous.
  • the FS region in the FWD region is less likely to be activated than in the FS region in the IGBT region, it is necessary to perform laser annealing with a long wavelength laser with high energy.
  • the laser annealing with the long wavelength laser is performed after the surface layer on the back surface of the semiconductor substrate is recrystallized by the laser annealing with the short wavelength laser to substantially eliminate the amorphous portion. I do. For this reason, the FS region in the FWD region can also be activated reliably.
  • a defect that remains in the semiconductor substrate without being detected by SR (Spreading Resistance measurement) or the like is transmitted from the back surface of the semiconductor substrate to a deep region by the laser light of the long wavelength laser. Can be recovered.
  • laser annealing using a short wavelength laser and laser annealing using a long wavelength laser are performed at different timings, and periods of performing these laser annealings do not overlap. For this reason, for example, the heat generation of the semiconductor substrate due to laser annealing can be suppressed as compared with the conventional method in which the execution periods of both laser annealing are overlapped as in Patent Documents 1 and 2, for example.
  • FIG. 5 is a characteristic diagram showing the carrier concentration distribution after laser annealing in the example.
  • FIG. 5 shows the carrier concentration distribution along the cutting line AA ′ in FIG. 3B.
  • FIG. 6 is a characteristic diagram showing a carrier concentration distribution after laser annealing of a conventional example.
  • FIG. 6 shows the carrier concentration distribution along the cutting line AA-AA ′ in FIG. 10B.
  • the distribution is shown in FIG. That is, in the embodiment, laser annealing is performed on the back surface side of the n ⁇ type semiconductor substrate 10 by sequentially irradiating the laser beams 31 and 32 in the order of the short wavelength laser and the long wavelength laser.
  • the plurality of samples shown in FIG. 5 have different energy values of the laser light 32 of the long wavelength laser.
  • the back surface side of an n ⁇ type semiconductor substrate 110 of an RC-IGBT (hereinafter referred to as a conventional example) manufactured according to a conventional method for manufacturing a semiconductor device (see FIGS. 10A and 10B) under the same conditions as in the example.
  • the carrier concentration distribution is shown in FIG. That is, in the conventional example, laser annealing is performed on the back surface side of the n ⁇ type semiconductor substrate 110 by sequentially irradiating the laser beams 131 and 132 in the order of the long wavelength laser and the short wavelength laser.
  • the plurality of samples shown in FIG. 6 have different energy values of the laser light 131 of the long wavelength laser.
  • both the example and the conventional example have the same conditions except for the irradiation order of laser beams of different wavelengths used for laser annealing.
  • the dose is set to 1.0 ⁇ 10 12 / cm 2 and the acceleration energy is set to 2.0 MeV.
  • the dose is set to 1.0 ⁇ 10 13 / cm 2 and the acceleration energy is set to 20 keV, for example.
  • the dose is set to 3 ⁇ 10 15 / cm 2 and the acceleration energy is set to 30 keV.
  • An IR laser was used as the long wavelength laser, and a Green laser was used as the short wavelength laser.
  • the energy of the laser beam of the green laser was 1 J / cm 2 .
  • the laser repetition frequency was 3 kHz or less.
  • the pulse width of the IR laser was 20 ⁇ sec.
  • the overlap ratio of the laser was 50% for the major axis and 50% for the minor axis for both the IR laser and the Green laser. The overlap ratio need not be specified.
  • a laser annealing apparatus manufactured by Sumitomo Heavy Industries (registered trademark) was used for laser annealing using an IR laser and a Green laser.
  • the n-type FS region 11 was activated in the carrier concentration distribution marked with 41).
  • the n-type FS region 111 is activated in a sample (carrier concentration distribution marked with reference numeral 42) in which the energy of the laser beam of the IR laser is high energy of 5.8 J / cm 2 or more. It was confirmed that the n-type FS region 111 was not fully activated when the energy of the laser beam was low energy. That is, in the example, the energy of the laser beam 32 of the long wavelength laser is reduced by about 0.5 J / cm 2 compared to the conventional example except for the energy value of the laser beam 131 of the long wavelength laser. It was confirmed that
  • the energy of the laser light 32 of the long wavelength laser is 9% ( ⁇ (1-5), as compared with the conventional example, regardless of conditions other than the energy value of the laser light 32 of the long wavelength laser. 3 [J / cm 2 ] /5.8 [J / cm 2 ]) ⁇ 100%).
  • the Si thickness of the device is set to 120 ⁇ m, but the same effect can be obtained even when different energy densities [J / cm 2 ] corresponding to the thickness are used with different Si thicknesses.
  • FIG. 7 shows the carrier concentration distribution when the energy of the laser beams 32 and 131 of the long wavelength laser is 5.3 J / cm 2 in the above-described examples and comparative examples.
  • FIG. 7 is a characteristic diagram comparing carrier concentration distributions after laser annealing in the example and the conventional example. From the results shown in FIG. 7, when the energy of the laser beams 32 and 131 of the long wavelength laser is 5.3 J / cm 2 , in the conventional example, the energy of the laser beam 131 of the long wavelength laser is too weak and the n-type FS. It was confirmed that the region 111 (particularly the n-type FS region 111 in the FWD region 122) could not be activated. On the other hand, in the example, it was confirmed that the n-type FS region 11 was activated even when the laser beam 32 of the long wavelength laser was weak.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
  • the RC-IGBT has been described as an example in the above-described embodiment, it can be applied to semiconductor devices having various structures in which regions are arranged at different depths from the same main surface of a semiconductor substrate (semiconductor chip). is there.
  • the present invention can be applied to a semiconductor device. Further, the present invention can be similarly realized even when the conductivity type (n-type, p-type) is inverted.
  • the method for manufacturing a semiconductor device according to the present invention is useful for a semiconductor device manufactured by activating a region formed by ion implantation by laser annealing, and in particular, a collector region and a collector region from the back surface of the semiconductor substrate. This is suitable for RC-IGBT having an FS region deeper than the cathode region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ｎ-型半導体基板（１０）の裏面から短波長レーザーのレーザー光（３１）を照射し、ｐ+型コレクタ領域（１２）およびｎ+型カソード領域（１３）を活性化させる。このとき、ｎ-型半導体基板（１０）の裏面の表面層が溶融して再結晶化し、アモルファス化した部分がほぼ存在しなくなる。その後、ｎ-型半導体基板（１０）の裏面から長波長レーザーのレーザー光（３２）を照射して、ｎ型ＦＳ領域（１１）を活性化させる。ｎ-型半導体基板（１０）の裏面の表面層にアモルファス化した部分がほぼ存在しないため、長波長レーザーのレーザー光（３２）の吸収率低下や高反射率化が抑制され、長波長レーザーのレーザー光（３２）による熱がｎ型ＦＳ領域（１１）にまで伝わり、ｎ型ＦＳ領域（１１）を確実に活性化させることができる。これによって、より低エネルギーでのレーザーアニールにより所定領域を活性化させることができる。

Description

半導体装置の製造方法
　この発明は、半導体装置の製造方法に関する。
　従来、半導体基板（半導体ウエハ）の主面から深い領域をレーザーアニールにより活性化する方法の１つに、比較的波長の長い例えば赤外（ＩＲ：ｉｎｆｒａｒｅｄ）レーザー等の長波長レーザーを用いる方法が挙げられる。波長の長いレーザーを用いるほど、レーザー光の侵入深さが深く、半導体基板のより深い領域にレーザー光が到達する。このため、長波長レーザーを用いることで、比較的波長の短い例えばグリーン（Ｇｒｅｅｎ）レーザー等の短波長レーザーを用いた場合よりも深い領域の活性化が可能である。
　また、レーザーアニールにより所定領域を活性化する別の方法として、長波長レーザーを用いて半導体基板の主面から相対的に深い領域を活性化させた後に、短波長レーザーを用いて半導体基板の同一主面から相対的に浅い領域を活性化させる方法が知られている。半導体基板の主面から相対的に深い領域とは、例えばフィールドストップ（ＦＳ：Ｆｉｅｌｄ　Ｓｔｏｐ）領域である。半導体基板の主面から相対的に浅い領域とは、例えばコレクタ領域やカソード領域である。
　波長の異なる２つのレーザーを用いた従来のレーザーアニールについて、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ　Ｃｏｎｄｕｃｔｉｎｇ　Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：逆導通型の絶縁ゲート型バイポーラトランジスタ）を作製（製造）する場合を例に説明する。図１０Ａ，１０Ｂは、従来の半導体装置の製造途中の状態を示す断面図である。ここでは、長波長レーザーとしてＩＲレーザーを用い、短波長レーザーとしてＧｒｅｅｎレーザーを用いる。
　まず、図１０Ａに示すように、ｎ-型ドリフト領域１０１となるｎ-型の半導体基板１１０のおもて面側に、ＲＣ－ＩＧＢＴのおもて面素子構造およびおもて面電極１０９を形成する。ＲＣ－ＩＧＢＴのおもて面素子構造とは、ＩＧＢＴ領域１２１に配置されるＩＧＢＴのＭＯＳゲートと、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ：還流ダイオード）領域１２２に配置されるＦＷＤのｐ型アノード領域である。ＩＧＢＴ領域１２１およびＦＷＤ領域１２２は、同一の半導体基板１１０に並列に配置される。
　ＩＧＢＴのＭＯＳゲートは、ｐ型ベース領域１０２、ｎ+型エミッタ領域１０３、ｐ+型コンタクト領域１０４、トレンチ１０５、ゲート絶縁膜１０６およびゲート電極１０７からなる。ｐ型ベース領域１０２は、ＦＷＤのｐ型アノード領域を兼ねる。おもて面電極１０９は、エミッタ電極およびアノード電極を兼ねる。次に、半導体基板１１０の裏面から異なる条件でイオン注入を複数回行い、ｎ型ＦＳ領域１１１、ｐ+型コレクタ領域１１２およびｎ+型カソード領域１１３をそれぞれ形成する。
　次に、半導体基板１１０の裏面から相対的に深いｎ型ＦＳ領域１１１にＩＲレーザーのレーザー光１３１を照射して、ｎ型ＦＳ領域１１１を活性化させる。次に、図１０Ｂに示すように、半導体基板１１０の裏面から相対的に浅いｐ+型コレクタ領域１１２およびｎ+型カソード領域１１３にＧｒｅｅｎレーザーのレーザー光１３２を照射して、ｐ+型コレクタ領域１１２およびｎ+型カソード領域１１３を活性化させる。その後、半導体基板１１０の裏面に裏面電極（不図示）を形成することで、ＲＣ－ＩＧＢＴが完成する。
　レーザーアニールにより所定領域を活性化する別の方法として、半導体レーザー発振器から射出した第１のレーザー光を半導体基板に照射し続けた状態で、固体レーザー発振器から射出した第２のレーザー光を半導体基板の同一主面に照射する方法が提案されている（例えば、下記特許文献１（第００１１，００２２段落）参照。）。下記特許文献１では、第１のレーザー光の波長は９５０ｎｍ以下であり、第２のレーザー光の波長は緑色の波長域であり、第１，２のレーザー光を照射する領域はほぼ重なっている。
　また、レーザーアニールにより所定領域を活性化する別の方法として、半導体基板のイオン注入面に対して、ＹＡＧ２ωレーザー（ＹＡＧ（Ｙｔｔｒｉｕｍ　Ａｌｕｍｉｎｕｍ　Ｇａｒｎｅｔ）レーザーの第２高長波、波長：５００ｎｍ）とＧａＡｓ（ヒ化ガリウム）系の半導体レーザ（波長：８０８ｎｍ）とを同時に照射する方法が提案されている（例えば、下記特許文献２（第００５７段落）参照。）。下記特許文献２では、異なる波長の２種類のレーザーのレーザー光を同時に照射することで、基板おもて面のＭＯＳゲートに悪影響を与えずに、半導体基板の裏面から深い位置に所定領域を形成している。
特開２０１４－０３６１１０号公報 特開２００９－１７６８９２号公報
　しかしながら、従来のレーザーアニール（図１０Ａ，１０Ｂ参照）では、次の問題が生じる。図８，９は、従来の半導体装置のレーザーアニール後のキャリア濃度分布を示す特性図である。図８，９には、図１０Ｂの切断線ＡＡ－ＡＡ’におけるキャリア濃度分布を示す。ＦＷＤ領域１２２にｎ+型カソード領域１１３を形成するには半導体基板１１０の裏面から高ドーズ量でイオン注入を行う必要があるが、高ドーズ量でイオン注入を行うと、半導体基板１１０の裏面の表面層の結晶性が崩れてアモルファス化してしまう。長波長レーザーのレーザー光１３１は、アモルファス化した領域よりも深い領域に照射することとなる。
　アモルファス化した領域およびアモルファス化した領域よりも深い領域に長波長レーザーのレーザー光１３１を照射する場合、レーザー光１３１の吸収率が低下、または、レーザー光１３１の反射率が高くなる。これによって、アモルファス化した領域よりも半導体基板１１０の裏面から深い領域にまで熱が伝わらずに、図８に示すように所定領域（ここではｎ型ＦＳ領域１１１）を活性化しにくくなる。このため、ｎ型ＦＳ領域１１１のキャリア濃度がｎ-型ドリフト領域１０１のキャリア濃度よりも低くなり、ｎ型ＦＳ領域１１１の所定のキャリア濃度が得られない。
　この問題は、より高エネルギー（例えば５．８Ｊ／ｃｍ2以上程度）で長波長レーザーのレーザー光１３１を照射することで解決される。すなわち、図９に示すように、高エネルギーのレーザー光１３１によりｎ型ＦＳ領域１１１が活性化され、ｎ型ＦＳ領域１１１のキャリア濃度がｎ-型ドリフト領域１０１のキャリア濃度よりも高くなる。しかしながら、長波長レーザーのレーザー光１３１を高エネルギーで照射するほど、半導体基板１１０の裏面が高温度になって発熱する。
　上記特許文献１，２においても、波長の異なる２種類のレーザーのレーザー光を半導体基板の一方の主面から同一領域に同時に照射するため、半導体基板の裏面が高温度になって発熱する。具体的には、半導体基板の裏面の表面温度が例えば２００℃～３００℃程度まで上昇してしまうため、例えば、半導体基板１１０のおもて面の表面層が変質したり、半導体基板１１０のおもて面を覆うレジスト膜のパターン変形（レジスト焼け）や、粘着テープの変形・発泡・糊残りなど、半導体基板１１０のおもて面側の各部に悪影響が及ぶ。
　この発明は、上述した従来技術による問題点を解消するため、より低エネルギーでのレーザーアニールにより所定領域を活性化させることができる半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の一方の主面から不純物をイオン注入して第１半導体領域を形成する第１工程を行う。次に、前記半導体基板の一方の主面から不純物をイオン注入して、前記第１半導体領域よりも浅い領域に、前記第１半導体領域よりも不純物濃度の高い第２半導体領域を形成する第２工程を行う。次に、前記半導体基板の一方の主面から第１レーザー光を照射して前記第２半導体領域を活性化させるとともに、前記半導体基板の一方の主面の表面層を溶融して再結晶化する第３工程を行う。次に、前記第３工程の後、前記第１レーザー光よりも波長の長い第２レーザー光を前記半導体基板の一方の主面から照射して前記第１半導体領域を活性化させる第４工程を行う。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第１レーザー光のエネルギーを１Ｊ／ｃｍ2以上２Ｊ／ｃｍ2以下とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記第２レーザー光のエネルギーを４Ｊ／ｃｍ2以上８Ｊ／ｃｍ2以下とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第１レーザー光により不純物が活性化する深さを１μｍ未満とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記第２レーザー光により不純物が活性化する深さを１μｍ以上４μｍ以下とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１レーザー光の波長は、５００ｎｍ以上５５０ｎｍ以下であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２レーザー光の波長は、８００ｎｍ以上であることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、第５，６工程をさらに含む。前記第５工程では、第１導電型の前記半導体基板の他方の主面側に所定の素子構造を形成する。前記第６工程では、前記第３工程の前に、前記半導体基板の一方の主面から第２導電型不純物をイオン注入して、前記第１半導体領域よりも浅い領域に、前記半導体基板の一方の主面に平行な方向に前記第２半導体領域に並列に配置された第２導電型の第３半導体領域を形成する。前記第１工程では、第１導電型不純物をイオン注入して第１導電型の前記第１半導体領域を形成する。前記第２工程では、第１導電型不純物をイオン注入して第１導電型の前記第２半導体領域を形成する。前記第３工程では、前記第１レーザー光を照射して前記第２半導体領域および前記第３半導体領域を活性化させることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程では、イオン注入のドーズ量を５×１０11／ｃｍ2以上１×１０14／ｃｍ2以下とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２工程では、イオン注入のドーズ量を１×１０14／ｃｍ2以上１×１０16／ｃｍ2以下とすることを特徴とする。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、イオン注入のドーズ量を１×１０12／ｃｍ2以上１×１０15／ｃｍ2以下とすることを特徴とする。
　上述した発明によれば、半導体基板の裏面から浅く、かつ相対的に不純物濃度の高い第２半導体領域を形成するためのイオン注入でアモルファス化した部分が短波長レーザーによるレーザーアニールで溶融され再結晶化される。このため、その後、半導体基板の裏面からの長波長レーザーによる第１半導体領域のレーザーアニール時に、長波長レーザーのレーザー光の吸収率低下や高反射率化を抑制することができる。
　本発明にかかる半導体装置の製造方法によれば、より低エネルギーでのレーザーアニールにより所定領域を活性化させることができるという効果を奏する。
図１は、実施の形態にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。 図２は、実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。 図３Ａは、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図３Ｂは、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。 図４は、実施の形態にかかる半導体装置のレーザーアニール後のキャリア濃度分布を示す特性図である。 図５は、実施例のレーザーアニール後のキャリア濃度分布を示す特性図である。 図６は、従来例のレーザーアニール後のキャリア濃度分布を示す特性図である。 図７は、実施例および従来例のレーザーアニール後のキャリア濃度分布を比較した特性図である。 図８は、従来の半導体装置のレーザーアニール後のキャリア濃度分布を示す特性図である。 図９は、従来の半導体装置のレーザーアニール後のキャリア濃度分布を示す特性図である。 図１０Ａは、従来の半導体装置の製造途中の状態を示す断面図である。 図１０Ｂは、従来の半導体装置の製造途中の状態を示す断面図である。
　以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
　まず、実施の形態にかかる半導体装置の製造方法により作製（製造）される半導体装置の一例として、ＲＣ－ＩＧＢＴの構造について説明する。図１は、実施の形態にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１に示す実施の形態にかかる半導体装置は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と同一のｎ-型半導体基板（半導体チップ）１０に、当該ＩＧＢＴに逆並列に接続された還流用ダイオード（ＦＷＤ）を配置したＲＣ－ＩＧＢＴである。
　具体的には、ｎ-型ドリフト領域１となる同一ｎ-型半導体基板（半導体チップ）１０に、ＩＧＢＴ領域２１およびＦＷＤ領域２２が並列に配置されている。ＩＧＢＴ領域２１には、ＩＧＢＴが配置される。ＦＷＤ領域２２には、ＦＷＤが配置される。ＩＧＢＴ領域２１において、ｎ-型半導体基板１０のおもて面側には、ｐ型ベース領域２、ｎ+型エミッタ領域３、ｐ+型コンタクト領域４、トレンチ５、ゲート絶縁膜６およびゲート電極７からなる一般的なトレンチゲート型のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）が設けられている。
　おもて面電極９は、ｎ+型エミッタ領域３およびｐ+型コンタクト領域４に接し、これらｎ+型エミッタ領域３およびｐ+型コンタクト領域４に電気的に接続されている。また、おもて面電極９は、層間絶縁膜８によってゲート電極７と電気的に絶縁されている。ｐ型ベース領域２、トレンチ５、層間絶縁膜８およびおもて面電極９は、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって設けられている。ｎ+型エミッタ領域３およびｐ+型コンタクト領域４は、ＦＷＤ領域２２には設けられていない。
　すなわち、ＦＷＤ領域２２において、ｎ-型半導体基板１０のおもて面の表面層には、ＩＧＢＴ領域２１と同様に、ｐ型ベース領域２、トレンチ５、層間絶縁膜８およびおもて面電極９が設けられている。ｐ型ベース領域２は、ＦＷＤ領域２２においてｐ型アノード領域として機能する。おもて面電極９は、エミッタ電極およびアノード電極を兼ねる。図１には、ＩＧＢＴ領域２１にＩＧＢＴの複数の単位セル（素子の構成単位）が並列に配置され、ＦＷＤ領域２２にＦＷＤの複数の単位セルが並列に配置された状態を示す。
　ｎ-型半導体基板１０の裏面の表面層には、ｎ型フィールドストップ（ＦＳ）領域（第１半導体領域）１１が設けられている。ｎ型ＦＳ領域１１は、ＩＧＢＴ領域２１からＦＷＤ領域２２にわたって設けられている。ｎ型ＦＳ領域１１は、ＩＧＢＴのオフ時にｐ型ベース領域２とｎ-型ドリフト領域１とのｐｎ接合から伸びる空乏層の伸びを抑制する機能を有する。また、ｎ-型半導体基板１０の裏面の表面層には、ｎ-型半導体基板１０の裏面からｎ型ＦＳ領域１１よりも浅い位置に、ｐ+型コレクタ領域（第３半導体領域）１２およびｎ+型カソード領域（第２半導体領域）１３がそれぞれ選択的に設けられている。
　ｐ+型コレクタ領域１２はＩＧＢＴ領域２１に設けられ、ｎ+型カソード領域１３はＦＷＤ領域２２に設けられている。ｐ+型コレクタ領域１２およびｎ+型カソード領域１３は、ｎ型ＦＳ領域１１に接する。また、ｐ+型コレクタ領域１２とｎ+型カソード領域１３とは互いに接し、かつｎ-型半導体基板１０の主面に平行する方向に並列に配置されている。ｎ-型半導体基板１０の、ｐ型ベース領域２、ｎ型ＦＳ領域１１、ｐ+型コレクタ領域１２およびｎ+型カソード領域１３以外の部分がｎ-型ドリフト領域１である。
　裏面電極１４は、ｎ-型半導体基板１０の裏面全面に設けられｐ+型コレクタ領域１２およびｎ+型カソード領域１３に接し、これらｐ+型コレクタ領域１２およびｎ+型カソード領域１３に電気的に接続されている。裏面電極１４は、コレクタ電極およびカソード電極を兼ねる。
　次に、実施の形態にかかる半導体装置の製造方法について説明する。図２は、実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。図３Ａ，３Ｂは、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図４は、実施の形態にかかる半導体装置のレーザーアニール後のキャリア濃度分布を示す特性図である。図４には、図３Ｂの切断線Ａ－Ａ’におけるキャリア濃度分布を示す。まず、一般的な方法により、ｎ-型ドリフト領域１となるｎ-型半導体基板（半導体ウエハ）１０のおもて面側に、ＭＯＳゲート、層間絶縁膜８およびおもて面電極９などのおもて面素子構造を形成する（ステップＳ１）。
　次に、ｎ-型半導体基板１０を薄化する（ステップＳ２）。ｎ-型半導体基板１０の薄化工程は、以下の工程が含まれる。ｎ-型半導体基板１０のおもて面に表面保護膜を形成する。表面保護膜は、例えばレジストを塗布し、ｎ-型半導体基板１０のおもて面側のおもて面素子構造をレジスト膜（不図示）で保護する。次に、ｎ-型半導体基板１０のおもて面に、後述するバックグラインド時にｎ-型半導体基板１０のおもて面を異物等から保護するバックグラインドテープ（粘着テープ：不図示）を貼り付ける。次に、ｎ-型半導体基板１０のおもて面素子構造の凹凸に応じて凹凸が発生したバックグラインドテープを平坦化する。次に、ｎ-型半導体基板１０を裏面側から裏面全面にわたって研削（バックグラインド）し、ｎ-型半導体基板１０の厚さを一様に薄くする。
　次に、ｎ-型半導体基板１０の中央部のみを裏面側から研削していき（例えばいわゆるＴＡＩＫＯ（登録商標）プロセス）、ｎ-型半導体基板１０の外周の厚さを変えずに、ｎ-型半導体基板１０の中央部のみを半導体装置として用いる製品厚さにする。次に、ｎ-型半導体基板１０のおもて面からバックグラインドテープを剥離する。なお、レジスト膜を保護膜として用いることに代えて、ｎ-型半導体基板１０のおもて面を保護テープで保護してもよい。また、ＴＡＩＫＯプロセスに代えて、支持基板によってｎ-型半導体基板１０を補強した状態でｎ-型半導体基板１０全体の厚さを薄くするＷＳＳ（Ｗａｆｅｒ　Ｓｕｐｐｏｒｔ　Ｓｙｓｔｅｍ）プロセスを用いてもよい。
　次に、バックグラインド後にｎ-型半導体基板１０の裏面に残るダメージ層を薬液によるエッチングによって除去する。次に、ＳＣ－１溶液（ＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏとの混合溶液）などによりｎ-型半導体基板１０の裏面を洗浄する。なお、ステップＳ２のｎ-型半導体基板１０を薄化する処理は、上記の工程に限定されることなく、ｎ-型半導体基板１０を裏面側から厚さを調整して所望の厚さに薄化できればよい。
　次に、ｎ-型半導体基板１０の裏面全面に例えばリン（Ｐ）等のｎ型不純物をイオン注入し、ｎ型ＦＳ領域１１を形成する（ステップＳ３）。このｎ型ＦＳ領域１１を形成するためのイオン注入は、ドーズ量を例えば５×１０11／ｃｍ2以上１×１０14／ｃｍ2以下程度とし、加速エネルギーを例えば０．６ＭｅＶ以上３ＭｅＶ以下程度としてもよい。
　次に、ｎ-型半導体基板１０の裏面全面に例えばボロン（Ｂ）等のｐ型不純物をイオン注入し、ｎ-型半導体基板１０の裏面からｎ型ＦＳ領域１１よりも浅い領域にｐ+型コレクタ領域１２を形成する（ステップＳ４）。このｐ+型コレクタ領域１２を形成するためのイオン注入は、ドーズ量を例えば１×１０12／ｃｍ2以上１×１０15／ｃｍ2以下程度とし、加速エネルギーを例えば５ｋｅＶ以上５０ｋｅＶ以下程度としてもよい。次に、ｎ-型半導体基板１０の裏面に、ｎ+型カソード領域１３の形成領域に対応する部分が開口したマスク、例えばレジストマスク（不図示）を形成する（ステップＳ５）。
　次に、レジストマスクをマスクとしてｎ-型半導体基板１０の裏面に例えばリン等のｎ型不純物をイオン注入し、ｐ+型コレクタ領域１２の、レジストマスクの開口部に露出する部分をｎ型に反転させてｎ+型カソード領域１３を形成する（ステップＳ６）。このｎ+型カソード領域１３を形成するためのイオン注入は、ドーズ量を例えば１×１０14／ｃｍ2以上１×１０16／ｃｍ2以下程度とし、加速エネルギーを例えば５ｋｅＶ以上１５０ｋｅＶ以下程度としてもよい。ｎ+型カソード領域１３を形成するためのイオン注入は高ドーズ量で行うため、このイオン注入によりｎ-型半導体基板１０の裏面の表面層の結晶性が崩れてアモルファス化する。
　ｎ型ＦＳ領域１１を形成するためのイオン注入は、後述する長波長レーザー（長波長レーザー発振器）を用いたレーザーアニールよりも前に行えばよい。ｐ+型コレクタ領域１２およびｎ+型カソード領域１３を形成するための各イオン注入は、後述する短波長レーザー（短波長レーザー発振器）を用いたレーザーアニールよりも前に行えばよい。また、ｐ+型コレクタ領域１２を形成するためのイオン注入は、ｐ+型コレクタ領域１２の形成領域に対応する部分にのみ選択的に行ってもよい。次に、ｎ+型カソード領域１３の形成に用いたマスクを除去する（ステップＳ７）。例えばステップＳ５の処理で形成したマスクがレジストマスクの場合は、灰化（アッシング）処理を行う。
　次に、図３Ａに示すように、ｎ-型半導体基板１０の裏面からｎ-型半導体基板１０の裏面全体に短波長レーザーのレーザー光３１を照射し、ｐ+型コレクタ領域１２およびｎ+型カソード領域１３を例えば１０００℃以上の温度で活性化させる（レーザーアニール：ステップＳ８）。ｎ-型半導体基板１０の裏面に短波長レーザーのレーザー光３１を照射することで、ｐ+型コレクタ領域１２およびｎ+型カソード領域１３を形成するためのイオン注入でアモルファス化した部分（ｎ-型半導体基板１０の裏面の表面層）が溶融され固化されることで再結晶化される。短波長レーザーのレーザー光３１のエネルギーは、例えば１Ｊ／ｃｍ2以上２Ｊ／ｃｍ2以下程度である。
　短波長レーザーとは、例えば１０００ｎｍ以上１１００ｎｍ以下程度のレーザー光３１を照射可能なレーザー発振器より得られる５００ｎｍ以上５５０ｎｍ以下程度の第２高調波であることがよい。具体的には、短波長レーザーは、例えばＹＡＧやＹＬＦの第２高調波（グリーン（Ｇｒｅｅｎ））レーザーである。
　好ましくは、短波長レーザーとして、ＹＬＦの第２高調波などのＧｒｅｅｎレーザーを用いることがよい。Ｇｒｅｅｎレーザーとは、緑色の波長域のレーザーを照射可能なレーザー発振器である。Ｇｒｅｅｎレーザーの波長は、例えば５００ｎｍ以上５５０ｎｍ以下程度であり、例えばアニール処理で一般的に用いられる５３２ｎｍまたは５２７ｎｍであってもよい。
　短波長レーザーにより不純物が活性化する深さは、例えば、ｐ+型コレクタ領域１２またはｎ+型カソード領域１３を形成するためのイオン注入の飛程と同程度であってもよい。具体的には、短波長レーザーにより不純物が活性化する深さは、例えば１μｍ未満である。このため、短波長レーザーのパルス幅は、例えば５０ｎｓ以上３００ｎｓ以下程度であることがよく、より好ましくは１００ｎｓ以上２００ｎｓ以下程度であることがよい。また、不純物を活性化する深さは、ｐ+型コレクタ領域１２またはｎ+型カソード領域１３などを形成するために注入された不純物が熱処理によって活性化した際の不純物濃度分布のピーク位置（最も不純物濃度が高い位置）を示す。なお、不純物を活性化する深さは、ｎ-型半導体基板１０の裏面からの深さを示す。
　次に、図３Ｂに示すように、ｎ-型半導体基板１０の裏面からｎ-型半導体基板１０の裏面全体に長波長レーザーのレーザー光３２を照射して、ｎ型ＦＳ領域１１を活性化させる（レーザーアニール：ステップＳ９）。長波長レーザーにより不純物が活性化する深さは、例えば、ｎ型ＦＳ領域１１を形成するためのイオン注入の飛程と同程度であってもよい。
　具体的には、長波長レーザーにより不純物が活性化する深さは、例えば１μｍ以上４μｍ以下程度であり、好ましくは１．０μｍ以上２．５μｍ以下程度である。したがって、長波長レーザーのレーザー光３２をｎ-型半導体基板１０の裏面にステップＳ８の処理時よりも長時間照射することが重要となる。このため、長波長レーザーのパルス幅は例えば１０μｓ以上程度とすることが好ましい。
　長波長レーザーとは、赤外の波長域（例えば８００ｎｍ以上程度）のレーザー光３２を照射可能なレーザー発振器である。好ましくは、長波長レーザーのレーザー光３２の波長は、例えば１１００ｎｍ以下程度であることがよい。なお、この長波長レーザーのレーザー光３２の波長は、赤外の波長域を備えたレーザー発振器の一般的な波長である。具体的には、長波長レーザーは、例えばＹＡＧレーザーやガスレーザ－（例えば炭酸ガス（ＣＯ2）レーザー）等の赤外（ＩＲ）レーザー、または、半導体レーザーである。
　好ましくは、長波長レーザーとして、半導体レーザー（波長：８０８ｎｍ）を用いることがよい。その理由は、所望のパルス幅などの条件を容易に設定できるからである。このようにステップＳ８の処理の後にステップＳ９の処理を行うことで、ｎ型ＦＳ領域１１が所定温度（例えば１０００℃以上）で活性化され、ｎ型ＦＳ領域１１のキャリア濃度をｎ-型ドリフト領域１のキャリア濃度よりも高い所定のキャリア濃度にすることができる（図４参照）。
　ステップＳ９の処理におけるアニール温度を所定温度にすることができる理由は、次の通りである。ｎ-型半導体基板１０の裏面の表面層は上述したようにステップＳ８の処理において再結晶化され、アモルファス化した部分がほぼ存在しない。このため、その後のステップＳ９の処理時において、長波長レーザーのレーザー光３２の吸収率低下や高反射率化が抑制される。これにより、長波長レーザーのレーザー光３２の照射により生じた熱がｎ-型半導体基板１０の裏面から深い領域にまで伝わりやすくなるからである。これによって、ｎ型ＦＳ領域１１のキャリア濃度をＩＧＢＴ領域２１からＦＷＤ領域２２にわたって所定のキャリア濃度にすることができる。また、短波長レーザーと長波長レーザーとのレーザー照射順序以外を同条件とした従来方法よりも低エネルギー（好ましくは例えば４Ｊ／ｃｍ2以上８Ｊ／ｃｍ2以下程度）で長波長レーザーを用いることができる。このため、当該従来方法よりも長波長レーザーのレーザー光３２を高エネルギーで照射することにより生じる問題が抑制される。
　次に、ｎ-型半導体基板１０のおもて面を保護していた表面保護膜を除去する（ステップＳ１０）。次に、スパッタにより、ｎ-型半導体基板１０の裏面全面に裏面電極１４を形成する（ステップＳ１１）。その後、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１に示すＲＣ－ＩＧＢＴが完成する。
　以上、説明したように、実施の形態によれば、半導体基板の裏面から浅く、かつ相対的に不純物濃度の高い領域（コレクタ領域およびカソード領域）を短波長レーザーによるレーザーアニールで活性化した後に、半導体基板の裏面から深い領域（ＦＳ領域）を長波長レーザーによるレーザーアニールで活性化する。これにより、まず、半導体基板の裏面から浅い領域を形成するためのイオン注入でアモルファス化した部分が短波長レーザーによるレーザーアニールで溶融され再結晶化される。このため、その後、半導体基板の裏面からの長波長レーザーによるレーザーアニール時に、長波長レーザーのレーザー光の吸収率低下や高反射率化を抑制することができる。これによって、長波長レーザーのレーザー光により生じた熱が半導体基板の裏面から深い領域にまで伝わり、当該深い領域における温度が活性化のために必要な所定のアニール温度に達する。したがって、長波長レーザーによるレーザーアニールを従来よりも低エネルギーで行うことができる。このため、長波長レーザーを用いたレーザーアニールによる半導体基板のおもて面側の各部への悪影響を従来よりも抑制することができる。
　また、特に、ＦＷＤのカソード領域を形成するためのイオン注入は高ドーズ量で行われるため、ＦＷＤ領域における半導体基板の裏面の表面層でアモルファス化が進みやすい。このため、従来方法では、ＩＧＢＴ領域におけるＦＳ領域に比べてＦＷＤ領域におけるＦＳ領域が活性化しにくいため、高エネルギーで長波長レーザーによるレーザーアニールを行う必要がある。それに対して、実施の形態によれば、上述したように短波長レーザーによるレーザーアニールにより半導体基板の裏面の表面層を再結晶化してアモルファス化した部分をほぼなくしてから、長波長レーザーによるレーザーアニールを行う。このため、ＦＷＤ領域におけるＦＳ領域も確実に活性化させることができる。
　また、高エネルギーでの長波長レーザーのレーザー光を照射すると、レーザー照射面の面荒れにより半導体基板の裏面の表面状態が悪化するが、実施の形態によれば、長波長レーザーのレーザー光を従来よりも低エネルギーで照射することができるため、長波長レーザーのレーザー光の照射面の面荒れを抑制することができる。また、実施の形態によれば、ＳＲ（Ｓｐｒｅａｄｉｎｇ　Ｒｅｓｉｓｔａｎｃｅ：拡がり抵抗測定）等では発見されずに半導体基板内に残る欠陥を、長波長レーザーのレーザー光により半導体基板の裏面から深い領域まで伝わった熱により回復させることができる。また、実施の形態によれば、短波長レーザーによるレーザーアニールと、長波長レーザーによるレーザーアニールと、を異なるタイミングで行い、これらのレーザーアニールを実行する期間が重ならない。このため、例えば上記特許文献１，２のように両レーザーアニールの実行期間が重なる従来方法よりも、レーザーアニールによる半導体基板の発熱を抑制することができる。
（実施例）
　次に、長波長レーザーのレーザー光３２のエネルギー値について検証した。図５は、実施例のレーザーアニール後のキャリア濃度分布を示す特性図である。図５には、図３Ｂの切断線Ａ－Ａ’におけるキャリア濃度分布を示す。図５の横軸はｎ-型半導体基板１０の裏面（深さ＝０μｍ）からの深さであり、縦軸はｎ型のキャリア濃度である（図６，７においても同様）。図６は、従来例のレーザーアニール後のキャリア濃度分布を示す特性図である。図６には、図１０Ｂの切断線ＡＡ－ＡＡ’におけるキャリア濃度分布を示す。
　上述した実施の形態にかかる半導体装置の製造方法（図２，３Ａ，３Ｂ参照）にしたがって作製したＲＣ－ＩＧＢＴ（以下、実施例とする）の、ｎ-型半導体基板１０の裏面側のキャリア濃度分布を図５に示す。すなわち、実施例においては、短波長レーザーおよび長波長レーザーの順にレーザー光３１，３２を順に照射してｎ-型半導体基板１０の裏面側のレーザーアニールを行っている。図５に示す複数の試料は、それぞれ長波長レーザーのレーザー光３２のエネルギー値が異なる。
　比較として、実施例と同様の条件で従来の半導体装置の製造方法（図１０Ａ，１０Ｂ参照）にしたがって作製したＲＣ－ＩＧＢＴ（以下、従来例とする）の、ｎ-型半導体基板１１０の裏面側のキャリア濃度分布を図６に示す。すなわち、従来例では、長波長レーザーおよび短波長レーザーの順でレーザー光１３１，１３２を順に照射してｎ-型半導体基板１１０の裏面側のレーザーアニールを行っている。図６に示す複数の試料は、それぞれ長波長レーザーのレーザー光１３１のエネルギー値が異なる。
　また、実施例および従来例ともに、レーザーアニールに用いる波長の異なるレーザーのレーザー光の照射順序以外は同条件である。具体的には、ｎ型ＦＳ領域１１，１１１を形成するためのイオン注入は、ドーズ量を１．０×１０12／ｃｍ2とし、加速エネルギーを２．０ＭｅＶとした。ｐ+型コレクタ領域１２，１１２を形成するためのイオン注入は、ドーズ量を１．０×１０13／ｃｍ2とし、加速エネルギーを例えば２０ｋｅＶとした。ｎ+型カソード領域１３，１１３を形成するためのイオン注入は、ドーズ量を例えば３×１０15／ｃｍ2とし、加速エネルギーを３０ｋｅＶとした。長波長レーザーとしてＩＲレーザーを用い、短波長レーザーとしてＧｒｅｅｎレーザーを用いた。Ｇｒｅｅｎレーザーのレーザー光のエネルギーを１Ｊ／ｃｍ2とした。ＩＲレーザーおよびＧｒｅｅｎレーザーともに、レーザーの繰り返し周波数を３ｋＨｚ以下とした。ＩＲレーザーのパルス幅は２０μｓｅｃとした。また、レーザーのオーバーラップ率はＩＲレーザーおよびＧｒｅｅｎレーザーともに、長軸５０％、短軸５０％とした。オーバーラップ率は特に指定しなくともよい。ＩＲレーザーおよびＧｒｅｅｎレーザーによるレーザーアニールには、住友重機械工業（登録商標）のレーザーアニール装置を用いた。
　図５に示す結果から、実施例においては、Ｓｉ厚（ｎ-型半導体基板１０の厚さ）１２０μｍのデバイスに対しＩＲレーザーのレーザー光のエネルギーを５．３Ｊ／ｃｍ2以上とした試料（符号４１でマークしたキャリア濃度分布）でｎ型ＦＳ領域１１が活性化していることが確認された。一方、従来例では、ＩＲレーザーのレーザー光のエネルギーを５．８Ｊ／ｃｍ2以上の高エネルギーとした試料（符号４２でマークしたキャリア濃度分布）でｎ型ＦＳ領域１１１が活性化し、ＩＲレーザーのレーザー光のエネルギーを低エネルギーとした場合には、ｎ型ＦＳ領域１１１が活性化しきれていないことが確認された。すなわち、実施例は、長波長レーザーのレーザー光１３１のエネルギー値以外が実施例と同条件の従来例と比べて、長波長レーザーのレーザー光３２のエネルギーを０．５Ｊ／ｃｍ2程度低くすることができることが確認された。
　図５，６には本発明の長波長レーザーのレーザー光３２のエネルギーの上述した好適な範囲（４Ｊ／ｃｍ2以上８Ｊ／ｃｍ2以下程度）のうち図示省略するデータもあるが、本発明は、イオン注入条件やレーザーアニール条件を変えた場合に、長波長レーザーのレーザー光３２のエネルギーの当該好適な範囲でｎ型ＦＳ領域１１が活性化され、かつ、同条件の従来例と比べて長波長レーザーのレーザー光３２のエネルギーを低減させることができることが発明者によって確認されている。具体的には、本発明は、長波長レーザーのレーザー光３２のエネルギー値以外の条件によらず、従来例と比べて、長波長レーザーのレーザー光３２のエネルギーを９％（≒（１－５．３［Ｊ／ｃｍ2］／５．８［Ｊ／ｃｍ2］）×１００％）程度低減させることができる。また、実施例ではデバイスのＳｉ厚を１２０μｍで設定しているが、異なるＳｉ厚でその厚さに応じた異なるエネルギー密度［Ｊ／ｃｍ2］を使用しても同様の効果が得られる。
　上述した実施例および比較例において、長波長レーザーのレーザー光３２，１３１のエネルギーを５．３Ｊ／ｃｍ2とした場合のキャリア濃度分布を図７に示す。図７は、実施例および従来例のレーザーアニール後のキャリア濃度分布を比較した特性図である。図７に示す結果から、長波長レーザーのレーザー光３２，１３１のエネルギーを５．３Ｊ／ｃｍ2とした場合、従来例では、長波長レーザーのレーザー光１３１のエネルギーが弱すぎて、ｎ型ＦＳ領域１１１（特にＦＷＤ領域１２２におけるｎ型ＦＳ領域１１１）が活性化しきれないことが確認された。一方、実施例においては、長波長レーザーのレーザー光３２が弱くても、ｎ型ＦＳ領域１１が活性化されていることが確認された。
　以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＲＣ－ＩＧＢＴを例に説明しているが、半導体基板（半導体チップ）の同一主面から異なる深さに領域を配置した様々な構造の半導体装置に適用可能である。具体的には、例えば、半導体基板にＦＳ領域を備えたＦＷＤのみを配置した構造の半導体装置や、回路部を構成する複数の半導体素子の１つ以上にＦＳ領域を備えたＦＷＤを含む構造の半導体装置に本発明を適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
　以上のように、本発明にかかる半導体装置の製造方法は、イオン注入により形成した領域をレーザーアニールで活性化させることで作製される半導体装置に有用であり、特に半導体基板の裏面からコレクタ領域およびカソード領域よりも深い位置にＦＳ領域を備えたＲＣ－ＩＧＢＴに適している。
　１　ｎ-型ドリフト領域
　２　ｐ型ベース領域
　３　ｎ+型エミッタ領域
　４　ｐ+型コンタクト領域
　５　トレンチ
　６　ゲート絶縁膜
　７　ゲート電極
　８　層間絶縁膜
　９　おもて面電極
　１０　ｎ-型半導体基板
　１１　ｎ型ＦＳ領域
　１２　ｐ+型コレクタ領域
　１３　ｎ+型カソード領域
　１４　裏面電極
　２１　ＩＧＢＴ領域
　２２　ＦＷＤ領域
　３１　短波長レーザーのレーザー光
　３２　長波長レーザーのレーザー光

Claims (11)

  1. 　半導体基板の一方の主面から不純物をイオン注入して第１半導体領域を形成する第１工程と、
    　前記半導体基板の一方の主面から不純物をイオン注入して、前記第１半導体領域よりも浅い領域に、前記第１半導体領域よりも不純物濃度の高い第２半導体領域を形成する第２工程と、
    　前記半導体基板の一方の主面から第１レーザー光を照射して前記第２半導体領域を活性化させるとともに、前記半導体基板の一方の主面の表面層を溶融して再結晶化する第３工程と、
    　前記第３工程の後、前記第１レーザー光よりも波長の長い第２レーザー光を前記半導体基板の一方の主面から照射して前記第１半導体領域を活性化させる第４工程と、
    　を含むことを特徴とする半導体装置の製造方法。
  2. 　前記第３工程では、前記第１レーザー光のエネルギーを１Ｊ／ｃｍ2以上２Ｊ／ｃｍ2以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記第４工程では、前記第２レーザー光のエネルギーを４Ｊ／ｃｍ2以上８Ｊ／ｃｍ2以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 　前記第３工程では、前記第１レーザー光により不純物が活性化する深さを１μｍ未満とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記第４工程では、前記第２レーザー光により不純物が活性化する深さを１μｍ以上４μｍ以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 　前記第１レーザー光の波長は、５００ｎｍ以上５５０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 　前記第２レーザー光の波長は、８００ｎｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 　第１導電型の前記半導体基板の他方の主面側に所定の素子構造を形成する第５工程と、
    　前記第３工程の前に、前記半導体基板の一方の主面から第２導電型不純物をイオン注入して、前記第１半導体領域よりも浅い領域に、前記半導体基板の一方の主面に平行な方向に前記第２半導体領域に並列に配置された第２導電型の第３半導体領域を形成する第６工程と、
    　をさらに含み、
    　前記第１工程では、前記半導体基板の一方の主面から第１導電型不純物をイオン注入して第１導電型の前記第１半導体領域を形成し、
    　前記第２工程では、前記半導体基板の一方の主面から第１導電型不純物をイオン注入して第１導電型の前記第２半導体領域を形成し、
    　前記第３工程では、前記第１レーザー光を照射して前記第２半導体領域および前記第３半導体領域を活性化させることを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 　前記第１工程では、イオン注入のドーズ量を５×１０11／ｃｍ2以上１×１０14／ｃｍ2以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 　前記第２工程では、イオン注入のドーズ量を１×１０14／ｃｍ2以上１×１０16／ｃｍ2以下とすることを特徴とする請求項１～９のいずれか一つに記載の半導体装置の製造方法。
  11. 　前記第６工程では、イオン注入のドーズ量を１×１０12／ｃｍ2以上１×１０15／ｃｍ2以下とすることを特徴とする請求項８に記載の半導体装置の製造方法。
PCT/JP2018/003054 2017-03-29 2018-01-30 半導体装置の製造方法 WO2018179798A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201880003267.2A CN109643646B (zh) 2017-03-29 2018-01-30 半导体装置的制造方法
EP18777902.0A EP3576135A4 (en) 2017-03-29 2018-01-30 SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
JP2019508653A JP6801775B2 (ja) 2017-03-29 2018-01-30 半導体装置の製造方法
US16/278,878 US10755933B2 (en) 2017-03-29 2019-02-19 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017066402 2017-03-29
JP2017-066402 2017-03-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/278,878 Continuation US10755933B2 (en) 2017-03-29 2019-02-19 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2018179798A1 true WO2018179798A1 (ja) 2018-10-04

Family

ID=63674862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003054 WO2018179798A1 (ja) 2017-03-29 2018-01-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10755933B2 (ja)
EP (1) EP3576135A4 (ja)
JP (1) JP6801775B2 (ja)
CN (1) CN109643646B (ja)
WO (1) WO2018179798A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112023000170T5 (de) 2022-03-16 2024-04-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren für eine halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039984A (ja) * 2002-07-05 2004-02-05 Sumitomo Heavy Ind Ltd レーザ照射を用いた半導体装置の製造方法
JP2010171057A (ja) * 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP2013065790A (ja) * 2011-09-20 2013-04-11 Denso Corp 半導体装置の製造方法
JP2013247248A (ja) * 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP2016046480A (ja) * 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP2017011000A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287925B1 (en) * 2000-02-24 2001-09-11 Advanced Micro Devices, Inc. Formation of highly conductive junctions by rapid thermal anneal and laser thermal process
JP3987311B2 (ja) * 2001-08-28 2007-10-10 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5455598B2 (ja) * 2009-05-07 2014-03-26 住友重機械工業株式会社 半導体素子の製造方法
JP5751128B2 (ja) * 2011-10-25 2015-07-22 株式会社デンソー 半導体装置の製造方法
JP6245678B2 (ja) 2012-08-08 2017-12-13 住友重機械工業株式会社 半導体装置の製造方法
JP6037012B2 (ja) * 2013-06-26 2016-11-30 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039984A (ja) * 2002-07-05 2004-02-05 Sumitomo Heavy Ind Ltd レーザ照射を用いた半導体装置の製造方法
JP2010171057A (ja) * 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
JP2013065790A (ja) * 2011-09-20 2013-04-11 Denso Corp 半導体装置の製造方法
JP2013247248A (ja) * 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP2016046480A (ja) * 2014-08-26 2016-04-04 トヨタ自動車株式会社 半導体装置の製造方法
JP2017011000A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3576135A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112023000170T5 (de) 2022-03-16 2024-04-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren für eine halbleitervorrichtung

Also Published As

Publication number Publication date
US20190181008A1 (en) 2019-06-13
JPWO2018179798A1 (ja) 2019-07-04
EP3576135A4 (en) 2020-12-23
CN109643646A (zh) 2019-04-16
EP3576135A1 (en) 2019-12-04
JP6801775B2 (ja) 2020-12-16
CN109643646B (zh) 2023-05-05
US10755933B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
JP6477897B2 (ja) 半導体装置および半導体装置の製造方法
US20170373141A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8501548B2 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
WO2013108911A1 (ja) 半導体装置およびその製造方法
JP2007123300A (ja) 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
CN110114861B (zh) 半导体装置的制造方法
JP2006351659A (ja) 半導体装置の製造方法
US7135387B2 (en) Method of manufacturing semiconductor element
JP2010171057A (ja) 半導体装置およびその製造方法
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2008244446A (ja) 半導体素子の製造方法
JPH03129832A (ja) アニーリング
US20150179638A1 (en) Method for manufacturing semiconductor device
US20120329257A1 (en) Method for manufacturing semiconductor device
JP5668270B2 (ja) 半導体素子の製造方法
JP2010212530A (ja) 半導体素子の製造方法
JP3885598B2 (ja) 半導体装置の製造方法
JP5839768B2 (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP6801775B2 (ja) 半導体装置の製造方法
JP2004039984A (ja) レーザ照射を用いた半導体装置の製造方法
WO2011055691A1 (ja) 半導体装置の製造方法
US20140363986A1 (en) Laser scanning for thermal processing
JP2002246329A (ja) 半導体基板の極浅ｐｎ接合の形成方法
JP5931461B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18777902

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019508653

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE