JPH03129832A - アニーリング - Google Patents
アニーリングInfo
- Publication number
- JPH03129832A JPH03129832A JP2166929A JP16692990A JPH03129832A JP H03129832 A JPH03129832 A JP H03129832A JP 2166929 A JP2166929 A JP 2166929A JP 16692990 A JP16692990 A JP 16692990A JP H03129832 A JPH03129832 A JP H03129832A
- Authority
- JP
- Japan
- Prior art keywords
- irradiation
- annealing
- anneal
- open
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000010894 electron beam technology Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract 3
- 239000004065 semiconductor Substances 0.000 claims description 25
- 230000005855 radiation Effects 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 239000000969 carrier Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 28
- 238000004151 rapid thermal annealing Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052736 halogen Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- -1 tungsten halogen Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Chemical group 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005251 gamma ray Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Thyristors (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮籠旦！
本発明は、半導体装置及びその製造方法に関するもので
あって、更に詳細には、半導体ウェハをアニーリングす
る改良型の方法及び装置に関するものである。
あって、更に詳細には、半導体ウェハをアニーリングす
る改良型の方法及び装置に関するものである。
従】ｕＬ術
例えば高周波数シリコンパワー装置等のような集積回路
において少数キャリア寿命時間を制御することが重要で
あることが知られている。過去においては、少数キャリ
ア寿命時間を減少させるために、装置内に再結合中心を
導入するために、金、プラチナ、又はその他の不純物が
使用されている。
において少数キャリア寿命時間を制御することが重要で
あることが知られている。過去においては、少数キャリ
ア寿命時間を減少させるために、装置内に再結合中心を
導入するために、金、プラチナ、又はその他の不純物が
使用されている。
少数キャリア寿命時間を制御するために、高エネルギエ
レクトロンを使用することが可能であることも認識され
ている。高エネルギエレクトロンを装置内に導入させて
、シリコン原子等をそれらの正常な格子位置から変位さ
せることが可能である。変位された原子はシリコン又は
ドーパント原子と相互作用を行い、シリコンの通常の伝
導帯と価電子帯との間におけるエネルギレベルを持った
原子の結合を形成する。これらのエネルギレベルは、金
又はプラチナ原子によって形成される再結合中心と同様
な再結合中心として作用する。
レクトロンを使用することが可能であることも認識され
ている。高エネルギエレクトロンを装置内に導入させて
、シリコン原子等をそれらの正常な格子位置から変位さ
せることが可能である。変位された原子はシリコン又は
ドーパント原子と相互作用を行い、シリコンの通常の伝
導帯と価電子帯との間におけるエネルギレベルを持った
原子の結合を形成する。これらのエネルギレベルは、金
又はプラチナ原子によって形成される再結合中心と同様
な再結合中心として作用する。
このような欠陥を誘発するために装置内に導入されるエ
レクトロンは、例えば、０．８乃至１２ＭｅＶのエネル
ギを持つものとして記載されている。これらのエネルギ
のエレクトロンは、例えばトランスフォーマアクセリレ
イク、バンプグラフ（Ｖａｎ ｄｅ Ｇｒａｆｆ）
アクセリレイク、又は、極端な場合には、リニアアクセ
リレイク等のような種々のタイプのエレクトロン加速器
装置を使用して発生することが可能である。減少した少
数キャリア寿命時間のために、電子照射を使用して改良
した装置特性が得られる。しかしながら、装置が速切に
機能するためには、損傷した活性区域の少なくとも一部
をアニールせねばならない、エレクトロン照射によって
誘発された損傷のアニーリングは、従来オープン又は類
ベーキング技術を使用して行われていた。許容可能な装
置特性を得るためには、アニーリングプロセスを注意深
く制御せねばならない０例えば、ＶＣＥｓＡＴ（「オン
状態」スイッチを横断しての電圧降下）及びｖｏ（スレ
ッシュホールド電圧）は、高速装置を提供するためには
、注意深く制御され且つ最適化されねばならない、更に
、装置にその他の悪影響を与えることのない条件下でア
ニーリングステップを実施せねばならない０例えば、エ
レクトロン照射及び爾後のアニーリングは、しばしば、
完成した半導体ウェハ乃至は装置に対して行われるので
、アルミニウムの溶融点以下の温度でアニールを実施せ
ねばならない、現在の、エレクトロン照射によって誘発
された損傷に対してのアニリングプロセスは、半導体性
能に影響を与え且つ不所望な特性を持った装置を発生す
るパラメータに関して充分な制御を与えるものではない
、エレクトロン照射、オープンアニーリング、及びそれ
らの装置特性に与える影響は、例えば、Ｃａｒｌｓｅｎ
ｅｌ ａｌ、著「シリコンパワー装置における寿
命時間制御（Ｌｉｆｅｔｉｍｅ Ｃｏｎｔｒｏｌ
ｉｎ Ｓｉ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）Ｊ、
ＩＥＥＥ・トランズアクションズ・イン・パワーデバイ
シーズ、Ｖｏｌ、２９．Ｎｏ。
レクトロンは、例えば、０．８乃至１２ＭｅＶのエネル
ギを持つものとして記載されている。これらのエネルギ
のエレクトロンは、例えばトランスフォーマアクセリレ
イク、バンプグラフ（Ｖａｎ ｄｅ Ｇｒａｆｆ）
アクセリレイク、又は、極端な場合には、リニアアクセ
リレイク等のような種々のタイプのエレクトロン加速器
装置を使用して発生することが可能である。減少した少
数キャリア寿命時間のために、電子照射を使用して改良
した装置特性が得られる。しかしながら、装置が速切に
機能するためには、損傷した活性区域の少なくとも一部
をアニールせねばならない、エレクトロン照射によって
誘発された損傷のアニーリングは、従来オープン又は類
ベーキング技術を使用して行われていた。許容可能な装
置特性を得るためには、アニーリングプロセスを注意深
く制御せねばならない０例えば、ＶＣＥｓＡＴ（「オン
状態」スイッチを横断しての電圧降下）及びｖｏ（スレ
ッシュホールド電圧）は、高速装置を提供するためには
、注意深く制御され且つ最適化されねばならない、更に
、装置にその他の悪影響を与えることのない条件下でア
ニーリングステップを実施せねばならない０例えば、エ
レクトロン照射及び爾後のアニーリングは、しばしば、
完成した半導体ウェハ乃至は装置に対して行われるので
、アルミニウムの溶融点以下の温度でアニールを実施せ
ねばならない、現在の、エレクトロン照射によって誘発
された損傷に対してのアニリングプロセスは、半導体性
能に影響を与え且つ不所望な特性を持った装置を発生す
るパラメータに関して充分な制御を与えるものではない
、エレクトロン照射、オープンアニーリング、及びそれ
らの装置特性に与える影響は、例えば、Ｃａｒｌｓｅｎ
ｅｌ ａｌ、著「シリコンパワー装置における寿
命時間制御（Ｌｉｆｅｔｉｍｅ Ｃｏｎｔｒｏｌ
ｉｎ Ｓｉ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）Ｊ、
ＩＥＥＥ・トランズアクションズ・イン・パワーデバイ
シーズ、Ｖｏｌ、２９．Ｎｏ。
８．１１６３頁（１９７７年８月）の文献に記載されて
いる。半導体のエレクトロン照射によって誘発された損
傷の分野における特許としては、米国特許第４，２０１
，５９８号（Ｔａｎａｋａｅｔ ａｌ、）があり、そ
れはエレクトロン照射を行い次いで従来のアニーリング
を行う技術を開示している。
いる。半導体のエレクトロン照射によって誘発された損
傷の分野における特許としては、米国特許第４，２０１
，５９８号（Ｔａｎａｋａｅｔ ａｌ、）があり、そ
れはエレクトロン照射を行い次いで従来のアニーリング
を行う技術を開示している。
■−ヱ
本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、■ｃＥ□７及びＶ
ｔｈ等のようなり、Ｃ，電気的特性を制御すると共に最
適化することが可能であり、同時に、少数キャリア寿命
時間を実質的に増加することがないエレクトロン又はガ
ンマ線によって損傷された装置を部分的にアニーリング
するための方法及び装置を提供することを目的とする。
した如き従来技術の欠点を解消し、■ｃＥ□７及びＶ
ｔｈ等のようなり、Ｃ，電気的特性を制御すると共に最
適化することが可能であり、同時に、少数キャリア寿命
時間を実質的に増加することがないエレクトロン又はガ
ンマ線によって損傷された装置を部分的にアニーリング
するための方法及び装置を提供することを目的とする。
１−見
本発明は、半導体ウェハ及び装置をアニーリングする方
法及び装置を提供しており、特に照射によって誘発され
た損傷を有する装置に使用することが可能な方法及び装
置を提供している０本発明方法は、例えば、ｖｃｔｓＡ
ｔ及びＶ ｔｈ等のようなり、Ｃ，電気的特性の制御及
び最適化を与えると共に、同時的に、少数キャリア寿命
時間を過剰に増加させることのない技術を提供している
。その結果得られる装置は、更に、従来の技術によって
アニールした装置よりも、−層大きな短絡回路安全動作
区域を有しており且つスイッチング期間中により少ない
エネルギを散逸させる構成を有している。
法及び装置を提供しており、特に照射によって誘発され
た損傷を有する装置に使用することが可能な方法及び装
置を提供している０本発明方法は、例えば、ｖｃｔｓＡ
ｔ及びＶ ｔｈ等のようなり、Ｃ，電気的特性の制御及
び最適化を与えると共に、同時的に、少数キャリア寿命
時間を過剰に増加させることのない技術を提供している
。その結果得られる装置は、更に、従来の技術によって
アニールした装置よりも、−層大きな短絡回路安全動作
区域を有しており且つスイッチング期間中により少ない
エネルギを散逸させる構成を有している。
照射損傷は、完成した装置内に誘発される場合があり、
即ち、背面金属及び表面パッシベーションを有する装置
において発生する。このような装置の表面を容易に透過
することが可能であるように電子照射が最も効果的であ
る。
即ち、背面金属及び表面パッシベーションを有する装置
において発生する。このような装置の表面を容易に透過
することが可能であるように電子照射が最も効果的であ
る。
好適実施例においては、電子ビームによって誘発された
損傷を持った完成された半導体装置をアニーリングする
ブロセ、スは二つのステップで実施される。最初のステ
ップは１．迅速熱アニール（ＲＴＡ）である、このＲＴ
Ａに続いて、従来のオープン又は炉アニールを行うこと
が可能であり、その場合に、好適には、ＲＴＡよりも低
い温度で行う。
損傷を持った完成された半導体装置をアニーリングする
ブロセ、スは二つのステップで実施される。最初のステ
ップは１．迅速熱アニール（ＲＴＡ）である、このＲＴ
Ａに続いて、従来のオープン又は炉アニールを行うこと
が可能であり、その場合に、好適には、ＲＴＡよりも低
い温度で行う。
最も好適な実施例においては、ＲＴＡは、５００℃未満
の温度において約５秒乃至１０分間の間の時間に亘って
実施する。オプションの従来のアニールは、４５０℃以
下で、且つ好適には、２７５℃以上の温度において、約
５分乃至１２０分間の間の時間に亘って実施する。
の温度において約５秒乃至１０分間の間の時間に亘って
実施する。オプションの従来のアニールは、４５０℃以
下で、且つ好適には、２７５℃以上の温度において、約
５分乃至１２０分間の間の時間に亘って実施する。
従って１本発明の一実施例においては、活性区域に損傷
を誘発させるように装置を照射するステップを有してお
り、その照射ステップは、電子ビーム照射、プロトン照
射、中性子照射、アルファ線照射、ガンマ線照射を包含
するグループから選択される照射を使用するものであり
、且つ該照射によって誘発された損傷を部分的にアニー
リングし、前記アニーリングステップは、更に、高強度
光源を前記照射によって誘発された損傷に指向させるス
テップを有するものである。この高強度光源は、好適に
は、１５℃／秒以上の速度で前記装置を加熱するのに充
分な強度を有しており且つ該照射ステップは約０．８乃
至１２ＭｅＶのエネルギを使用する。好適実施例におい
ては、前記照射ステップは、電子ビーム照射を使用して
メクリゼーションを持った完成した半導体装置において
行う。
を誘発させるように装置を照射するステップを有してお
り、その照射ステップは、電子ビーム照射、プロトン照
射、中性子照射、アルファ線照射、ガンマ線照射を包含
するグループから選択される照射を使用するものであり
、且つ該照射によって誘発された損傷を部分的にアニー
リングし、前記アニーリングステップは、更に、高強度
光源を前記照射によって誘発された損傷に指向させるス
テップを有するものである。この高強度光源は、好適に
は、１５℃／秒以上の速度で前記装置を加熱するのに充
分な強度を有しており且つ該照射ステップは約０．８乃
至１２ＭｅＶのエネルギを使用する。好適実施例におい
ては、前記照射ステップは、電子ビーム照射を使用して
メクリゼーションを持った完成した半導体装置において
行う。
別の実施例においては、本発明方法は、半導体装置をエ
レクトロン照射で照射するステップを有しでおり、前記
照射ステップは、半導体装置の少な（とも一つの活性区
域内に損傷を誘発し、且つ前記半導体装置を迅速熱アニ
ール及びオープン又は炉アニールでアニーリングし、前
記迅速熱アニールは前記装置のオン状態電圧降下を少な
くとも部分的にその元の値へ復帰させ、該装置は改良し
た短絡回路安全動作区域を有するものである。
レクトロン照射で照射するステップを有しでおり、前記
照射ステップは、半導体装置の少な（とも一つの活性区
域内に損傷を誘発し、且つ前記半導体装置を迅速熱アニ
ール及びオープン又は炉アニールでアニーリングし、前
記迅速熱アニールは前記装置のオン状態電圧降下を少な
くとも部分的にその元の値へ復帰させ、該装置は改良し
た短絡回路安全動作区域を有するものである。
別の実施例においては、本発明方法は、半導体装置をエ
レクトロン照射で照射するステップを有しており、前記
照射ステップが半導体装置の少なくとも一つの活性区域
内に損傷を発生し、且つ該半導体装置を迅速熱アニール
及びオープン又は炉アニールでアニーリングし、前記迅
速熱アニールが前記装置のオン状態電圧降下を少なくと
も部分的にその元の値へ復帰させ、前記装置がスイッチ
ング期間中に所望のエネルギを散逸させることを特徴と
するものである。
レクトロン照射で照射するステップを有しており、前記
照射ステップが半導体装置の少なくとも一つの活性区域
内に損傷を発生し、且つ該半導体装置を迅速熱アニール
及びオープン又は炉アニールでアニーリングし、前記迅
速熱アニールが前記装置のオン状態電圧降下を少なくと
も部分的にその元の値へ復帰させ、前記装置がスイッチ
ング期間中に所望のエネルギを散逸させることを特徴と
するものである。
本発明の一実施例としての半導体装置についても記載し
である。一実施例においては、本発明装置は、活性区域
に損傷を誘発するために装置を照射し、該照射ステップ
は電子ビーム照射と、プロトン照射と、中性子照射と、
アルファ線照射と、ガンマ線照射を包含するグループか
ら選択した照射を使用し、且つ照射によって誘発された
損傷を部分的にアニーリングし、そのアニーリングステ
ップは、更に、高強度光源を照射によって誘発された損
傷に指向させるステップを有する、上記各ステップによ
って製造されるものである。
である。一実施例においては、本発明装置は、活性区域
に損傷を誘発するために装置を照射し、該照射ステップ
は電子ビーム照射と、プロトン照射と、中性子照射と、
アルファ線照射と、ガンマ線照射を包含するグループか
ら選択した照射を使用し、且つ照射によって誘発された
損傷を部分的にアニーリングし、そのアニーリングステ
ップは、更に、高強度光源を照射によって誘発された損
傷に指向させるステップを有する、上記各ステップによ
って製造されるものである。
１胤ｌ
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
について詳細に説明する。
照射によって発生されるトランジスタ、ダイオード及び
その他の半導体装置における物理的損傷は、しばしば、
望ましいものであって、且つ少数キャリア寿命時間を減
少するために本明細書に記載する方法に従って装置内に
導入される。「照射」という用語は、完全なメクリゼー
ションを持った完成した半導体装置の場合、好適実施例
においては電子ビーム照射が使用されていることが当業
者に明らかであるが、電子ビーム照射、ガンマ線照射等
を意味するもので・ある、誘発される損傷は、しばしば
、装置の活性領域を介して延在し、部分的にアニールさ
れて該装置は適切に機能する。
その他の半導体装置における物理的損傷は、しばしば、
望ましいものであって、且つ少数キャリア寿命時間を減
少するために本明細書に記載する方法に従って装置内に
導入される。「照射」という用語は、完全なメクリゼー
ションを持った完成した半導体装置の場合、好適実施例
においては電子ビーム照射が使用されていることが当業
者に明らかであるが、電子ビーム照射、ガンマ線照射等
を意味するもので・ある、誘発される損傷は、しばしば
、装置の活性領域を介して延在し、部分的にアニールさ
れて該装置は適切に機能する。
装置において許容可能なり、Ｃ，電気的パラメータを発
生するためにアニールプロセスは重要である０例えば、
Ｖｃｇｓａｔ （オン状態電圧降下）及びＶい（スレ
ッシュホールド電圧）は、アニールプロセスによって影
響を受ける装置の電気的バラメークの例である０本明細
書に記載するアニールは、実質的に少数キャリア寿命時
間（それはスイッチング時間を減少させる）を実質的に
増加させるものではなく且つ所望のＶ ｃｇｓａｙ及び
Ｖい値を同時的に与える。従来のオープン又は炉におい
て実施される標準的なアニールは、照射によって誘発さ
れた損傷を持った装置における少数キャリア寿命時間を
精密に独立的に制御するものではない。
生するためにアニールプロセスは重要である０例えば、
Ｖｃｇｓａｔ （オン状態電圧降下）及びＶい（スレ
ッシュホールド電圧）は、アニールプロセスによって影
響を受ける装置の電気的バラメークの例である０本明細
書に記載するアニールは、実質的に少数キャリア寿命時
間（それはスイッチング時間を減少させる）を実質的に
増加させるものではなく且つ所望のＶ ｃｇｓａｙ及び
Ｖい値を同時的に与える。従来のオープン又は炉におい
て実施される標準的なアニールは、照射によって誘発さ
れた損傷を持った装置における少数キャリア寿命時間を
精密に独立的に制御するものではない。
イオン注入の分野においてアニーリングが使用されてい
る。高エネルギ原子がイオン注入プロセスにおいて基板
結晶の表面に・入ると、その結晶の表面は少なくともあ
る程度アモルファスとされる。基板の元の結晶構成を部
分的に又は完全に取戻すためには、アニーリングを行う
、半導体基板をアニーリングする多様な方法が提案され
ており、炉アニーリングや迅速熱アニーリング等がある
。イオン注入及びアニーリングプロセスは、例えば、Ｓ
ｚｅ著ｒＶＬＳＩ技術（ＶＬＳＩ Ｔｅｃｈｎｏ ｌ
ｏｇｙ）Ｊ 、マクグローヒル出版社、第６章（１９
８３年）に記載されている。
る。高エネルギ原子がイオン注入プロセスにおいて基板
結晶の表面に・入ると、その結晶の表面は少なくともあ
る程度アモルファスとされる。基板の元の結晶構成を部
分的に又は完全に取戻すためには、アニーリングを行う
、半導体基板をアニーリングする多様な方法が提案され
ており、炉アニーリングや迅速熱アニーリング等がある
。イオン注入及びアニーリングプロセスは、例えば、Ｓ
ｚｅ著ｒＶＬＳＩ技術（ＶＬＳＩ Ｔｅｃｈｎｏ ｌ
ｏｇｙ）Ｊ 、マクグローヒル出版社、第６章（１９
８３年）に記載されている。
迅速熱アニーリング（ＲＴＡ）は１通常、約１乃至１０
０ジユール／ ｃ ｍ ”の間のエネルギ密度を有する
レーザービームを使用する。レーザー又はタングステン
ハロゲンランプを使用することにより、最大で１０００
℃迄の温度において数秒で注入を行った層をアニールす
ることが可能であり、注入物の拡散を制限した状態でア
ニーリングを行うことが可能である。ＲＴＡは、Ｂａｕ
ｍｇａｒｔ ｅｔ ａｌ、著ｒｃｗ ｃｏ、レー
ザーアニールシリコンにおける欠陥形成（Ｄｅｆｅｃｔ
Ｆｏｒｍａｔｉｏｎ ｉｎ ＣＷ ＣｏｗＬ
ａｓｅｒ Ａｎｎｅａｌｅｄ Ｓ ｉ １ ｉ ｃ
。
０ジユール／ ｃ ｍ ”の間のエネルギ密度を有する
レーザービームを使用する。レーザー又はタングステン
ハロゲンランプを使用することにより、最大で１０００
℃迄の温度において数秒で注入を行った層をアニールす
ることが可能であり、注入物の拡散を制限した状態でア
ニーリングを行うことが可能である。ＲＴＡは、Ｂａｕ
ｍｇａｒｔ ｅｔ ａｌ、著ｒｃｗ ｃｏ、レー
ザーアニールシリコンにおける欠陥形成（Ｄｅｆｅｃｔ
Ｆｏｒｍａｔｉｏｎ ｉｎ ＣＷ ＣｏｗＬ
ａｓｅｒ Ａｎｎｅａｌｅｄ Ｓ ｉ １ ｉ ｃ
。
ｎ）」、レーザー及び電子ビームの固体との相互作用、
ノースホランド出版社、ニューヨーク、１９８２年の文
献に記載されている。
ノースホランド出版社、ニューヨーク、１９８２年の文
献に記載されている。
好適実施例においては、本明細書に記載する方法は、制
御した条件下で迅速熱アニール（ＲＴＡ）を行う、迅速
熱アニールという用語は、好適には光源を使用して、１
５℃／秒を超える速度、より好ましくは、３０℃／秒を
超える速度で装置を加熱することを意味している。ＲＴ
Ａは、−例としては、Ａ、Ｇ、アソシエイッによって製
造されているモデル番号６１０を有するタングステンハ
ロゲンランプアニーリング装置で実施することが可能で
ある。ＲＴＡに続いて、オプションとして、低温度で従
来の炉又はオープンアニールを行う。
御した条件下で迅速熱アニール（ＲＴＡ）を行う、迅速
熱アニールという用語は、好適には光源を使用して、１
５℃／秒を超える速度、より好ましくは、３０℃／秒を
超える速度で装置を加熱することを意味している。ＲＴ
Ａは、−例としては、Ａ、Ｇ、アソシエイッによって製
造されているモデル番号６１０を有するタングステンハ
ロゲンランプアニーリング装置で実施することが可能で
ある。ＲＴＡに続いて、オプションとして、低温度で従
来の炉又はオープンアニールを行う。
ＲＴＡは、好適には、短期間ＲＴＡである。ここで、「
短期間」という用語は、アニールが約５秒乃至１０分の
間の時間で実施されることを意味している。このＲＴＡ
は、好適には、ウェハ内の測定温度が５００℃未満であ
るように実施される。
短期間」という用語は、アニールが約５秒乃至１０分の
間の時間で実施されることを意味している。このＲＴＡ
は、好適には、ウェハ内の測定温度が５００℃未満であ
るように実施される。
ＲＴＡは、好適実施例においては、それに続いて、約５
分乃至１２０分の間約２７５℃と４５０℃との間の温度
で従来のアニールを実施する。別の実施形態においては
、ＲＴＡとオプションの従来のアニールとを、ＶＣＥｍ
Ａｔの元の値の５０％以上の範囲内の装置を提供するの
に充分な条件下で実施する。好適実施例においては、Ｖ
ＣＥ□０は、その元の値の９０％以上の範囲内である。
分乃至１２０分の間約２７５℃と４５０℃との間の温度
で従来のアニールを実施する。別の実施形態においては
、ＲＴＡとオプションの従来のアニールとを、ＶＣＥｍ
Ａｔの元の値の５０％以上の範囲内の装置を提供するの
に充分な条件下で実施する。好適実施例においては、Ｖ
ＣＥ□０は、その元の値の９０％以上の範囲内である。
第１ａ図乃至第１ｅ図は、絶縁ゲート型電界降下トラン
ジスタを製造する場合に適用された本発明の一実施例を
示している。第１ａ図に示した如く、基板が用意され、
それは、例えば、約０．０８Ω・ｃｍの固有抵抗を持っ
たＰ＋シリコン基板とすることが可能である。当業者が
公知のタイプのＣ■Ｄ技術を使用して、このＰ子基板上
にエピタキシャルＮ型領域を付着形成する。
ジスタを製造する場合に適用された本発明の一実施例を
示している。第１ａ図に示した如く、基板が用意され、
それは、例えば、約０．０８Ω・ｃｍの固有抵抗を持っ
たＰ＋シリコン基板とすることが可能である。当業者が
公知のタイプのＣ■Ｄ技術を使用して、このＰ子基板上
にエピタキシャルＮ型領域を付着形成する。
第１ｂ図に示した如く、マスキング及びイオン注入技術
を使用して、エピタキシャル領域４内においてチャンネ
ル領域ｌＯによって分離されたＰ領Ｉ！Ｉｉ６及び８を
形成し、これらのＰ領域６及び８を、例えば、ボロンで
ドープして、約ｌＸｌ０”原子数／ ｃ ｍ ”以上の
正味のアクセプタノードとする。
を使用して、エピタキシャル領域４内においてチャンネ
ル領域ｌＯによって分離されたＰ領Ｉ！Ｉｉ６及び８を
形成し、これらのＰ領域６及び８を、例えば、ボロンで
ドープして、約ｌＸｌ０”原子数／ ｃ ｍ ”以上の
正味のアクセプタノードとする。
その後に、第１ｃ図に示した如く、マスキング及びイオ
ン注入技術を再度適用して、Ｐ領域６及び８内にＮ中領
域１２及び１４を夫々形成する。
ン注入技術を再度適用して、Ｐ領域６及び８内にＮ中領
域１２及び１４を夫々形成する。
第１ｄ図に示した如く、本装置の表面上に酸化物層１６
を成長させ、且つその上にドープしたポリシリコンゲー
ト１８を付着形成する。このゲートは好適には、全チャ
ンネル領域１０に亘って延在し、且つ少なくともＰ領域
６及び８及びＮ中領域１２及び１４の情報を少なくとも
部分的に延在する。
を成長させ、且つその上にドープしたポリシリコンゲー
ト１８を付着形成する。このゲートは好適には、全チャ
ンネル領域１０に亘って延在し、且つ少なくともＰ領域
６及び８及びＮ中領域１２及び１４の情報を少なくとも
部分的に延在する。
第１ｅ図に示した如く、ゲートから短い距離に亘っての
み延在するように酸化物領域１６を選択的にマスクし且
つエツチングし、且つ付加的な酸化物１９を該ゲートの
上部及び側部に成長させる。金属領域２０を、本装置の
頂部上に付着形成させる０例えば窒化シリコン等のよう
なパッシベーション及び金属領域２２を基板上に付着形
成する。
み延在するように酸化物領域１６を選択的にマスクし且
つエツチングし、且つ付加的な酸化物１９を該ゲートの
上部及び側部に成長させる。金属領域２０を、本装置の
頂部上に付着形成させる０例えば窒化シリコン等のよう
なパッシベーション及び金属領域２２を基板上に付着形
成する。
第１ｅ図に示した完成した装置を、次いで、少なくとも
チャンネル領域ｌＯ内に点欠陥が誘起されるように、高
エネルギ（例えば、１乃至１００Ｍｅｖ、及び好適には
約Ｏ１８乃至１２Ｍｅｖ、且つ最も好適には２，４，６
，８，１０．又は１２ＭｅＶ）のエレクトロン、ガンマ
線照射によってボンバード即ち衝撃させる０次いで、こ
のウェハを、上述した如く迅速熱アニールな使用してア
ニールし、次いで、オプションとして、従来のアニール
な行う。
チャンネル領域ｌＯ内に点欠陥が誘起されるように、高
エネルギ（例えば、１乃至１００Ｍｅｖ、及び好適には
約Ｏ１８乃至１２Ｍｅｖ、且つ最も好適には２，４，６
，８，１０．又は１２ＭｅＶ）のエレクトロン、ガンマ
線照射によってボンバード即ち衝撃させる０次いで、こ
のウェハを、上述した如く迅速熱アニールな使用してア
ニールし、次いで、オプションとして、従来のアニール
な行う。
例
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に適
用した場合の具体的な技術について以下に説明する。背
面金属及び表面パッシベーションを具備するウェハを、
Ｃａｒｌｓｅｎ ｅｔ ａｌ、の文献に記載された
範囲内のエネルギを使用して、リニアアクセリレイクに
おいて高エネルギエレクトロンで照射を行った０次いで
、これらウェハの二つを、Ａ、Ｇ、アソシエイッによっ
て製造されているモデル番号６１０を持ったＲＴＡシス
テム内においてアニールさせた。これらのウェハを、形
成ガス中においてタングステンハロゲン光源のバンクで
アニールした。ウェハ番号ｌは、短いパルス幅で全部で
２４０秒に亘９４５０℃でアニールした。（即ち、パル
ス幅が約３０秒）、ウェハ番号２は、約２０秒から約１
０秒へ変化するパルス幅で全部で５５秒に亘り４５０℃
でアニールした。■い及びＶ ｃｔｓＡｒの両方を、各
パルスの後に、テキトロニクス社のカーブトレーサによ
って測定した。
用した場合の具体的な技術について以下に説明する。背
面金属及び表面パッシベーションを具備するウェハを、
Ｃａｒｌｓｅｎ ｅｔ ａｌ、の文献に記載された
範囲内のエネルギを使用して、リニアアクセリレイクに
おいて高エネルギエレクトロンで照射を行った０次いで
、これらウェハの二つを、Ａ、Ｇ、アソシエイッによっ
て製造されているモデル番号６１０を持ったＲＴＡシス
テム内においてアニールさせた。これらのウェハを、形
成ガス中においてタングステンハロゲン光源のバンクで
アニールした。ウェハ番号ｌは、短いパルス幅で全部で
２４０秒に亘９４５０℃でアニールした。（即ち、パル
ス幅が約３０秒）、ウェハ番号２は、約２０秒から約１
０秒へ変化するパルス幅で全部で５５秒に亘り４５０℃
でアニールした。■い及びＶ ｃｔｓＡｒの両方を、各
パルスの後に、テキトロニクス社のカーブトレーサによ
って測定した。
その結果得られるデータを、表１及び第２図に示しであ
る０表１及び第２図は、又、■い及びＶ ＣＥＩＡＴの
両方に対する照射前の値も示している。第２図に示され
る如（両方のウェハとも、大略、アニーリングによって
、それらの照射前の値に復帰する傾向を示している＃Ｖ
ｔ１１は、Ｖ ｃｔ＋ｓ＾Ｔよりも一層早くアニールす
る傾向を示している。
る０表１及び第２図は、又、■い及びＶ ＣＥＩＡＴの
両方に対する照射前の値も示している。第２図に示され
る如（両方のウェハとも、大略、アニーリングによって
、それらの照射前の値に復帰する傾向を示している＃Ｖ
ｔ１１は、Ｖ ｃｔ＋ｓ＾Ｔよりも一層早くアニールす
る傾向を示している。
例えば、ウェハ番号ｌの場合、１２０秒後において、Ｖ
□は、その照射前の値よりも２２％少ないに過ぎないが
、Ｖ Ｃ！ｆｉＡＴは未だにその照射前の値よりも８４
％大きい、２４０秒後においては、■、はその元の値の
１５％以内に復帰しているが＋ Ｖｃｔ＊ａｙはその照
射前の値の５６％以内であるに過ぎない、同様に、ウェ
ハ番号２の場合、５５秒後において、Ｖ ｔｔ＋はその
照射前の値の１５．５％以内であるが、Ｖｃｔ口Ｔはそ
の照射前の値の５１％以内であるに過ぎない、２０秒後
におけるウェハ番号２に対するデータは、他のデータと
一貫性がないように見える。この矛盾は、ウェハにおけ
る横方向位置の関数として、ある程度変化することが判
明したウェハ上の温度測定に起因して発生したものと考
えられる。
□は、その照射前の値よりも２２％少ないに過ぎないが
、Ｖ Ｃ！ｆｉＡＴは未だにその照射前の値よりも８４
％大きい、２４０秒後においては、■、はその元の値の
１５％以内に復帰しているが＋ Ｖｃｔ＊ａｙはその照
射前の値の５６％以内であるに過ぎない、同様に、ウェ
ハ番号２の場合、５５秒後において、Ｖ ｔｔ＋はその
照射前の値の１５．５％以内であるが、Ｖｃｔ口Ｔはそ
の照射前の値の５１％以内であるに過ぎない、２０秒後
におけるウェハ番号２に対するデータは、他のデータと
一貫性がないように見える。この矛盾は、ウェハにおけ
る横方向位置の関数として、ある程度変化することが判
明したウェハ上の温度測定に起因して発生したものと考
えられる。
表１からのデータは、迅速熱アニールを使用して、４５
０℃以下の温度において、エレクトロン照射によって誘
発された損傷のアニーリングに関してより大きな制御を
得ることが可能であることを示している。４５０℃以上
の温度においては、Ｖｔ＋、及びＶｅＥ□７のアニール
は１表１のデータに基づいてこれらの装置パラメータの
予測可能な制御を行うのには速すぎる速度でアニールし
ている。逆に、４５０℃のアニールは、高速処理時間の
利点を有しており、ウェハパラメータに関するオプショ
ンの制御を得るために付加的なデータを得る場合に有用
な場合がある。何れにしても、迅速熱アニーリングを使
用することにより、従来のアニールよりも、装置パラメ
ータに関して良好な制御が得られる。
０℃以下の温度において、エレクトロン照射によって誘
発された損傷のアニーリングに関してより大きな制御を
得ることが可能であることを示している。４５０℃以上
の温度においては、Ｖｔ＋、及びＶｅＥ□７のアニール
は１表１のデータに基づいてこれらの装置パラメータの
予測可能な制御を行うのには速すぎる速度でアニールし
ている。逆に、４５０℃のアニールは、高速処理時間の
利点を有しており、ウェハパラメータに関するオプショ
ンの制御を得るために付加的なデータを得る場合に有用
な場合がある。何れにしても、迅速熱アニーリングを使
用することにより、従来のアニールよりも、装置パラメ
ータに関して良好な制御が得られる。
表 １
迅速熱アニール結果
ウェハ番号１及び２は、ＲＴＡを行わなかった三番目の
ウェハと共に、形成用ガス中において２時間の間３５０
℃でオープン内においてアニールした０表２に示した如
く、低電流におけるＶｔ１１及びＶｃｉｍＡｙは、これ
ら三つのウェハに関しほぼ完全に回復した。
ウェハと共に、形成用ガス中において２時間の間３５０
℃でオープン内においてアニールした０表２に示した如
く、低電流におけるＶｔ１１及びＶｃｉｍＡｙは、これ
ら三つのウェハに関しほぼ完全に回復した。
表２
ＲＴＡ処理ウェハ及び非
ＲＴＡ処理ウェハのＶｏ
及びＶ ｃｔｓａｔ
表 ３
完成ウェハの性能比較
次いで、これらの装置を従来の密封パッケージ内に組立
てて高電流テストを行い、この高電流テストの結果のデ
ータを表３に示しである。データは、２０ＡにおけるＶ
ＣｉｍＡＴｌ及びＥ−ｔｔ （スイッチング期間中に
散逸されるエネルギ）及び５Ｃ５ＯＡ （短絡回路安全
動作区域）に関してのものである。
てて高電流テストを行い、この高電流テストの結果のデ
ータを表３に示しである。データは、２０ＡにおけるＶ
ＣｉｍＡＴｌ及びＥ−ｔｔ （スイッチング期間中に
散逸されるエネルギ）及び５Ｃ５ＯＡ （短絡回路安全
動作区域）に関してのものである。
ウェハ番号１の２０Ａにおけるｖｃｔｓｈｒは、「標準
」ウェハ番号３のものよりも４％低いものに過ぎない、
ウェハ番号２のＶ ｃｚｍＡｙは、ウェハ番号３のもの
よりも９％低いものに過ぎない、しかしながら、ウェハ
番号ｌのＥ ｏｔｔの値は、ウェハ番号３のものよりも
３６％低く、且つウェハ番号２のＥ ａｔｔの値はウェ
ハ番号３のものよりも１４％低いことが分る。従って、
本発明方法は、Ｅ０２．とＶｃｔｓａｔとの間の利益考
量を最適化し且つ注意深く制御を行うために使用するこ
とが可能であることが分る０本発明方法によって構成さ
れた本明細書に記載した装置は、はんの僅かに低いＶｅ
ｔｓＡｔを有するものであるが、実質的に低いＥ ｏｔ
ｔを有するものである。ＲＴＡを４５０℃以下で行なっ
た場合には、良好な結果が得られ、−方つエバを４００
℃未満でＲＴＡ処理した場合には特に良好な結果が得ら
れることが理解される。
」ウェハ番号３のものよりも４％低いものに過ぎない、
ウェハ番号２のＶ ｃｚｍＡｙは、ウェハ番号３のもの
よりも９％低いものに過ぎない、しかしながら、ウェハ
番号ｌのＥ ｏｔｔの値は、ウェハ番号３のものよりも
３６％低く、且つウェハ番号２のＥ ａｔｔの値はウェ
ハ番号３のものよりも１４％低いことが分る。従って、
本発明方法は、Ｅ０２．とＶｃｔｓａｔとの間の利益考
量を最適化し且つ注意深く制御を行うために使用するこ
とが可能であることが分る０本発明方法によって構成さ
れた本明細書に記載した装置は、はんの僅かに低いＶｅ
ｔｓＡｔを有するものであるが、実質的に低いＥ ｏｔ
ｔを有するものである。ＲＴＡを４５０℃以下で行なっ
た場合には、良好な結果が得られ、−方つエバを４００
℃未満でＲＴＡ処理した場合には特に良好な結果が得ら
れることが理解される。
しかしながら、注意すべきことであるが、４５０℃にお
いて異なったアニール時間は同様の装置特性を発生する
ことに注意すべきである。何れにしても、従来のアニー
ルのみではなくＲＴＡを使用することにより、−層高精
度の制御を達成することが可能である。 Ｅｏｅｔの低
い値を与えることにより、スイッチング期間中に散逸さ
れる熱は減少され、そのことはより小型の装置を使用す
ること、より高い集積度とすること等を可能とする。
いて異なったアニール時間は同様の装置特性を発生する
ことに注意すべきである。何れにしても、従来のアニー
ルのみではなくＲＴＡを使用することにより、−層高精
度の制御を達成することが可能である。 Ｅｏｅｔの低
い値を与えることにより、スイッチング期間中に散逸さ
れる熱は減少され、そのことはより小型の装置を使用す
ること、より高い集積度とすること等を可能とする。
本明細書に記載した方法は、又、５ＯＳＯＡにおいて改
良した性能を与えている。５Ｏ３ＯＡは、例えば、ｌＯ
μＳの間、エミッタを接地した状態で、コレクタを電源
へ短絡させることによってテストする。ゲート電圧が一
層高いと、そのトランジスタを介して流れる電流は一層
高い、ＲＴＡ処理した両方のトランジスタは、標準的な
装置よりも良好な性能を有しており、１０ｖではなく１
３Ｖの５Ｃ５ＯＡを有していた。
良した性能を与えている。５Ｏ３ＯＡは、例えば、ｌＯ
μＳの間、エミッタを接地した状態で、コレクタを電源
へ短絡させることによってテストする。ゲート電圧が一
層高いと、そのトランジスタを介して流れる電流は一層
高い、ＲＴＡ処理した両方のトランジスタは、標準的な
装置よりも良好な性能を有しており、１０ｖではなく１
３Ｖの５Ｃ５ＯＡを有していた。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である０例えば、迅
速熱アニーリングステップは、タングステンハロゲンラ
ンプ、レーザー等で実施することが可能である。更に、
例えば、ガンマ線照射、プロトン照射、中性子照射、ア
ルファ線照射等のような電子ビーム照射以外の照射を使
用して装置をアモルファス状態とさせることが可能であ
る。
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱することなしに
種々の変形が可能であることは勿論である０例えば、迅
速熱アニーリングステップは、タングステンハロゲンラ
ンプ、レーザー等で実施することが可能である。更に、
例えば、ガンマ線照射、プロトン照射、中性子照射、ア
ルファ線照射等のような電子ビーム照射以外の照射を使
用して装置をアモルファス状態とさせることが可能であ
る。
第１ａ図乃至第１ｅ図は本発明の一実施例に基づいて絶
縁ゲート型電界降下トランジスタ（ＩＧＦＥＴ）を製造
する各ステップにおける状態を示した各概略断面図、第
２図は４００℃及びイ５０℃においてアニールしたウェ
ハに対する時間の関数トシテノｖｔｈ及びＶＣＥＩＡＴ を示したグラフ図、 である。 ２ ： ４ ＝ ６、８ ： ｌ Ｏ： １２．１４： １６ ： １９ ： ２０．２２： （符号の説明） 基板 エビクキシャル領域 Ｐ領域 チャンネル領域 Ｎ中領域 酸化物領域 イ１加的酸化物 金属領域 ＦＩＧ、−だ ＦＩＧ ｌｂ。
縁ゲート型電界降下トランジスタ（ＩＧＦＥＴ）を製造
する各ステップにおける状態を示した各概略断面図、第
２図は４００℃及びイ５０℃においてアニールしたウェ
ハに対する時間の関数トシテノｖｔｈ及びＶＣＥＩＡＴ を示したグラフ図、 である。 ２ ： ４ ＝ ６、８ ： ｌ Ｏ： １２．１４： １６ ： １９ ： ２０．２２： （符号の説明） 基板 エビクキシャル領域 Ｐ領域 チャンネル領域 Ｎ中領域 酸化物領域 イ１加的酸化物 金属領域 ＦＩＧ、−だ ＦＩＧ ｌｂ。
Claims (1)
- 【特許請求の範囲】 １、活性区域を持った半導体装置の製造方法において、 （ａ）前記装置に対して照射を行って前記活性区域に損
傷を誘発させ、前記照射ステップは、電子ビーム照射、
プロトン照射、中性子照射、アルファ線照射及びガンマ
線照射から構成されるグループから選択した照射を使用
し、 （ｂ）前記照射により誘発した損傷を部分的にアニーリ
ングし、前記アニーリングステップは、更に、前記照射
により誘発された損傷に対して高強度光源を指向するス
テップを有する、 上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記高強度光源は
、約１５℃／秒よりも大きな速度で前記装置を加熱する
のに充分な強度を有するものであることを特徴とする方
法。 ３、特許請求の範囲第１項において、前記光源を指向す
るステップが、約５秒乃至１０分の間前記光源を指向さ
せるステップであることを特徴とする方法。 ４、特許請求の範囲第１項において、前記部分的にアニ
ーリングするステップが、５００℃以下において前記損
傷をアニーリングするステップであることを特徴とする
方法。 ５、特許請求の範囲第１項において、前記部分的にアニ
ーリングするステップが、前記装置のオン状態電圧降下
をその照射前の値の５０％以上の範囲内へ復帰させるこ
とを特徴とする方法。 ６、特許請求の範囲第５項において、前記部分的にアニ
ーリングするステップが、前記装置のオン状態電圧降下
をその照射前の値の９０％以上の範囲内に復帰させるこ
とを特徴とする方法。 ７、スイッチング期間中に所望のエネルギを散逸させる
半導体装置の製造方法において、（ａ）前記半導体装置
をエレクトロン照射で照射し、前記照射ステップが前記
半導体装置の少なくとも一個の活性区域内に損傷を誘発
させ、（ｂ）後にオープン又は炉アニールを行うか又は
行うことなしに前記半導体装置を迅速熱アニールでアニ
ーリングし、前記迅速熱アニールは前記装置のオン状態
電圧降下を少なくとも部分的にその元の値へ復帰させ、
前記装置は前記オープン又は炉アニールに続くスイッチ
ング期間中に所望のエネルギを散逸させる、 上記各ステップを有することを特徴とする方法。 ８、特許請求の範囲第７項において、前記短絡回路動作
区域は、前記オープン又は炉アニールのみでアニールし
た装置における短絡回路動作区域よりも大きいものであ
ることを特徴とする方法。 ９、所望の短絡回路安全動作区域を持っており且つスイ
ッチング期間中にエネルギを散逸させる半導体装置の製
造方法において、 （ａ）少なくとも背面金属及び一個の活性区域を有する
装置を用意し、 （ｂ）前記装置を電子ビーム照射で照射し、前記照射は
約１ＭｅＶと２０ＭｅＶとの間のエネルギを有しており
、前記照射は前記活性区域内に損傷を誘発し、 （ａ）約５秒と１０分との間の時間に亘って迅速熱アニ
ールで前記装置をアニーリングし、前記迅速熱アニール
は前記装置を約４００℃と４５０℃との間の温度へ加熱
し、 （ｂ）前記装置をオープン又は炉内においてアニーリン
グし、前記迅速熱アニール及び前記オープン又は炉アニ
ールは、前記照射ステップの前に前記装置が有するＶ＿
Ｃ＿Ｅ＿Ｓ＿Ａ＿Ｔの値の約９０％以上のＶ＿Ｃ＿Ｅ＿
Ｓ＿Ａ＿Ｔの値を有する装置を供給し、前記装置は前記
オープン又は炉アニールのみでアニールした装置の短絡
回路動作区域よりも大きな短絡回路動作区域を有してお
り且つ前記オープン又は炉アニールのみでアニールした
装置よりも少ないエネルギをスイッチング期間中に散逸
させるものである、 上記各ステップを有することを特徴とする方法。 １０、所望の短絡回路安全動作区域を有すると共にスイ
ッチング期間中に所望のエネルギを散逸させる半導体装
置において、 （ａ）少なくとも背面金属と表面パッシベーションと一
個の活性区域とを持った絶縁ゲート型バイポーラトラン
ジスタ装置を用意し、 （ｂ）前記装置を電子ビーム照射で照射し、前記照射は
約０．８ｅＶと１２ｅＶとの間のエネルギを有しており
且つ前記活性区域内に損傷を誘発させるものであり、 （ｃ）前記装置を迅速熱アニールでアニーリングし、前
記迅速熱アニールは前記装置を約４００℃と４５０℃と
の間の温度へ加熱するものであり、 （ｄ）前記装置を約３０分以上の間オープン又は炉内に
おいてアニーリングし、前記迅速熱アニール及び前記オ
ープン又は炉アニールは前記照射ステップの前に前記装
置が有するＶ＿Ｃ＿Ｅ＿Ｓ＿Ａ＿Ｔの値の９０％以上の
Ｖ＿Ｃ＿Ｅ＿Ｓ＿Ａ＿Ｔの値を持った装置を与え、前記
装置は前記オープン又は炉アニールのみによってアニー
ルした装置の短絡回路動作区域よりも大きな短絡回路動
作区域を有しており、且つ前記オープン又は炉アニール
のみによってアニールした装置よりも少ないエネルギを
スイッチング期間中に散逸させるものであり、 上記各ステップによって製造されることを特徴とする半
導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/374,217 US5017508A (en) | 1989-06-29 | 1989-06-29 | Method of annealing fully-fabricated, radiation damaged semiconductor devices |
| US374,217 | 1989-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129832A true JPH03129832A (ja) | 1991-06-03 |
Family
ID=23475842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2166929A Pending JPH03129832A (ja) | 1989-06-29 | 1990-06-27 | アニーリング |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5017508A (ja) |
| EP (1) | EP0405422A1 (ja) |
| JP (1) | JPH03129832A (ja) |
| KR (1) | KR100207938B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10352582B2 (en) | 2013-04-30 | 2019-07-16 | Daikin Industries, Ltd. | Decorative panel and air-conditioner indoor unit provided with same |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2752184B2 (ja) * | 1989-09-11 | 1998-05-18 | 株式会社東芝 | 電力用半導体装置 |
| JPH04152518A (ja) * | 1990-10-16 | 1992-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| US5169796A (en) * | 1991-09-19 | 1992-12-08 | Teledyne Industries, Inc. | Process for fabricating self-aligned metal gate field effect transistors |
| US5665639A (en) * | 1994-02-23 | 1997-09-09 | Cypress Semiconductor Corp. | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| US5426061A (en) * | 1994-09-06 | 1995-06-20 | Midwest Research Institute | Impurity gettering in semiconductors |
| US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
| US5940699A (en) * | 1996-02-26 | 1999-08-17 | Sony Corporation | Process of fabricating semiconductor device |
| WO1997037768A1 (en) * | 1996-04-10 | 1997-10-16 | The Penn State Research Foundation | MODIFYING SOLID CRYSTALLIZATION KINETICS FOR A-Si FILMS |
| US5994217A (en) * | 1996-12-16 | 1999-11-30 | Chartered Semiconductor Manufacturing Ltd. | Post metallization stress relief annealing heat treatment for ARC TiN over aluminum layers |
| US6372520B1 (en) | 1998-07-10 | 2002-04-16 | Lsi Logic Corporation | Sonic assisted strengthening of gate oxides |
| US6355493B1 (en) | 1999-07-07 | 2002-03-12 | Silicon Wafer Technologies Inc. | Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon |
| KR100348702B1 (ko) * | 1999-12-28 | 2002-08-13 | 주식회사 루밴틱스 | 급속 열처리 방법에 의한 도전성 투명 박막의 제조방법 및 그 방법에 의해 제조된 도전성 투명 박막 |
| JP4252237B2 (ja) * | 2000-12-06 | 2009-04-08 | 株式会社アルバック | イオン注入装置およびイオン注入方法 |
| JP4104133B2 (ja) * | 2002-05-31 | 2008-06-18 | スパンション エルエルシー | 不揮発性半導体記憶装置及びその製造方法 |
| DE10243758A1 (de) | 2002-09-20 | 2004-04-01 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone |
| DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7205632B2 (en) * | 2004-04-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-scattering attenuator structure for high energy particle radiation into integrated circuits |
| JP2007294849A (ja) * | 2006-03-27 | 2007-11-08 | Seiko Epson Corp | 半導体素子、半導体装置およびそれらの製造方法 |
| US8610098B2 (en) * | 2007-04-06 | 2013-12-17 | Macronix International Co., Ltd. | Phase change memory bridge cell with diode isolation device |
| US9378955B2 (en) | 2011-08-25 | 2016-06-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9378956B2 (en) | 2011-08-25 | 2016-06-28 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| US9312133B2 (en) | 2011-08-25 | 2016-04-12 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| EP2748847A4 (en) * | 2011-08-25 | 2016-06-01 | Aeroflex Colorado Springs Inc | Wafer structure for producing an electronic integrated circuit |
| US9396947B2 (en) | 2011-08-25 | 2016-07-19 | Aeroflex Colorado Springs Inc. | Wafer structure for electronic integrated circuit manufacturing |
| CN113436966B (zh) * | 2021-06-24 | 2023-02-17 | 弘大芯源(深圳)半导体有限公司 | 一种具有增强的抗辐射性能的模拟集成电路加工方法 |
| CN113668064B (zh) * | 2021-07-29 | 2022-12-23 | 山西烁科晶体有限公司 | 一种优化碳化硅晶片电阻率的辐照方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151008A (en) * | 1974-11-15 | 1979-04-24 | Spire Corporation | Method involving pulsed light processing of semiconductor devices |
| JPS5819125B2 (ja) * | 1976-08-11 | 1983-04-16 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US4140560A (en) * | 1977-06-20 | 1979-02-20 | International Rectifier Corporation | Process for manufacture of fast recovery diodes |
| JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56100412A (en) * | 1979-12-17 | 1981-08-12 | Sony Corp | Manufacture of semiconductor device |
| JPS56108231A (en) * | 1980-02-01 | 1981-08-27 | Ushio Inc | Annealing method of semiconductor wafer |
| US4331485A (en) * | 1980-03-03 | 1982-05-25 | Arnon Gat | Method for heat treating semiconductor material using high intensity CW lamps |
| US4357180A (en) * | 1981-01-26 | 1982-11-02 | The United States Of America As Represented By The Secretary Of The Navy | Annealing of ion-implanted GaAs and InP semiconductors |
| JPS57210635A (en) * | 1981-06-19 | 1982-12-24 | Tokyo Daigaku | Manufacture of semiconductor device |
| JPS5950531A (ja) * | 1982-09-16 | 1984-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4472206A (en) * | 1982-11-10 | 1984-09-18 | International Business Machines Corporation | Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing |
| US4698486A (en) * | 1984-02-28 | 1987-10-06 | Tamarack Scientific Co., Inc. | Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc. |
| US4576652A (en) * | 1984-07-12 | 1986-03-18 | International Business Machines Corporation | Incoherent light annealing of gallium arsenide substrate |
| JPS61219133A (ja) * | 1985-03-25 | 1986-09-29 | Sony Corp | 光照射アニ−ル装置 |
| US4794217A (en) * | 1985-04-01 | 1988-12-27 | Qing Hua University | Induction system for rapid heat treatment of semiconductor wafers |
| US4684413A (en) * | 1985-10-07 | 1987-08-04 | Rca Corporation | Method for increasing the switching speed of a semiconductor device by neutron irradiation |
| JPS62128525A (ja) * | 1985-11-29 | 1987-06-10 | Matsushita Electric Ind Co Ltd | 化合物半導体基板のアニ−ル方法 |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
-
1989
- 1989-06-29 US US07/374,217 patent/US5017508A/en not_active Expired - Lifetime
-
1990
- 1990-06-26 EP EP90112078A patent/EP0405422A1/en not_active Ceased
- 1990-06-27 JP JP2166929A patent/JPH03129832A/ja active Pending
- 1990-06-29 KR KR1019900009749A patent/KR100207938B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10352582B2 (en) | 2013-04-30 | 2019-07-16 | Daikin Industries, Ltd. | Decorative panel and air-conditioner indoor unit provided with same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5017508A (en) | 1991-05-21 |
| KR100207938B1 (ko) | 1999-07-15 |
| KR910001915A (ko) | 1991-01-31 |
| EP0405422A1 (en) | 1991-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03129832A (ja) | アニーリング | |
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| EP0146233B1 (en) | Low temperature process for annealing shallow implanted n+/p junctions | |
| US5399506A (en) | Semiconductor fabricating process | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| EP0756757B1 (en) | Process for fabrication a semiconductor apparatus with crystal defects | |
| US4379727A (en) | Method of laser annealing of subsurface ion implanted regions | |
| US4243433A (en) | Forming controlled inset regions by ion implantation and laser bombardment | |
| US4249962A (en) | Method of removing contaminating impurities from device areas in a semiconductor wafer | |
| JPS5840334B2 (ja) | ゲツタリング方法 | |
| JPH05102161A (ja) | 半導体装置の製造方法とその半導体装置 | |
| US4134778A (en) | Selective irradiation of thyristors | |
| US4521256A (en) | Method of making integrated devices having long and short minority carrier lifetimes | |
| JP6801775B2 (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| JP3450163B2 (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| TWI756565B (zh) | 半導體裝置之製造方法 | |
| JPS62219664A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
| JP3207146B2 (ja) | 半導体装置の製法 | |
| KR840002281B1 (ko) | 다결정 실리콘막의 제조 방법 | |
| JPS6216014B2 (ja) | ||
| JP2020043108A (ja) | 半導体装置の製造方法 | |
| Wilson et al. | Laser processing of ion implanted semiconductor materials for device applications |