JP2007294849A - 半導体素子、半導体装置およびそれらの製造方法 - Google Patents

半導体素子、半導体装置およびそれらの製造方法 Download PDF

Info

Publication number
JP2007294849A
JP2007294849A JP2006318109A JP2006318109A JP2007294849A JP 2007294849 A JP2007294849 A JP 2007294849A JP 2006318109 A JP2006318109 A JP 2006318109A JP 2006318109 A JP2006318109 A JP 2006318109A JP 2007294849 A JP2007294849 A JP 2007294849A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
manufacturing
substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006318109A
Other languages
English (en)
Inventor
Sumio Utsunomiya
純夫 宇都宮
Hideto Ishiguro
英人 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006318109A priority Critical patent/JP2007294849A/ja
Priority to KR1020070028167A priority patent/KR20070096865A/ko
Priority to US11/690,461 priority patent/US7666726B2/en
Publication of JP2007294849A publication Critical patent/JP2007294849A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】透明な絶縁基板上に結晶方位が制御された擬単結晶半導体薄膜を得るが可能となる半導体膜、半導体素子、半導体装置およびその製造方法を提供する。
【解決手段】半導体薄膜の製造方法は、表面に配列された複数の突起部１０を設けた単結晶半導体基板（単結晶シリコン基板２）と表面に半導体薄膜を堆積した光透過性基板４とを互いの表面を向き合わせて結合する。半導体薄膜に熱処理を施して半導体薄膜を溶融結晶化させ、光透過性基板４上に、複数の突起部１０のそれぞれを起点として複数の略単結晶粒（結晶シリコン１６）から構成される擬単結晶半導体薄膜（擬単結晶シリコン薄膜２０）を形成する。擬単結晶半導体薄膜（擬単結晶シリコン薄膜２０）を含む光透過性基板４と単結晶半導体基板（単結晶シリコン基板２）とを分離する。
【選択図】図２

Description

本発明は、半導体膜、半導体素子、半導体装置およびそれらの製造方法に関するものである。
多結晶シリコン薄膜トランジスタ（poly-Si TFT）は、ガラスや石英などの絶縁基板上に高性能なトランジスタ素子を製造する手法として、広く用いられている。Poly-Si TFTにおいてその性能を大きく左右するのは、多結晶シリコン薄膜中の構造欠陥である。多結晶シリコン薄膜には、転移、双晶界面、積層欠陥、結晶粒界などの各種構造欠陥が存在する。これらが電気伝導の担い手である電子／正孔の運動を妨げる原因となるため、poly-Si TFTは単結晶シリコン素子と比較して一般に性能が劣っている。こうした課題を解決するために、絶縁基板上の多結晶シリコン薄膜の結晶粒径を大きくしたり、部分的に擬単結晶シリコン薄膜を形成したりする方法が報告されている。以下にその方法を列記する。
１．ＳＬＳ（Sequential Lateral Solidification）法は、エキシマレーザを照射して多結晶シリコン薄膜を得る際、走査方向のピッチを非常に小さくすることによって、結晶粒をレーザ走査方向に長く伸張する方法である（例えば、非特許文献１参照）。
２．ＣＬＣ（CW-laser Lateral Crystallization）法は、連続発振レーザを照射しながら基板を走査し、シリコンの結晶粒をレーザ走査方向に長く伸張する方法である（例えば、非特許文献２参照）。
３．ＳＥＬＡＸ（Selectively Enlarging Laser X'tallization）法は、エキシマレーザによって結晶化を行った後に、連続発振レーザを用いて既存結晶粒をレーザ走査方向に長く伸張する方法である（例えば、非特許文献３参照）。
４．ＰＭＥＬＡ（Phase-mask Modulated Excimer Laser Annealing）法は、位相差マスクを用いて、強度分布を持ったエキシマレーザ光を形成し、シリコン薄膜の結晶化を行い、強度の強い領域と弱い領域との間に生じる熱勾配を利用して、薄膜の面内方向の結晶粒を成長させる方法である（例えば、非特許文献４参照）。
５．μ-Czochralski法は、基板上に微細孔を設け、それを覆うようにアモルファスシリコン薄膜を堆積し、こうした構造に対してエキシマレーザを照射すると、微細孔の底部から溶融／結晶化が進行し、最も成長速度の速い結晶のみが選択的に成長して擬単結晶シリコン薄膜を得ることができる方法である（例えば、非特許文献５、６参照）。
これらの方法を用いると、いずれも数μｍ以上の結晶粒径をもった多結晶シリコン薄膜が得られる。こうしたシリコン薄膜に対し、結晶粒界を含まないように注意して薄膜トランジスタ素子を製造すると、いずれも３００〜５００ｃｍ2／Ｖｓ以上の高いキャリア移動度をもった薄膜トランジスタ素子を絶縁基板上に得ることができる。
"Characterisation of poly-Si TFT's in Directionally Solidified SLS Si". S.D.Brotherton, et al., Asia Display/IDW' 01 Proceedings,pp.387-390 "Ultra-high Performance Poly-Si TFT's on a Glass by a Stable Scanning CW Laser Lateral Crystallization", A.Hara, et al., AM-LCD' 01 Digest of Technical Papers,pp.227-230 "System on Glass Display with LTPS-TFTs Formed using SELAX(Selectively Enlarging Laser X'tallization) Technology", M.Hatano, et al., Proceedings of IDW/AD' 05,pp.953-956 "Advanced Phase-Modulators for Next-Generation Low-Temperature Si Film Crystallization Method", Y.Taniguchi, et al., Proceedings of IDW/AD' 05,pp.981-982 "Effects of crystallographic orientation of single-crystalline seed on μ-Czochralski process in excimer-laser crystallization", M.He, et al., Proceedings of IDW/AD' 05,pp.1213-1214 "Single-Crystalline Si Thin-Film Transistors Fabricated with μ-Czochralski(Grain-Filter) Process", R.Ishihara, et al., AM-LCD' 02 Digest of Technical Papers,pp.53-56
しかしながら、上述した従来の方法では、数μｍ程度の大きな結晶粒を形成することが可能となるものの、得られる結晶粒の結晶方位については制御されておらず、それぞれの結晶粒の結晶方位についてランダムな状態となっていた。キャリア移動度はシリコンの結晶方位に依存して異なるため、結晶粒の方位が統一されていないので、薄膜トランジスタ素子ごとの性能が大きくばらついていた。薄膜トランジスタ素子の電気的特性の更なる向上を図るために、結晶粒の結晶方位が制御された高品質な半導体薄膜を形成することが可能な製造方法の確立が望まれている。
本発明の一態様は、このような課題点に着目してなされたもので、効率良く結晶方位が制御された高品質な単結晶あるいは擬単結晶半導体膜を得ることを可能とする半導体膜、半導体装置およびそれらの製造方法を提供することにある。
本発明に係る半導体素子の製造方法は、表面に形成された複数の突起部を設けた第１の基板と表面に半導体膜が形成された第２の基板とを用意する第１の工程と、前記複数の突起部と前記半導体膜とを接触させた状態で、前記半導体膜に熱処理を施す第２の工程と、を含むことを特徴とする。
上記の半導体素子の製造方法において、前記第２の工程において、前記熱処理により前記半導体膜が溶融するようにしてもよい。
上記の半導体素子の製造方法において、前記第２の工程を行うことにより、前記複数の突起部に対応して前記半導体膜内に複数の単結晶粒が形成されるようにしてもよい。
本発明に係る半導体素子の製造方法において、「単結晶粒」とは、所定の結晶方位を有する結晶性ドメインを意味するが、例えば、擬単結晶性ドメイン、略単結晶性ドメイン、あるいは、半導体膜に対して熱処理を施すことにより、当該熱処理を施す前の半導体膜の少なくとも一部の結晶性に比べて相対的に結晶性が向上したドメイン等も含んでいてもよい。
上記の半導体素子の製造方法において、前記第２の工程の後、前記第１の基板と前記第２の基板とを分離する第３の工程をさらに含むようにしてもよい。これにより、分離された前記第１の基板を再利用することも可能となる。
上記の半導体素子の製造方法において、前記複数の突起部は、単結晶シリコンで形成されていてもよい。
上記の半導体素子の製造方法において、前記複数の突起部は、前記複数の突起部の各々の表面に形成された酸化膜を含んでいてもよい。酸化膜を単結晶シリコン等の所定の結晶方位を有している下地層上に形成すれば、当該酸化膜も配向制御されたものとなり、半導体膜の熱処理の際に当該半導体膜の結晶性を向上させることが可能となる。
上記の半導体素子の製造方法において、前記複数の突起部は、前記複数の突起部の各々の表面に形成された酸化膜を含み、前記第３の工程において、前記酸化膜は除去されるようにしてもよい。
上記の半導体素子の製造方法において、前記複数の突起部の各々は、多孔質で形成されていてもよい。
上記の半導体素子の製造方法において、前記複数の突起部の各々は、多孔質で形成されており、前記第３の工程において、前記複数の突起部を除去するようにしてもよい。
上記の半導体素子の製造方法において、前記第２の工程は、前記第２の基板の前記半導体膜が形成されている面とは対向する面の側から前記半導体膜にレーザ光を照射する工程を含むようにしてもよい。
本発明に係る半導体素子は、上記の半導体素子の製造方法により製造される。
本発明に係る半導体装置の製造方法は、上記半導体素子の製造方法を含む。
本発明に係る半導体装置は、上記の半導体装置の製造方法により製造される。
本発明に係る半導体薄膜の製造方法は、表面に配列された複数の突起部を設けた単結晶半導体基板と表面に半導体薄膜を堆積した光透過性基板とを互いの表面を向き合わせて結合する工程と、前記半導体薄膜に熱処理を施して前記半導体薄膜を溶融結晶化させ、前記光透過性基板上に、前記複数の突起部のそれぞれを起点として複数の略単結晶粒から構成される擬単結晶半導体薄膜を形成する工程と、および、前記擬単結晶半導体薄膜を含む前記光透過性基板と前記単結晶半導体基板とを分離する工程と、を含む。本発明によれば、光透過性基板上に擬単結晶半導体薄膜を得ることができる。得られた擬単結晶半導体薄膜は、単結晶半導体基板の突起部を略中心とする範囲に形成される略単結晶粒から構成されるので、結晶粒が大きくかつ結晶方位が制御された、実質的に単結晶シリコンや、ＳＯＩなどと同等の優れた半導体性能を有する。また、結晶成長部の位置を正確に制御することができるので、光透過性基板上の必要な部分にのみ効率的に高品質な擬単結晶半導体薄膜を得ることができる。
この半導体薄膜の製造方法について、前記単結晶半導体基板は、前記複数の突起部を含む表面に酸化膜が設けられており、前記分離する工程で、前記酸化膜を除去してもよい。
この半導体薄膜の製造方法について、前記単結晶半導体基板は、前記複数の突起部が多孔質であり、前記分離する工程で、前記複数の突起部を除去してもよい。
この半導体薄膜の製造方法について、前記擬単結晶半導体薄膜を形成する工程では、前記光透過性基板の前記半導体薄膜が形成されている面とは逆面側から前記半導体薄膜にレーザ光を照射する工程を含んでもよい。
本発明に係る半導体薄膜は、上記半導体薄膜の製造方法により製造される。
本発明に係る半導体装置の製造方法は、上記半導体薄膜の製造方法を含む。
本発明に係る半導体装置は、上記半導体装置の製造方法により製造される。
以下に、本発明を適用した実施の形態について図面を参照して説明する。
図１および図２は、本発明の実施の形態に係る半導体薄膜の製造方法を示す図である。本実施の形態に係る半導体薄膜の製造方法は、図１（Ａ）に示すように、まず、光透過性基板４上に、半導体薄膜としてのアモルファスシリコン薄膜（以降、シリコン薄膜という）１２を堆積する。シリコン薄膜１２は、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）等により光透過性基板４上に厚さ１００ｎｍ程度に堆積されてもよい。なお、光透過性基板４を構成する絶縁材料はガラスに限定されるものではない。光透過性基板４は、例えば液晶用の無アルカリガラスや、石英を用いることができる。光透過性基板４の表面粗さはできるだけ小さいことが望ましい。これは後述する単結晶半導体基板と接するためである。次に、表面に突起部１０を設けた単結晶半導体基板としての単結晶シリコン基板２を用意する。単結晶シリコン基板２は、これと対向する光透過性基板４の湾曲や厚さの不均一性がある場合、こうした表面高さの不均一性に追随するために、ある程度薄いことが望ましい。具体的には、例えば単結晶シリコン基板２が５０μｍ〜５００μｍ程度の厚さであれば、圧力を加えることによって光透過性基板４と密着することができる。単結晶シリコン基板２の厚さが５０μｍ以下では強度を保つことが難しく、５００μｍ以上では光透過性基板４に対する追随性が落ちる。
次に、図１（Ｂ）に示すように、表面に突起部１０を設けた単結晶シリコン基板２と、表面にシリコン薄膜１２を堆積した光透過性基板４とを、互いの表面を向き合わせて張り合わせる。このとき、単結晶シリコン基板２の突起部１０と、光透過性基板４上に成膜されたシリコン薄膜１２とが接点１８で接した状態となる。次に、単結晶シリコン基板２の突起部１０の接点１８と、光透過性基板４上に成膜されたシリコン薄膜１２とが接した状態で、光透過性基板４のシリコン薄膜１２に熱処理を施す。
シリコン薄膜１２にシリコン薄膜１２に熱処理を施す手法としては、エキシマレーザ、ＹＡＧレーザおよびその高周波、等が好ましく用いられてもよい。例えばエキシマレーザ１４を光透過性基板４のシリコン薄膜１２の面とは逆面側から照射する。レーザ照射は、例えば波長３０８ｎｍ、パルス幅１００ｎｓ〜３００ｎｓのＸｅＣｌパルスエキシマレーザを用いて、エネルギー密度が０．４〜１．５Ｊ／ｃｍ2程度となるようにして行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザはそのほとんどがシリコン薄膜１２の表面付近で吸収される。これはＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンの吸収係数が０．１３９ｎｍ−１と比較的に大きいためである。
このようにしてレーザ照射の条件を適宜に選択することにより、突起部１０近傍にある結晶成分含有半導体膜が膜厚方向全域に渡って完全には溶融せず、必ずある程度の非溶融状態の部分が残る一方で、突起部１０近傍以外の領域にあるシリコン薄膜１２が膜厚方向全域に渡って完全に溶融するようにする。これにより、レーザ照射後のシリコンの結晶成長は突起部１０の接点１８近傍で先に始まり、シリコン薄膜１２の表面付近、すなわち略完全溶融状態の部分へ進行する。なお、熱処理は複数回に分けて行ってもよい。これにより、結晶成長が複数回に渡って起こるため、より上記の現象を起こさせることができる。
次に、図２（Ａ）に示すように、熱処理が施されたシリコン薄膜１２は瞬間的に溶融し、その後溶融したシリコン薄膜１２が放熱（冷却）され凝固する過程において結晶粒界２４を境界として複数の略単結晶粒としての複数の結晶シリコン１６に相変態する。このとき、シリコン薄膜１２と単結晶シリコン基板２の突起部１０とが接している部分、接点１８から優先的に放熱（冷却）が行われるため、接点１８を起点として結晶成長が進行する。これは、シリコン薄膜１２の冷却時において熱の拡散が空気、真空、ガラス材等より熱伝導率の高いシリコン材である単結晶シリコン基板２の突起部１０の接点１８から優先的に冷却されることによる。得られる結晶シリコン１６は、それぞれ独立に接点１８から結晶成長が進行するため、厳密には多結晶シリコン薄膜である。しかしながら、すべての突起部１０は同じ結晶方向をもっているため、得られる結晶シリコン１６は多結晶でありながら、同一方向を有する。この結晶シリコン１６から構成される擬単結晶半導体薄膜としての擬単結晶シリコン薄膜２０が形成される。
図３は、このときの状態を、光透過性基板４面に垂直な方向から見た図である。図３に示すように、それぞれの突起部１０の接点１８を起点として結晶シリコン１６が成長する。結晶シリコン１６が縦横方向に成長できる距離には限界Ｒｍａｘがあるが、突起部１０の間隔を２Ｒｍａｘ以下に設定することで、それぞれの結晶シリコン１６が結晶粒界２４を境界として接し合い、光透過性基板４面の略全面を覆い尽くすことができる。改めて述べるが、各結晶シリコン１６の間には結晶粒界２４が存在するものの、互いの結晶方位が同一であるため、結晶構造的には結晶粒界２４が存在しないのと略同等である。
したがって、シリコン薄膜１２は多結晶でありながら、得られる薄膜は同一の方位を有する擬単結晶シリコン薄膜２０となる。例えば突起部１０は、０．１μｍ〜５μｍ程度の直径の円筒または方形状に、数〜数十μｍ間隔で単結晶シリコン基板２上に形成される。それぞれの突起部１０からは、独立にシリコン薄膜１２のエピタキシャル成長が起こるが、起点であるすべての突起部１０の接点１８は、同じ単結晶シリコン基板２の表面であるため、そこから成長する結晶方位も同一である。したがって、光透過性基板４面全面にわたって同一方向を持った擬単結晶半導体薄膜としての擬単結晶シリコン薄膜２０を得ることができる。
シリコン薄膜１２に対してレーザ照射を行うことにより、突起部１０の接点１８を起点としてシリコン薄膜１２を溶融結晶化させて結晶シリコン１６を形成する。これにより、突起部１０の接点１８を中心とした結晶シリコン１６、具体的には大粒径の結晶粒からなる略単結晶のシリコン膜が形成される。この溶融結晶化の際に、突起部１０の接点１８が結晶の結晶方位を整える作用を奏することにより、結晶シリコン１６の結晶方位を特定の方向に略制御することが可能になる。
最後に、図２（Ｂ）に示すように、単結晶シリコン基板２と擬単結晶シリコン薄膜２０とを分離して、結晶シリコン１６から構成される擬単結晶シリコン薄膜２０が得られ半導体薄膜の製造工程が終了する。このようにして、光透過性基板４上に擬単結晶シリコン薄膜２０を形成した後、単結晶シリコン基板２と光透過性基板４とを分離すれば、高品質な擬単結晶シリコン薄膜２０を光透過性基板４上に得ることができる。したがって、光透過性基板４上に擬単結晶シリコン薄膜２０を得ることができる。得られた擬単結晶シリコン薄膜２０は、単結晶シリコン基板２の突起部１０の接点１８を略中心とする範囲に形成される結晶シリコン１６から構成されるので、結晶粒が大きくかつ結晶方位が制御された、実質的に単結晶シリコンや、ＳＯＩなどと同等の優れた半導体性能を有する。また、結晶成長部の位置を正確に制御することができるので、光透過性基板４上の必要な部分にのみ効率的に高品質な擬単結晶シリコン薄膜２０を得ることができる。なお、一度使用した単結晶シリコン基板２は分離した後、繰り返し使用することが可能である。
図４および図５は、図２（Ｂ）の基板分離工程を容易に行うための手段を示す工程図である。図４は、突起部１０を設けた単結晶シリコン基板２の表面に薄い酸化皮膜２２を形成した例である。まず、図４（Ａ）に示すように、突起部１０を設けた単結晶シリコン基板２の表面に薄い酸化皮膜２２を形成する。酸化皮膜２２は、厚すぎるとシリコン薄膜１２のエピタキシャル成長が阻害されてしまうが、好ましくは１ｎｍ〜１００ｎｍ、より好ましくは１ｎｍ〜１０ｎｍ程度の薄さに設定する。
次に、図４（Ｂ）に示すように、酸化皮膜２２が元の単結晶シリコンの方位を反映した結晶構造となるので、その酸化皮膜２２の接点２６からシリコン薄膜１２のエピタキシャル成長が可能である。これにより、結晶シリコン１６から構成される擬単結晶シリコン薄膜２０が形成される。
次に、図４（Ｃ）に示すように、単結晶シリコン基板２と光透過性基板４との分離工程において、例えばＨＦ水溶液等を用いて酸化皮膜２２を除去すれば、単結晶シリコン基板２と光透過性基板４との分離が容易となる。
また、図５に示すように、単結晶シリコン基板３０の表面を予め多孔質単結晶シリコン層３２にしておき、多孔質単結晶シリコン層３２に多孔質状の突起部３４を設けることも有効な手段である。多孔質状の突起部３４は、結晶方向は元の単結晶シリコン基板３０と同一であるので、シリコン薄膜１２のエピタキシャル成長が容易に可能である。その上単結晶シリコン基板３０と光透過性基板４との分離時には多孔質状の突起部３４をエッチングによって、あるいは機械的に分離することができるので、単結晶シリコン基板３０と光透過性基板４とを容易に分離することができる。
まず、図５（Ａ）に示すように、単結晶シリコン基板３０の表面に、例えば電界腐食処理を施して多孔質単結晶シリコン層３２を形成する。
次に、図５（Ｂ）に示すように、多孔質単結晶シリコン層３２を突起部３４として加工する。
次に、図５（Ｃ）に示すように、突起部３４の接点３６を起点として結晶シリコン１６から構成される擬単結晶シリコン薄膜２０を形成する。
次に、図５（Ｄ）に示すように、単結晶シリコン基板３０と光透過性基板４との分離時に、突起部３４（多孔質単結晶シリコン層３２）を化学的エッチングまたは機械的に破壊することによって、単結晶シリコン基板３０と光透過性基板４とを容易に分離することができる。
図６および図７は、単結晶シリコン基板３８に突起部を設ける工程を示したものである。図６（Ａ）〜（Ｃ）は、単結晶シリコン基板３８上のレジスト４０の所定のパターニング形状から露出する単結晶シリコン基板３８の部分をウェットエッチングによって加工し、突起部４４を設けた単結晶シリコン基板４２を形成するものである。図７（Ａ）〜（Ｃ）は、単結晶シリコン基板３８上のレジスト４６の所定のパターニング形状から露出する単結晶シリコン基板３８の部分を異方性ドライエッチングによって加工し、突起部５０を設けた単結晶シリコン基板４８を形成するものである。
以上述べたように、本実施の形態に係る半導体薄膜の製造方法では、光透過性基板４上に高品質な擬単結晶シリコン薄膜２０を得ることができる。本実施の形態に係る半導体薄膜の製造方法により製造される半導体薄膜としての擬単結晶シリコン薄膜２０は、すべての箇所において同一の結晶方位を有するので、実質的に単結晶シリコンや、ＳＯＩなどと同等の優れた半導体性能を有する。ここでは、最も汎用的に用いられるシリコンを例にとって説明を行ったが、原理的には素材はシリコンに限定されず、ゲルマニウム、ガリウム、ガリウム砒素等の各種半導体素材に適用し得るものであってもよい。ここで本明細書において「略単結晶粒」とは、結晶粒が単一である場合のみならずこれに近い状態、すなわち、複数の結晶が組み合わさっていてもその数が少なく、半導体薄膜の性質の観点から略単結晶により形成された半導体薄膜と同等の性質を備えている場合も含む。
図８には、本実施の形態に係る半導体薄膜を用いた半導体素子の製造方法が示されている。本実施の形態に係る擬単結晶シリコン薄膜２０を用いて半導体素子としての薄膜トランジスタ６を形成する際の工程を説明する。まず、擬単結晶シリコン薄膜２０が形成された光透過性基板４を準備する。
次に、図８（Ａ）に示すように、擬単結晶シリコン薄膜２０をパターニングし、薄膜トランジスタの形成に不要となる部分を除去して擬単結晶シリコン薄膜５２を形成する。例えば結晶粒界２４（図３参照）を含まないように形成する。
次に、図８（Ｂ）に示すように、光透過性基板４および擬単結晶シリコン薄膜５２の上面に電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）またはＰＥＣＶＤ法等の成膜法によって酸化シリコン膜５４を形成する。この酸化シリコン膜５４は薄膜トランジスタのゲート絶縁膜として機能する。
次に、図８（Ｃ）に示すように、スパッタリング法などの成膜法によってタンタル、アルミニウム等の導電体薄膜を形成した後にパターニングを行うことによってゲート電極５６およびゲート配線膜（図示せず）を形成する。そして、このゲート電極５６をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより擬単結晶シリコン薄膜５２にソース領域５８、ドレイン領域６０および活性領域６２を形成する。例えば本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射して不純物元素を活性化することによってＮ型の薄膜トランジスタを作成する。なお、レーザ照射の代わりに２５０℃〜４００℃程度の温度で熱処理を行うことにより不純物元素の活性化を行ってもよい。
次に、図８（Ｄ）に示すように、酸化シリコン膜５４およびゲート電極５６の上面に、ＰＥＣＶＤ法などの成膜法によって、５００ｎｍ程度の膜厚の酸化シリコン膜６４を形成する。次に酸化シリコン膜５４，６４のそれぞれを貫通してソース領域５８およびドレイン領域６０のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んでパターニングすることにより、ソース電極６６およびドレイン電極６８を形成する。これにより、図８（Ｄ）に示すように、金属含有物質からなり半導体膜の結晶化を促進する結晶化促進膜としてのニッケル膜が突起部の底部近傍に配置され、突起部を起点として溶融結晶化が行われて形成された擬単結晶シリコン薄膜５２を用いて活性領域６２等が形成された薄膜トランジスタ６が得られる。なお、以上の各工程で説明されていない加工方法は、公知の方法を適用すればよい。
本実施の形態に係る擬単結晶シリコン薄膜５２を薄膜トランジスタ６の活性領域６２に用いることにより、オフ電流が少なく移動度の大きい高性能な薄膜トランジスタを形成することができる。なお、本実施形態において「半導体素子」とは、各種トランジスタやダイオード、抵抗、インダクタ、キャパシタ、その他の能動素子・受動素子を問わず、Ｎ型やＰ型半導体の組み合わせにより製造可能な素子を含む。
図９には、本実施の形態に係る半導体素子を用いた半導体装置が示されている。本実施の形態に係る薄膜トランジスタを用いて半導体装置としての有機ＥＬディスプレイ１００を製造する。各工程の加工方法は、公知の方法を適用すればよい。
図９に示すように、有機ＥＬディスプレイ１００は表示領域１１０内に画素領域１１２を配置して構成される。画素領域１１２は有機ＥＬ発光素子を駆動する薄膜トランジスタを使用している。薄膜トランジスタは上述した実施形態の製造方法によって製造されるものが使用される。ドライバ領域１１４からは発光制御線（Ｖｇｐ）および書き込み制御線が各画素領域に供給されている。ドライバ領域１１６からは電流線（Ｉｄａｔａ）および電源線（Ｖｄｄ）が各画素領域に供給されている。書き込み制御線と定電流線Ｉｄａｔａを制御することにより、各画素領域に対する電流プログラムが行われ、発光制御線Ｖｇｐを制御することにより発光が制御される。なお、ドライバ領域１１４および１１６についても本発明に係る薄膜トランジスタを使用することが可能である。また、本発明に係る半導体薄膜は、上述した例に限らず半導体素子を適用可能なあらゆる半導体装置に適用可能である。例えば、この他に、液晶ディスプレイ、記憶装置、演算装置等にも活用することができる。
本実施の形態に係る半導体素子を含んで構成される装置である半導体装置（例えば液晶ディスプレイ、有機ＥＬディスプレイ、記憶装置および演算装置等）としての集積回路等を含む装置を製造すれば、極めて高性能で均質な集積回路等を含む装置を製造することができる。なお、本実施形態において「半導体装置」とは、半導体素子を含んで構成される装置であり、例えば集積回路等を含む装置である。本実施の形態に係る擬単結晶半導体薄膜を用いることにより、電気的特性に優れた半導体素子、半導体装置を得ることが可能となる。なお、結晶化促進膜として、遮光性を有するものを用いた場合には、半導体素子の擬単結晶半導体薄膜により構成される部分（例えば、薄膜トランジスタであれば活性領域等）に対する光の入射を結晶化促進膜によって遮り、擬単結晶半導体薄膜に光励起による起電力や暗電流の発生を防ぐことも可能となる。
本発明の実施の形態に係る半導体薄膜の製造方法を示す図。 本発明の実施の形態に係る半導体薄膜の製造方法を示す図。 本発明の実施の形態に係る半導体薄膜を示す図。 本発明の実施の形態に係る基板分離工程を示す図。 本発明の実施の形態に係る基板分離工程を示す図。 本発明の実施の形態に係る半導体薄膜の製造方法を示す図。 本発明の実施の形態に係る半導体薄膜の製造方法を示す図。 本発明の実施の形態に係る半導体素子の製造方法を示す図。 本発明の実施の形態に係る半導体装置を示す図。
符号の説明
２…単結晶シリコン基板 ４…光透過性基板 ６…薄膜トランジスタ １０…突起部 １２…シリコン薄膜（アモルファスシリコン薄膜） １４…エキシマレーザ １６…結晶シリコン １８…接点 ２０…擬単結晶シリコン薄膜 ２２…酸化皮膜 ２４…結晶粒界 ２６…接点 ３０…単結晶シリコン基板 ３２…多孔質単結晶シリコン層 ３４…突起部 ３６…接点 ３８…単結晶シリコン基板 ４０…レジスト ４２…単結晶シリコン基板 ４４…突起部 ４６…レジスト ４８…単結晶シリコン基板 ５０…突起部 ５２…擬単結晶シリコン薄膜 ５４…酸化シリコン膜 ５６…ゲート電極 ５８…ソース領域 ６０…ドレイン領域 ６２…活性領域 ６４…酸化シリコン膜 ６６…ソース電極 ６８…ドレイン電極 １００…有機ＥＬディスプレイ １１０…表示領域 １１２…画素領域 １１４…ドライバ領域 １１６…ドライバ領域。

Claims (13)

  1. 表面に形成された複数の突起部を設けた第１の基板と表面に半導体膜が形成された第２の基板とを用意する第１の工程と、
    前記複数の突起部と前記半導体膜とを接触させた状態で、前記半導体膜に熱処理を施す第２の工程と、を含むこと、
    を特徴とする半導体素子の製造方法。
  2. 請求項１に記載の半導体素子の製造方法において、
    前記第２の工程において、前記熱処理により前記半導体膜が溶融すること、
    を特徴とする半導体素子の製造方法。
  3. 請求項１又は２に記載の半導体素子の製造方法において、
    前記第２の工程を行うことにより、前記複数の突起部に対応して前記半導体膜内に複数の単結晶粒が形成されること、
    を特徴とする半導体素子の製造方法。
  4. 請求項１乃至３のいずれか一項に記載の半導体素子の製造方法において、
    前記第２の工程の後、前記第１の基板と前記第２の基板とを分離する第３の工程をさらに含むこと、
    を特徴とする半導体素子の製造方法。
  5. 請求項１乃至４のいずれか一項に記載の半導体素子の製造方法において、
    前記複数の突起部は、単結晶シリコンで形成されていること、
    を特徴とする半導体素子の製造方法。
  6. 請求項１乃至５のいずれか一項に記載の半導体素子の製造方法において、
    前記複数の突起部は、前記複数の突起部の各々の表面に形成された酸化膜を含むこと、
    を特徴とする半導体素子の製造方法。
  7. 請求項４に記載の半導体素子の製造方法において、
    前記複数の突起部は、前記複数の突起部の各々の表面に形成された酸化膜を含み、
    前記第３の工程において、前記酸化膜は除去されること、
    を特徴とする半導体素子の製造方法。
  8. 請求項１乃至７のいずれか一項に記載の半導体素子の製造方法において、
    前記複数の突起部の各々は、多孔質で形成されていること、
    を特徴とする半導体素子の製造方法。
  9. 請求項４に記載の半導体素子の製造方法において、
    前記複数の突起部の各々は、多孔質で形成されており、前記第３の工程において、前記複数の突起部を除去すること、
    を特徴とする半導体素子の製造方法。
  10. 請求項１乃至９のいずれか一項に記載の半導体素子の製造方法において、
    前記第２の工程は、前記第２の基板の前記半導体膜が形成されている面とは対向する面の側から前記半導体膜にレーザ光を照射する工程を含むこと、
    を特徴とする半導体素子の製造方法。
  11. 請求項１乃至１０のいずれか一項に記載の半導体素子の製造方法により製造される半導体素子。
  12. 請求項１乃至１１のいずれか一項に記載の半導体素子の製造方法を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法により製造される半導体装置。
JP2006318109A 2006-03-27 2006-11-27 半導体素子、半導体装置およびそれらの製造方法 Withdrawn JP2007294849A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006318109A JP2007294849A (ja) 2006-03-27 2006-11-27 半導体素子、半導体装置およびそれらの製造方法
KR1020070028167A KR20070096865A (ko) 2006-03-27 2007-03-22 반도체 소자, 반도체 장치 및 그들의 제조 방법
US11/690,461 US7666726B2 (en) 2006-03-27 2007-03-23 Semiconductor element, semiconductor device, and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006084932 2006-03-27
JP2006318109A JP2007294849A (ja) 2006-03-27 2006-11-27 半導体素子、半導体装置およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2007294849A true JP2007294849A (ja) 2007-11-08

Family

ID=38534002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318109A Withdrawn JP2007294849A (ja) 2006-03-27 2006-11-27 半導体素子、半導体装置およびそれらの製造方法

Country Status (3)

Country Link
US (1) US7666726B2 (ja)
JP (1) JP2007294849A (ja)
KR (1) KR20070096865A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655089B (zh) * 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US7666726B2 (en) 2010-02-23
KR20070096865A (ko) 2007-10-02
US20070224741A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
JP2004311935A (ja) 単結晶シリコン膜の製造方法
JPH06177034A (ja) 半導体単結晶の成長方法
JP5000609B2 (ja) 結晶化方法
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
TWI390734B (zh) 製造多晶矽薄膜之方法及製造具有多晶矽薄膜之薄膜電晶體之方法
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
KR100915073B1 (ko) 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
JP2007208180A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
JP2007294849A (ja) 半導体素子、半導体装置およびそれらの製造方法
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP2004119636A (ja) 半導体装置およびその製造方法
JP2007266029A (ja) 半導体薄膜、半導体装置およびそれらの製造方法
KR101054798B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP4075042B2 (ja) 半導体装置の製造方法およびこの方法で得られる半導体装置
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
CN101047123A (zh) 半导体元件、半导体装置及它们的制造方法
JP2004158779A (ja) 半導体薄膜の製造方法及び半導体装置の製造方法、並びに薄膜トランジスタの製造方法
KR20080112879A (ko) 단결정 실리콘 로드 제조방법
KR100615202B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100202