JP4045642B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP4045642B2 JP4045642B2 JP10566898A JP10566898A JP4045642B2 JP 4045642 B2 JP4045642 B2 JP 4045642B2 JP 10566898 A JP10566898 A JP 10566898A JP 10566898 A JP10566898 A JP 10566898A JP 4045642 B2 JP4045642 B2 JP 4045642B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- dopant
- implantation
- hydrogen
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
この発明は、半導体基板にドーパント(添加不純物)を注入してpn接合を形成して半導体デバイス(半導体装置)を製造する方法に関し、より具体的には、pn接合の接合深さを浅くする、即ち浅いpn接合を実現する方法に関する。
【0002】
【従来の技術】
図7に、半導体デバイス、具体的にはFET(電界効果トランジスタ)、より具体的にはMOSFET(MOS形電界効果トランジスタ)の製造工程の一例を簡略化して示す。
【0003】
まず半導体基板(例えばシリコン基板)2を用意し、その表面に酸化膜(例えばSiO2 膜)4を形成する(図7A)。また、トランジスタ形成領域を分離する(即ち素子分離用の)酸化膜3も形成する。
【0004】
次に、酸化膜4の表面にゲート電極(例えばポリシリコン膜)6を形成する(図7B)。
【0005】
次にゲート電極6およびその下の酸化膜4を所望のパターンでエッチングしてパターン形成する(図7C)。このパターン形成には、通常はレジストを用いるが、ここではその塗布および除去工程を省略して示している。
【0006】
次に、ゲート電極6をパターンマスクとして用いて、半導体基板2に、より具体的にはそのゲート電極6の両側に、ドーパントのイオン(ドーパントイオン)12を注入する(図7D)。これが注入工程である。ドーパントは、例えば、ホウ素(B)、リン(P)、ヒ素(As )等である。
【0007】
その結果、半導体基板2の表層部であってゲート電極6および酸化膜4の両側に、二つの不純物注入層14が形成される(図7E)。この不純物注入層14は、例えば、ドーパントイオン12としてホウ素を注入した場合はp形になり、リンまたはヒ素を注入した場合はn形になる。半導体基板2が例えばn形の場合、p形の不純物注入層14を形成することによってpn接合が形成され、一方の不純物注入層14がソース、他方の不純物注入層14がドレインとなり、pチャネル形MOSFETが形成される。半導体基板2が例えばp形の場合、n形の不純物注入層14を形成することによってpn接合が形成され、nチャネル形MOSFETが形成される。
【0008】
しかし、ドーパントイオン12を注入した半導体基板2は、そのままでは、▲1▼欠陥の存在、▲2▼注入ドーパントの多くが置換位置になくキャリヤになっていない(即ち活性化されていない)、等の理由で非常に高い表面比抵抗特性を示すので、注入後、半導体基板2に対して加熱処理(アニール)を行う(図7F)。これがアニール工程である。これによって、▲1▼上記欠陥の低減による結晶性の回復と、▲2▼注入ドーパントの活性化とが行われる。
【0009】
以上によって、例えば図8に拡大して示すような構造の半導体デバイス、この例ではMOSFETが作られる。ゲート電極6の下の、ソースとなる不純物注入層14とドレインとなる不純物注入層14との間の領域18はチャネルと呼ばれる。各不純物注入層14とその下の半導体基板2との境界部16は接合部と呼ばれる。
【0010】
【発明が解決しようとする課題】
上記のような半導体デバイスのサイズ(面方向の寸法)を小さくすることによって、IC(集積回路)等の高集積化、高機能化、高速動作化等が容易になる。また、半導体デバイス1単位当たりの低価格化を図ることができる。
【0011】
半導体デバイスの面方向のサイズを小さくするためには、その深さ方向も浅くする必要があり、pn接合の接合深さも浅くする必要がある。その理由を図8を参照して説明すると、この半導体デバイスの面方向のサイズを小さくすると、必然的にチャネル18の長さ(チャネル長)Lも小さくなる。このチャネル長Lを小さくして、pn接合の接合深さD(半導体基板2の表面から各不純物注入層14と半導体基板2との接合部16までの深さ)を大きくしたままだと、ゲート電極6に印加した電圧による電界がチャネル18に十分に印加されなくなり、トランジスタとして十分に機能しなくなる。それを防止するために、上述したように、面方向のサイズを小さくするためには接合深さDを浅くする必要がある。例えば、接合深さDはチャネル長Lの約1/3以下にする必要がある。近年は、例えば、0.3μm以下の、更には0.1μm以下の浅い接合を作る必要が出てきている。
【0012】
半導体デバイスのpn接合の接合深さを浅くするために、従来から、▲1▼ドーパントイオンの半導体基板への注入飛程を小さくするために、ドーパントイオンの加速エネルギーを小さくして注入する低エネルギーイオン注入技術、および▲2▼注入されたドーパントの活性化アニール時にドーパントが深さ方向に拡散するのを防止するために、高速で昇温し、かつ短時間でアニールを終了する高速昇温短時間アニール技術が提案されている。
【0013】
シリコン基板に対する典型的なドーパントは、前述したように、ホウ素、リン、ヒ素等であるが、その内でも特にホウ素は、原子質量が軽いので注入飛程が深くなりやすく、しかも原子サイズが小さいのでアニール時の異常拡散によって接合深さが深くなりやすいという課題がある。
【0014】
上記▲1▼の低エネルギーイオン注入技術の課題を説明すると、浅い接合を作るために注入イオンの加速エネルギーを小さくすると、(イ)空間電荷効果によってイオンビームが広がりやすくなり、ビーム輸送効率が低下して半導体基板に到達するビーム量が減少する、(ロ)イオン源から引き出せるイオンビーム電流(ビーム量)が減少する、等の理由によってスループットが低下する。上記(ロ)の理由は、イオン源から引き出せるイオンビーム電流Iは、周知のように、引出し電圧Ve の3/2乗に比例し(即ちI∝Ve3/2)、注入イオンのエネルギーを小さくするためにはこの引出し電圧Ve を小さくする必要があるからである。例えば、0.3μm以下の浅い接合を作ろうとすると、ホウ素原子イオン注入の場合、当該イオンのエネルギーを10keV程度以下に下げる必要があり、0.1μm以下の接合の場合は数keV程度以下に下げる必要があり、その程度にエネルギーを下げると、ビーム電流が非常に減少してしまう。
【0015】
上記のようなビーム量低下を防止するために、ホウ素原子イオンではなくBF2 分子イオンを注入する技術も試みられている。このようにすると、ホウ素原子1個が持つ運動エネルギーはホウ素質量数/全質量数(即ち11/49)に下がり、ホウ素の実効的なエネルギーが下がるので、イオンビームの加速エネルギーをあまり下げずにホウ素の注入深さを浅くすることができる。しかしこの技術では、フッ素も同時に注入され、このフッ素がホウ素と同時に図8の例で言えばゲート電極6中にも注入され、このフッ素注入の影響で、ゲート電極6中のホウ素が酸化膜4を通してチャネル18に拡散してしまうという課題がある。そのようになると、チャネル18のホウ素密度が高くなり過ぎて、当該MOSFETのしきい値電圧を変化させ、トランジスタ特性を損なう。
【0016】
一方、上記▲2▼の高速昇温短時間アニール技術の課題を説明すると、あまり昇温速度を上げると半導体基板が熱応力によって破損する恐れがあるので、昇温速度を上げるには自ずから限度がある。例えば、現状では400℃/秒程度が限度である。また、400℃/秒程度の昇温速度を実現する場合には、多数の加熱ランプ(これは加熱炉よりも高速昇温が可能である)を一様に配置しなければならず、加熱装置が大型になる。半導体基板のサイズが大きくなると加熱装置は一層大型になる。しかも、半導体基板以外の周りへ与える熱的影響も非常に大きくなる。その結果、アニール用の加熱装置が非常に大型化かつ複雑化するので、実用的でなくなる。
【0017】
そこでこの発明は、上記のような低エネルギーイオン注入技術および高速昇温短時間アニール技術を用いなくても、浅いpn接合を容易に作ることができる半導体デバイスの製造方法を提供することを主たる目的とする。
【0018】
【課題を解決するための手段】
この発明に係る製造方法の一つは、ドーパントの注入工程において、半導体基板にドーパントのイオンおよび水素イオンを注入し、かつアニール工程後の半導体基板の冷却速度を2℃/分〜500℃/分の範囲内にすることを特徴としている(請求項1)。
【0019】
この方法によれば、アニール後の半導体基板の不純物注入層におけるドーパントの密度分布よりも、ドーパントが活性化されたキャリヤの密度分布の方が浅くなり、それによって接合深さが浅くなることが確かめられた。これは、ドーパントのイオンおよび水素イオンを半導体基板に注入し、その後アニールすることによって、水素誘起欠陥が主としてドーパントの拡散フロント付近に生成され、これによってドーパントの拡散フロント付近においてドーパントの活性化が抑制され、キャリヤ密度が低下するからであると考えられる。
【0020】
なお、半導体基板の結晶回復が十分行われる条件(温度および時間)でアニールを行えば、活性化されなかったドーパントは、結晶の格子点にない原子として結晶内に残留するだけであるので、接合深さの不安定要因とはならないのは、通常のイオン注入の場合と同様である。また、不純物注入層における接合部付近以外の領域におけるドーパントは、アニールによって水素が抜け出してほぼ100%活性化されるので、不純物注入層の抵抗値が高くなる等の問題は起こらない。
【0021】
上記方法によれば、前述したような低エネルギーイオン注入技術および高速昇温短時間アニール技術を用いなくても、浅いpn接合を容易に作ることができる。例えば、接合深さが0.3μm程度以下の浅い接合を作ることも可能になる。
【0022】
その結果、低エネルギーイオン注入技術の場合と違って、半導体基板に注入するイオンビーム量の低下を容易に防ぐことができるので、半導体デバイス製造のスループット低下を防止することができる。またBF2 分子イオン注入技術の場合と違って、トランジスタのしきい値電圧を変化させてトランジスタ特性を損なうという問題を惹き起こす恐れもない。
【0023】
更に、高速昇温短時間アニール技術の場合と違って、半導体基板が熱応力によって破損するという問題を惹き起こす恐れがない。また、アニール用の加熱装置が大型化かつ複雑化することを防止することができる。
【0024】
水素の注入は、半導体基板にドーパントの水素化物分子イオンを注入する方法で行っても良いし(請求項2)、当該水素化物分子イオンおよび水素イオンを同時に注入する方法で行っても良い(請求項3)。
【0025】
上記各方法において、他の条件を同じにした場合、水素の注入量を多くするほど、接合深さが浅くなることが確かめられた。従って、請求項4記載の発明のように、水素の注入量を制御することによって、ドーパント等のイオンの加速エネルギーを変えなくても、接合深さを制御することができる。
【0026】
ドーパントの水素化物分子イオンを質量分離した後に半導体基板に注入しても良い(請求項5)。
【0030】
【発明の実施の形態】
以下に示す実施例は、前述した注入工程およびアニール工程に相当するものである。
【0031】
図5に示すような非質量分離型のイオン注入装置を用いて、かつ半導体基板2の一例としてシリコン基板を用いて、それにイオンビーム22を照射してイオン注入を行った。この図5のイオン注入装置は、イオン源20から引き出したイオンビーム22を、後述する図6の装置の場合とは違って、質量分離マグネットによって質量分離を行わずにそのまま半導体基板2に照射する装置である。24は半導体基板2を保持するホルダである。
【0032】
イオン源20は、この例では、導入されたイオン源ガス21を高周波放電によって電離させて高周波プラズマを生成する高周波イオン源であり、この高周波プラズマから、引出し電極系(図示省略)によってイオンビーム22が所定のエネルギーに加速されて引き出される。イオン源ガス21には、この例では水素希釈のジボラン(B2H6 )を用いた。ジボラン濃度と高周波(13.56MHz)の投入電力の組み合わせは表1のとおりとした。
【0033】
【表1】
【0034】
上記イオン源20から、イオンビーム22として、ジボランイオンと水素イオンとの混合イオンビームを引き出して、それを混合イオンビームのままシリコン基板2に注入した。その場合、イオンビームの加速エネルギー(注入エネルギー)を5keV、10keVおよび25keVに変えてみた。また、イオン源ガス21中のジボラン濃度と高周波投入電力を表1のように変えることによって、イオンビーム22中に含まれるジボラン系イオン(B2Hn 、n=0〜6)の合計の成分比を、98%、82%および43%と変化させた。換言すれば、イオンビーム22中に含まれる水素イオンの成分比を2%、18%および57%と変化させた。またシリコン基板へのホウ素原子の単位面積当たりの注入量は2.6×1015cm-2とした。これらの注入条件を表2にまとめて示す。
【0035】
【表2】
【0036】
上記注入条件2、5、8、即ち注入エネルギー10keV、水素イオン成分比2%、18%、57%でシリコン基板にイオン注入した後、1000℃30分間のアニールを行った後のシリコン基板の深さ方向のホウ素(B)原子とホウ素(B)キャリヤの密度分布の測定結果を図1に示す。ここで、キャリヤ密度分布は、ファンデルパウ(van der Pauw)法によって、抵抗とホール係数を深さ方向に求めて測定した。原子密度分布は、二次イオン質量分析法(SIMS)によって求めた。以下の実施例においても同様である。
【0037】
図1から、水素イオン成分比がいずれの場合も、ドーパント(B原子)の密度分布よりも、ドーパントが活性化されたキャリヤ(Bキャリヤ)の密度分布の方が浅くなっていて、接合深さが浅くなっていることが分かる。シリコン基板の表面近くではホウ素原子密度とホウ素キャリヤ密度とは大差ない。通常、キャリヤ密度が1017〜1018cm-3辺りを、不純物注入層とシリコン基板との接合部と考えることができる。以下の実施例においても同様である。
【0038】
しかも、水素イオン成分比が増えるほど、即ち水素イオンの注入量を多くするほど、接合深さが浅くなっていることが分かる。従って、水素イオンの注入量を制御することによって、ドーパントイオンの加速エネルギーを変えなくても、接合深さをある程度自在に制御することができる。
【0039】
次に、図5に示したのと同様の装置を用いて、表2の注入条件1、即ち注入エネルギー5keV、水素イオン成分比2%でシリコン基板にイオン注入した後、1000℃30分間のアニール後、当該シリコン基板の冷却速度を59℃/分、32℃/分および1.6℃/分と変えた場合のシリコン基板の深さ方向のホウ素キャリヤの密度分布の測定結果を図2に示す。この図2には、比較のために、質量分離型のイオン注入装置でホウ素(B)イオンのみを質量分離してシリコン基板に注入してアニール後、32℃/分の冷却速度で冷却した場合のキャリヤ密度分布をも示す(+印)。
【0040】
図2から、アニール後の冷却速度を速くするほど、キャリヤ密度分布が浅くなって接合深さが浅くなることが分かる。従って、アニール後の冷却速度を制御することによって、ドーパントイオンの加速エネルギーを変えなくても、また注入水素量を変えなくても、接合深さをある程度自在に制御することができる。最もゆっくり冷却した1.6℃/分の場合でも、ホウ素イオンのみを注入して32℃/分で冷却した場合よりも接合深さは浅くなっており、水素イオン注入を併用した効果が表れている。
【0041】
不純物注入層に水素が存在すると、なぜホウ素の活性化が抑制されるかを図3を参照して説明する。図3は、図2の場合と同じ条件で注入およびアニール後、59℃/分と1.6℃/分の冷却速度で冷却したシリコン基板のラマンスペクトルである。速く冷却した場合は、ラマンスペクトルの強度が小さくなっている。これは、シリコン基板内に点欠陥が多く存在することを示している。
【0042】
シリコン基板を高温に加熱してアニールした時にシリコン基板中に水素が存在すると、水素とシリコンが結合した点欠陥が生成すると考えられる。その後、ゆっくり冷却した場合には、水素の拡散消滅と、その後の欠陥位置へのホウ素の置き換えによる活性化(即ちキャリヤ化)とが同時に進む。従って、ホウ素キャリヤの密度分布はホウ素原子の密度分布に近くなる。
【0043】
これに対して、速く冷却すると、水素の拡散消滅が進んでも、その後の欠陥位置にホウ素が置き換えられて活性化する前にアニールが終了するので、欠陥が残存する可能性が高くなる。しかも、アニール時にホウ素の拡散フロント(拡散の最前線)が広がってゆくときに拡散フロント付近に内部電界が発生し、この電界によって水素イオンが拡散フロント付近に集積して水素密度の高い領域を作り、この領域では特に、水素誘起欠陥密度が高くなってホウ素のキャリヤ化が抑制されるものと考えられる。これが原因で、キャリヤ密度分布が浅くなるものと考えられる。
【0044】
従って、アニール後のシリコン基板の冷却速度を、不純物注入層から水素が拡散消滅する位に遅く、しかしホウ素の拡散フロント付近のみには水素が集積する位に速くすることにより、換言すれば水素が主として不純物注入層におけるドーパントの拡散フロント付近のみに集積して水素誘起欠陥を作る程度の冷却速度にすることにより、主としてホウ素の拡散フロント付近のみにおいてホウ素の活性化が抑制され、キャリヤ密度が低下するので、接合深さを浅くすることに一層効果があると言える。
【0045】
アニール後の冷却速度は、具体的には、図2から分かるように、少なくとも2℃/分程度以上で接合深さを浅くする効果があり、30℃/分程度以上にすればより顕著な効果が生じる。冷却速度の上限は、不純物注入層内全体に水素が残存して水素誘起欠陥が残るのを避けるために、500℃/分以下にするのが好ましく、100℃/分以下がより好ましい。即ち、アニール後の冷却速度は、接合深さを効果的に浅くするためには、2℃/分〜500℃/分の範囲内にするのが好ましく、30℃/分〜100℃/分の範囲内にするのがより好ましい。
【0046】
なお、水素イオン成分比が2%の場合、水素は主にB2Hn (n=1〜6)の形でホウ素との分子イオンの形でシリコン基板に注入されているので、SIMS測定で求めた図4に示す例のように、注入直後(即ちアニール前)は、水素は表面付近にも多く存在する。この場合の注入イオンのイオン種の詳細な成分比は、B2Hn が78%あり、その内でB2H5 がほぼ40%で、B2H5 >B2H2
>B2H4 >その他の順になっていた。この図4は、注入エネルギーが10keVのものであるが、他の注入エネルギーの場合もこれとほぼ同様の傾向を示す。このように注入直後に水素が表面付近に多く存在しても、アニール後にシリコン基板を適度な冷却速度で冷却すると、水素は、上述したようにホウ素の拡散フロント付近に集積してホウ素の活性化を抑制し、接合深さを浅くすることに寄与するものと考えられる。
【0047】
ところで、上記水素イオンは、ドーパントイオンと共に同時に注入しても良いし、ドーパントイオンとは別に、例えば相前後して、注入しても良い。要は、ドーパントおよび水素が不純物注入層に存在(注入)すれば良いからである。
【0048】
また、ドーパントの水素化物分子イオンの形で注入しても良い。例えば、ドーパントがホウ素であれば、B2Hn (n=1〜6)イオン、リンであればPHn (n=1〜3)イオン、ヒ素であればAsHn (n=1〜3)イオンの形で注入しても良い。そのようにすれば、ドーパントと水素とを同時に注入することができるので、注入が容易になる。また、水素の注入量が、水素化物分子イオンの組成(より具体的にはその結合水素原子個数n)によって原理的に決まるので、注入水素量制御がより正確になると共に再現性も良くなる。
【0049】
また、前記水素化物分子イオンおよび水素イオンを同時に注入しても良い。図5に示したイオン注入装置は、非質量分離型であるので、ドーパントの水素化物分子イオン(例えば前述したB2Hn イオン)および水素イオンを同時に注入することになる。このようにすると、水素の注入量を簡単に広範囲に制御することが可能になる。また、質量分離マグネットを用いる必要がないので、大面積のイオン注入が容易になると共に、イオン注入装置の簡素化および低コスト化を図ることが可能になる。
【0050】
ホウ素以外のドーパントを注入する場合は、イオン源ガス21として、前述したジボランまたは水素希釈のジボラン以外のガスを用いれば良い。例えば、リンを注入する場合は、ホスフィン(PH3 )または水素希釈のホスフィンを用い、ヒ素を注入する場合は、アルシン(PH3 )または水素希釈のアルシンを用いれば良い。
【0051】
また、図6に示すような質量分離型のイオン注入装置を用いて半導体基板2にイオンビーム22を照射してイオン注入を行っても良い。この図6のイオン注入装置は、例えば上述したようなイオン源20からリボン状の(幅広の)イオンビーム22を引き出してそれを質量分離マグネット26および分析スリット28を通して質量分離して一定の質量を有するイオン種のみを選別した後に半導体基板2に照射するよう構成されている。ホルダ24および半導体基板2は、駆動機構30によって、イオンビーム22の幅方向に直交する方向Yに往復直線駆動される。これによって、半導体基板2の全面に均一にイオンビーム22が照射されるようになる。
【0052】
イオン源20に供給されるイオン源ガス21は、例えば、図5の例の場合と同様であるが、このイオン注入装置の場合は、前述したように、質量分離マグネット26によって、ドーパントの水素化物分子イオンの内の一定の質量を有する水素化物分子イオンのみを分離(選別)して半導体基板2に注入することができる。例えば、B2Hn イオン(nは1、2、3、4、5または6)、PHn イオン(nは1、2または3)、またはAsHn (nは1、2または3)の内の一定のn(結合水素原子個数)を有する水素化物分子イオンのみを分離して注入することができる。
【0053】
このように質量分離を行って、ドーパントの水素化物分子イオンの内の一定の質量のイオンのみを半導体基板2に注入すると、ドーパント注入量と水素注入量とを一定に再現性良く制御することができるため、注入後のアニール温度およびアニール後の冷却速度を管理することにより、浅い接合を、より設計通りに、かつより再現性良く形成することができる。
【0054】
また、質量分離マグネット26によって選別するイオン種を変える、より具体的には結合水素原子個数nの異なるイオン種を選別することによって、ドーパントと共に注入される水素の量を正確に制御することができるので、これによって接合深さを制御することも可能である。具体的には、結合水素原子個数nの大きいイオン種を選択するほど、注入水素量が多くなるので、前述した図1およびその説明からも分かるように、接合深さを浅くすることが可能になる。
【0055】
【発明の効果】
この発明は、上記のとおり構成されているので、次のような効果を奏する。
【0056】
請求項1〜3記載の発明によれば、ドーパントおよび水素の注入によって、アニール後の半導体基板の不純物注入層におけるドーパントの密度分布よりも、ドーパントが活性化されたキャリヤの密度分布の方が浅くなり、それによって接合深さが浅くなる。従って、前述したような低エネルギーイオン注入技術および高速昇温短時間アニール技術を用いなくても、浅いpn接合を容易に作ることができる。
特に、アニール工程後の半導体基板の冷却速度を2℃/分〜500℃/分の範囲内にすることによって、水素が主として不純物注入層におけるドーパントの拡散フロント付近に集積して主として当該拡散フロント付近に水素誘起欠陥を作るようになり、それによって主としてドーパントの拡散フロント付近のみにおいてドーパントの活性化が抑制され、キャリヤ密度が低下するので、接合深さを浅くすることに一層効果がある。しかも、接合部以外の領域における水素誘起欠陥生成を抑制してキャリヤ密度低下、抵抗値上昇を一層効果的に抑制することができる。
【0057】
その結果、低エネルギーイオン注入技術の場合と違って、半導体基板に注入するイオンビーム量の低下を容易に防ぐことができるので半導体デバイス製造のスループット低下を防止することができる。また、BF2 分子イオン注入技術の場合と違って、トランジスタのしきい値電圧を変化させてトランジスタ特性を損なうという問題を惹き起こす恐れもない。
【0058】
更に、高速昇温短時間アニール技術の場合と違って、半導体基板が熱応力によって破損するという問題を惹き起こす恐れがない。また、アニール用の加熱装置が大型化かつ複雑化することを防止することができる。
【0059】
請求項2記載の発明によれば、ドーパントの水素化物分子イオンを注入することによって、ドーパントと水素とを同時に注入することができるので、注入が容易になる。また、水素の注入量が、水素化物分子イオンの組成(より具体的にはその結合水素原子個数)によって理論的に決まるので、注入水素量制御がより正確になると共に再現性も良くなる。このような更なる効果を奏する。
【0060】
請求項3記載の発明によれば、ドーパントの水素化物分子イオンおよび水素イオンを同時に注入するので、水素の注入量を簡単に広範囲に制御することが可能になる。また、質量分離マグネットを用いる必要がないので、大面積のイオン注入が容易になると共に、イオン注入装置の簡素化および低コスト化を図ることが可能になる。このような更なる効果を奏する。
【0061】
請求項4記載の発明によれば、水素の注入量を制御することによって、ドーパント等のイオンの加速エネルギーを変えなくても、接合深さを制御することができる、という更なる効果を奏する。
【0062】
請求項5記載の発明によれば、質量分離を行ってドーパントの水素化物分子イオンの内の一定の質量のイオンのみを半導体基板に注入するので、ドーパント注入量と水素注入量とを一定に再現性良く制御することができ、その結果、浅い接合を、より設計通りに、かつより再現性良く形成することが可能になる。また、水素化物分子イオンの内で、結合水素原子個数の異なるイオン種を選別する(質量分離する)ことによって、ドーパントと共に注入される水素の量を正確に制御することができるので、これによって接合深さを制御することも可能になる。このような更なる効果を奏する。
【図面の簡単な説明】
【図1】水素イオン成分比を変えて注入水素量を変えた場合のアニール後のホウ素原子の密度分布およびホウ素キャリヤの密度分布の一例を示す図である。
【図2】アニール後の冷却速度を変えた場合のホウ素キャリヤの密度分布の一例を示す図である。
【図3】アニール後の冷却速度を変えた場合のシリコン基板のラマンスペクトルの一例を示す図である。
【図4】注入直後のホウ素原子および水素原子の密度分布の一例を示す図である。
【図5】非質量分離型のイオン注入装置の一例を示す概略図である。
【図6】質量分離型のイオン注入装置の一例を示す概略図である。
【図7】半導体デバイスの製造工程の一例を簡略化して示す図である。
【図8】半導体デバイスの一例を拡大して示す概略断面図である。
【符号の説明】
2 半導体基板
4 酸化膜
6 ゲート電極
12 ドーパントイオン
14 不純物注入層
20 イオン源
22 イオンビーム
26 質量分離マグネット
Claims (5)
- 半導体基板にドーパントを注入して不純物注入層を形成してpn接合を形成する注入工程と、注入後の前記半導体基板を加熱処理するアニール工程とを備える半導体デバイスの製造方法において、
前記注入工程において前記半導体基板に、前記ドーパントのイオンおよび水素イオンを注入し、かつ前記アニール工程後の半導体基板の冷却速度を2℃/分〜500℃/分の範囲内にすることを特徴とする半導体デバイスの製造方法。 - 半導体基板にドーパントを注入して不純物注入層を形成してpn接合を形成する注入工程と、注入後の前記半導体基板を加熱処理するアニール工程とを備える半導体デバイスの製造方法において、
前記注入工程において前記半導体基板に、前記ドーパントの水素化物分子イオンを注入し、かつ前記アニール工程後の半導体基板の冷却速度を2℃/分〜500℃/分の範囲内にすることを特徴とする半導体デバイスの製造方法。 - 半導体基板にドーパントを注入して不純物注入層を形成してpn接合を形成する注入工程と、注入後の前記半導体基板を加熱処理するアニール工程とを備える半導体デバイスの製造方法において、
前記注入工程において前記半導体基板に、前記ドーパントの水素化物分子イオンおよび水素イオンを同時に注入し、かつ前記アニール工程後の半導体基板の冷却速度を2℃/分〜500℃/分の範囲内にすることを特徴とする半導体デバイスの製造方法。 - 前記半導体基板に注入する水素の量を制御することによって、前記pn接合の接合深さを制御する請求項1、2または3記載の半導体デバイスの製造方法。
- イオン源から引き出したイオンビームの中から、質量分離手段によって、前記ドーパントの水素化物分子イオンであって一定の質量を有するもののみを分離した後に前記半導体基板に注入する請求項2記載の半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10566898A JP4045642B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10566898A JP4045642B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11288897A JPH11288897A (ja) | 1999-10-19 |
JP4045642B2 true JP4045642B2 (ja) | 2008-02-13 |
Family
ID=14413830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10566898A Expired - Fee Related JP4045642B2 (ja) | 1998-03-31 | 1998-03-31 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4045642B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100545990B1 (ko) * | 2000-06-02 | 2006-01-25 | 주식회사 실트론 | 실리콘웨이퍼 내의 금속 불순물 제거 방법 |
CN110189990A (zh) * | 2018-02-23 | 2019-08-30 | 国立大学法人东京农工大学 | 制造半导体元件的方法和离子注入装置 |
-
1998
- 1998-03-31 JP JP10566898A patent/JP4045642B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11288897A (ja) | 1999-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100207938B1 (ko) | 어니일링된 반도체 디바이스 및 어니일링 방법 | |
JP3992211B2 (ja) | Cmosfetの製造方法 | |
JPH08203842A (ja) | 半導体装置の製造方法 | |
EP0097533B1 (en) | A method of manufacturing a mis type semiconductor device | |
US7294561B2 (en) | Internal gettering in SIMOX SOI silicon substrates | |
US20080242066A1 (en) | Method Of Manufacturing Semiconductor | |
US7105427B1 (en) | Method for shallow dopant distribution | |
CN111902911B (zh) | 半导体外延晶片的制造方法以及半导体器件的制造方法 | |
US20100015788A1 (en) | Method for manufacturing semiconductor device | |
JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
CN113454756B (zh) | 半导体外延晶片及其制造方法 | |
JP2700320B2 (ja) | 半導体装置の製造方法 | |
JP7416270B2 (ja) | エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法 | |
US7138688B2 (en) | Doping method and semiconductor device fabricated using the method | |
JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
KR100671594B1 (ko) | 반도체 소자의 얕은 접합 트랜지스터 제조 방법 | |
KR19990059071A (ko) | 반도체 소자의 제조 방법 | |
KR100334965B1 (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
JP2003188110A (ja) | ドーピング方法およびイオン注入装置 | |
JPH0595000A (ja) | 半導体装置の製造方法 | |
JP2744022B2 (ja) | 半導体装置の製造方法 | |
JPH06151348A (ja) | 半導体装置の製造方法 | |
WO2001080295A1 (en) | Methods for forming ultrashallow junctions in semiconductor wafers using nitrogen implantation | |
JP2004193550A (ja) | ナノサイズの極浅接合面の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |