JP2020035922A - 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 - Google Patents

Abstract

【課題】エピタキシャル層における水素によるパッシベーション効果をより高めた半導体エピタキシャルウェーハを製造することが可能な、半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】本発明の半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素及び水素を含むクラスターイオン１２を照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層１４を形成する第１工程と、前記半導体ウェーハの改質層１４上にエピタキシャル層１８を形成して、半導体エピタキシャルウェーハ１００を得る第２工程と、を有する。さらに、前記第２工程の後に、前記半導体エピタキシャルウェーハ１００を、水素を含む雰囲気下で５００℃以上８００℃以下の一定温度に保持する熱処理を行って、前記改質層１４における水素濃度を増加させる。【選択図】図１

Description

本発明は、半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法に関する。

シリコンウェーハを代表例とする半導体ウェーハ上にエピタキシャル層が形成された半導体エピタキシャルウェーハは、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)、ＤＲＡＭ(Dynamic Random Access Memory)、パワートランジスタおよび裏面照射型固体撮像素子など、種々の半導体デバイスを作製するためのデバイス基板として用いられている。

例えば裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができる。そのため、裏面照射型固体撮像素子は近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。

半導体デバイスの微細化や高性能化がますます進む近年では、デバイス特性を高品質化するために、デバイス基板として用いられる半導体エピタキシャルウェーハの高品質化が希求されている。

そこで、本願出願人は特許文献１において、半導体ウェーハの表面に、例えばＣ₃Ｈ₅イオンなどの、構成元素として炭素及び水素を含むクラスターイオンを照射する第１工程と、前記第１工程の後、前記半導体ウェーハの表面上にエピタキシャル層を形成する第２工程と、を有し、前記第１工程において、前記クラスターイオンのビーム電流値を５０μｍ以上とする半導体エピタキシャルウェーハの製造方法を提案した。この特許文献１に記載の技術の概要は以下のとおりである。

まず、半導体ウェーハにモノマーイオン（単原子イオン）の形態で水素イオンを注入して、半導体ウェーハの表層部に水素イオン注入領域を形成し、その後該表層部上にエピタキシャル層を形成した半導体エピタキシャルウェーハにおいては、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）で表層部における深さ方向の水素濃度プロファイルを測定しても、水素濃度は検出下限以下であり、水素の濃度ピークは観察されない。これは、水素は軽元素であるため、エピタキシャル層形成時の加熱により水素が外方拡散し、半導体ウェーハ中に水素がほとんど残留しないためである。

特許文献１では、Ｃ₃Ｈ₅イオンのようにクラスターイオンの形態で水素を注入するとともに、ビーム電流値を５０μｍ以上とすることによって、エピタキシャル層形成後であっても、半導体ウェーハの表層部に水素を高濃度に残留させることができ、当該表層部における深さ方向の水素濃度プロファイルにおいてピークが存在する半導体エピタキシャルウェーハを製造することができた。半導体ウェーハの表層部（すなわちエピタキシャル層の直下）に残留した水素は、エピタキシャル層に半導体デバイスを形成するデバイス形成プロセス時の熱処理によってエピタキシャル層に拡散し、エピタキシャル層内の欠陥をパッシベーションする。このため、特許文献１の半導体エピタキシャルウェーハをデバイス形成プロセスに供すれば、エピタキシャル層の結晶性が高まり、デバイス特性の向上が期待できる。

国際公開第２０１６／０３１３２８号公報

半導体エピタキシャルウェーハにおいて基板となる半導体ウェーハの表層部に残留した水素は、デバイス形成プロセス時に、エピタキシャル層内の界面準位欠陥を不活性化して、リーク電流の低減などデバイス特性の向上に寄与する。しかしながら、本発明者がさらに検討したところ、特許文献１では以下の点に改善の余地があることが判明した。すなわち、特許文献１に記載の半導体エピタキシャルウェーハの製造方法では、クラスターイオン照射条件の制御によって、エピタキシャル成長後の半導体ウェーハの表層部に水素を残留させているに過ぎず、この表層部の水素濃度をより高める方法について何ら検討されていない。半導体エピタキシャルウェーハにおいて基板となる半導体ウェーハの表層部に、より高濃度の水素を捕獲・残留させることができれば、エピタキシャル層における水素によるパッシベーション効果を高めることができ、その結果、デバイス特性をより向上させることができるものと期待される。

そこで本発明は、上記課題に鑑み、エピタキシャル層における水素によるパッシベーション効果をより高めた半導体エピタキシャルウェーハを製造することが可能な、半導体エピタキシャルウェーハの製造方法、及び当該半導体エピタキシャルウェーハの製造方法を用いた半導体デバイスの製造方法を提供することを目的とする。

上記課題を解決すべく、本発明者は鋭意研究を進め、以下の知見を得た。すなわち、半導体ウェーハに炭素及び水素を含むクラスターイオンを注入した後エピタキシャル層を形成した半導体エピタキシャルウェーハに対して、水素を含む雰囲気下で、５００℃以上８００℃以下という特定範囲の定温熱処理を行うことで、半導体ウェーハの表層部に、より高濃度の水素を捕獲・残留させることができることがわかった。

上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）半導体ウェーハの表面に、構成元素として炭素及び水素を含むクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成して、半導体エピタキシャルウェーハを得る第２工程と、
を有し、
前記第２工程の後に、前記半導体エピタキシャルウェーハを、水素を含む雰囲気下で５００℃以上８００℃以下の一定温度に保持する熱処理を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。

（２）前記第１工程は、前記第２工程後の前記表層部をＳＩＭＳ分析して得られる水素濃度プロファイルにおいてピーク濃度が１．０×１０¹⁷ａｔｏｍｓ／ｃｍ³以上のピークが観察される条件下で行う、上記（１）に記載の半導体エピタキシャルウェーハの製造方法。

（３）前記熱処理は、前記半導体エピタキシャルウェーハをエピタキシャル成長装置から取り出した後、前記半導体エピタキシャルウェーハを別個の熱処理炉内に投入して行う、上記（１）又は（２）に記載の半導体エピタキシャルウェーハの製造方法。

（４）前記熱処理炉内の雰囲気中の水素濃度は２体積％以上４体積％以下であり、前記一定温度での保持時間が１０分以上１２０分以下である、上記（３）に記載の半導体エピタキシャルウェーハの製造方法。

（５）前記熱処理は、前記第２工程を行うエピタキシャル成長装置内で、エピタキシャル成長温度から取り出し温度までの降温の過程で行う、上記（１）又は（２）に記載の半導体エピタキシャルウェーハの製造方法。

（６）前記一定温度での保持時間が１０秒以上３００秒以下である、上記（５）に記載の半導体エピタキシャルウェーハの製造方法。

（７）前記熱処理後の前記表層部をＳＩＭＳ分析して得られる水素濃度プロファイルの積分値であるピーク面積が、前記熱処理前かつ前記第２工程後の前記ピーク面積の１．２倍以上である、上記（１）〜（６）のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

（８）前記第１工程において、前記クラスターイオンのビーム電流値を５０μＡ以上５０００μＡ以下とする、上記（１）〜（７）のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

（９）前記半導体ウェーハがシリコンウェーハである、上記（１）〜（８）のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。

（１０）上記（１）〜（９）のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。

本発明の半導体エピタキシャルウェーハの製造方法によれば、エピタキシャル層における水素によるパッシベーション効果をより高めた半導体エピタキシャルウェーハを製造することができる。本発明の半導体デバイスの製造方法によれば、デバイス形成プロセスにおいて、エピタキシャル層における水素によるパッシベーション効果が十分に発揮される。

本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する摸式断面図である。 （Ａ）は、実験例１におけるエピタキシャルシリコンウェーハの水素濃度プロファイルを示すグラフであり、（Ｂ）はその拡大グラフである。 （Ａ）は、実験例２におけるエピタキシャルシリコンウェーハの水素濃度プロファイルを示すグラフであり、（Ｂ）はその拡大グラフである。

以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して改質層１４、およびエピタキシャル層１８の厚さを誇張して示す。

（半導体エピタキシャルウェーハの製造方法）
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法は、図１に示すように、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素及び水素を含むクラスターイオン１２を照射して、該半導体ウェーハ１０の表層部に、前記クラスターイオンの構成元素が固溶した改質層１４を形成する第１工程（図１ステップＡ，Ｂ）と、前記半導体ウェーハ１０の改質層１４上にエピタキシャル層１８を形成して、半導体エピタキシャルウェーハ１００を得る第２工程（図１ステップＣ）と、前記第２工程の後に、前記半導体エピタキシャルウェーハ１００を、水素を含む雰囲気下で５００℃以上８００℃以下の一定温度に保持する熱処理を行う工程（図１ステップＤ）と、を有する。エピタキシャル層１８は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。

［第１工程］
半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０として、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ１０に炭素および／または窒素を添加してもよい。さらに、半導体ウェーハ１０に任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型の基板としてもよい。

また、半導体ウェーハ１０としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャルウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１〜２０μｍの範囲内とすることが好ましく、０．２〜１０μｍの範囲内とすることがより好ましい。この場合、半導体エピタキシャルウェーハ１００は、エピタキシャル層１８と、図示しない半導体ウェーハのエピタキシャル層とを含む複数のエピタキシャル層を有する。

第１工程では、半導体ウェーハ１０の表面１０Ａに、構成元素として炭素及び水素を含むクラスターイオン１２を照射する。本明細書において「クラスターイオン」とは、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることで種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られる。すなわち、クラスターイオンは、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンや水素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。クラスターイオンの構成原子数は、通常５個〜１００個程度である。このような原理を用いたクラスターイオン注入装置として、例えば日新イオン機器株式会社製のＣＬＡＲＩＳ（登録商標）を用いることができる。

半導体ウェーハ１０としてのシリコンウェーハに、炭素及び水素を含むクラスターイオン１２を照射すると、その照射エネルギーでシリコンは瞬間的に１３５０〜１４００℃程度の高温状態となり、融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素及び水素が固溶する。すなわち、本明細書における「改質層」とは、照射するクラスターイオンの構成元素である炭素及び水素が半導体ウェーハ表層部の結晶の格子間位置または置換位置に固溶した層を意味する。そして、改質層は、半導体ウェーハの深さ方向における炭素及び水素の濃度プロファイルにおいて、少なくとも１つの元素の濃度がバックグラウンドよりも高く検出される領域として特定され、概ね、半導体ウェーハの表面から５００ｎｍ以下の表層部となる。

ここで、第１工程（クラスターイオン照射）は、後述する第２工程（エピタキシャル成長）後の表層部（改質層１４）をＳＩＭＳ分析して得られる、当該表層部の厚み方向の水素濃度プロファイルにおいて、ピーク濃度が１．０×１０¹⁷ａｔｏｍｓ／ｃｍ³以上のピークが観察される条件下で行うことが好ましい。

既述のとおり水素イオンは軽元素であるために、エピタキシャル層１８形成時などの熱処理により拡散しやすく、エピタキシャル層形成後の半導体ウェーハ中に留まり難い傾向にある。そのため、背景技術欄にも記載したように、半導体ウェーハにモノマーイオン（単原子イオン）の形態で水素イオンを注入した場合には、注入直後での、半導体ウェーハ表層部における深さ方向の水素濃度プロファイルで１×１０²⁰ａｔｏｍｓ／ｃｍ³程度のピーク濃度が得られたとしても、エピタキシャル成長後には、該水素濃度プロファイルにおいてピークは消失し、水素濃度は検出下限以下となる。なお、現状のＳＩＭＳによる検出技術では、水素濃度の検出下限は７．０×１０¹⁶ａｔｏｍｓ／ｃｍ³である。

これに対して本実施形態では、水素をクラスターイオンの形態で半導体ウェーハに照射することによって、半導体ウェーハの表層部に多量の欠陥（ダメージ）を形成することができる。また、クラスターイオン１２のビーム電流値を５０μＡ以上として、水素イオンを比較的短時間で半導体ウェーハ１０の表面１０Ａに照射して表層部のダメージを大きくすることが好ましい。ビーム電流値を５０μＡ以上とすることでダメージが大きくなり、後続のエピタキシャル層１８形成後においても、半導体ウェーハ１０のエピタキシャル層１８側の表層部において、水素が高濃度に残存しやすくなる。この目的のため、クラスターイオン１２のビーム電流値を１００μＡ以上とすることが好ましく、３００μＡ以上とすることがより好ましい。

このようにすることで、エピタキシャル成長時の熱処理によって多くの水素は外方拡散してしまうものの、表層部の欠陥に補足された水素はエピタキシャル成長後にも表層部に残留する。その結果、クラスターイオンの照射直後に１×１０²⁰ａｔｏｍｓ／ｃｍ³程度のピーク濃度となる程度に水素を注入した場合には、エピタキシャル成長後の水素濃度プロファイルにおいても、１．０×１０¹⁷ａｔｏｍｓ／ｃｍ³以上、より具体的には１×１０¹⁸ａｔｏｍｓ／ｃｍ³前後のピーク濃度のピークが検出される。この改質層中に残留した水素は、後のデバイス形成プロセス時の熱処理によってエピタキシャル層に拡散し、エピタキシャル層内の欠陥をパッシベーションする。

一方、ビーム電流値が過大になると、エピタキシャル層１８にエピタキシャル欠陥が過剰に発生するおそれがあるので、ビーム電流値を５０００μＡ以下とすることが好ましい。なお、クラスターイオン１２のビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。

ビーム電流値以外のクラスターイオンの照射条件としては、クラスターイオンの構成元素、クラスターイオンのドーズ量、クラスターサイズ、およびクラスターイオンの加速電圧等が挙げられる。

本実施形態において、クラスターイオンの構成元素は炭素及び水素を含むものとする。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子の収縮場が形成され、格子間の不純物を引き付けるゲッタリングサイトとなる。そのため、本実施形態において改質層１４は、水素によるパッシベーション効果に加えて、炭素が固溶した領域による不純物元素のゲッタリング効果が得られる。

また、クラスターイオンの構成元素としては水素および炭素以外の元素を含むことも好ましい。特に、水素および炭素に加えて、ボロン、リン、ヒ素およびアンチモンからなる群より選択された１または２以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル（Ｎｉ）を効率的にゲッタリングすることができ、ボロンの場合、銅（Ｃｕ）、鉄（Ｆｅ）を効率的にゲッタリングすることができる。

クラスターイオンの原料となるガス状分子は、所望のクラスターサイズのクラスターイオンを得ることができるものであれば特に限定されない。例えばシクロヘキサン（Ｃ₆Ｈ₁₂）を原料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。また、炭素源化合物として特にピレン(Ｃ₁₆Ｈ₁₀)、ジベンジル（Ｃ₁₄Ｈ₁₄）などから生成したクラスターＣ_nＨ_m（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。

クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができる。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子の個数を意味する。後述する実験例では、クラスターサイズ８個のＣ₃Ｈ₅を用いた。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。

クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。クラスターイオンを構成する各元素のドーズ量は、クラスターイオン種と、クラスターイオンのドーズ量（Cluster／ｃｍ²）で定まる。本実施形態では第２工程後においても水素が高濃度に残存するよう、水素のドーズ量を１×１０¹³〜１×１０¹⁶ａｔｏｍｓ／ｃｍ²とすることが好ましく、より好ましくは５×１０¹³ａｔｏｍｓ／ｃｍ²以上とする。１×１０¹³ａｔｏｍｓ／ｃｍ²未満の場合、エピタキシャル層形成時に水素が拡散してしまう可能性があり、１×１０¹⁶ａｔｏｍｓ／ｃｍ²超えの場合、エピタキシャル層１８の表面に大きなダメージを与えるおそれがあるからである。

また、炭素のドーズ量は１×１０¹³〜１×１０¹⁷ａｔｏｍｓ／ｃｍ²とすることが好ましく、より好ましくは５×１０¹³ａｔｏｍｓ／ｃｍ²以上５×１０¹⁶ａｔｏｍｓ／ｃｍ²以下とする。炭素のドーズ量が１×１０¹³ａｔｏｍｓ／ｃｍ²未満の場合、十分なゲッタリング能力が得られない場合があり、炭素のドーズ量が１×１０¹⁶ａｔｏｍｓ／ｃｍ²超えの場合、半導体ウェーハ１０の表面１０Ａに与えられるダメージが大きく、第２工程後にエピタキシャル層１８の表面に多数の欠陥が形成されるおそれがある。

クラスターイオンの加速電圧は、クラスターサイズとともに、改質層における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオンの加速電圧を、０ｋｅＶ/Cluster超え２００ｋｅＶ/Cluster未満とすることができ、１００ｋｅＶ/Cluster以下とすることが好ましく、８０ｋｅＶ/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。

［第２工程］
改質層１４上に形成するエピタキシャル層１８としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。まず、半導体ウェーハをエピタキシャル成長装置内に投入し、水素ベーク処理を行う。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、６００℃以上９００℃以下の炉内温度で半導体ウェーハを炉内に投入し、１℃／秒以上１５℃／秒以下の昇温レートで１１００℃以上１２００℃以下の温度範囲にまで昇温させ、その温度で３０秒以上１分以下の間保持するものである。この水素ベーク処理は、ウェーハ表面に形成された自然酸化膜をエピタキシャル層成長前に除去することである。引き続き、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ上にエピタキシャル層を成長させることができる。エピタキシャル層１８は、厚さを１〜１５μｍの範囲内とすることが好ましい。厚さが１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層１８の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。

なお、第１工程の後、第２工程に先立ち、半導体ウェーハ１０に対して結晶性回復のための回復熱処理を行うことも好ましい。この場合の回復熱処理としては、例えば窒素ガスまたはアルゴンガスなどの雰囲気下、９００℃以上１１００℃以下の温度で、１０分以上６０分以下の間、半導体ウェーハ１０を保持すればよい。また、ＲＴＡ（Rapid Thermal Annealing）やＲＴＯ（Rapid Thermal Oxidation）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。

［水素雰囲気熱処理工程］
本実施形態では、第２工程の後に、半導体エピタキシャルウェーハ１００を、水素を含む雰囲気下で５００℃以上８００℃以下の一定温度に保持する熱処理を行うことが肝要である。これにより、半導体ウェーハの表層部（改質層１４）に、より高濃度の水素を捕獲・残留させることができ、エピタキシャル層における水素によるパッシベーション効果をより高めることができる。

保持温度が５００℃未満の場合、改質層１４に水素を取り込む効果を十分に得ることができず、エピタキシャル層における水素によるパッシベーション効果を高めることができない。そのため、保持温度は５００℃以上とし、好ましくは６００℃以上である。

保持温度が８００℃超えの場合、改質層１４に取り込まれる水素量よりも、すでに改質層１４から脱離する水素量が上回るため、むしろエピタキシャル層における水素によるパッシベーション効果が低下してしまう。そのため、保持温度は８００℃以下とし、好ましくは７００℃以下である。

水素雰囲気熱処理工程の具体的な実施方法は特に限定されないが、例えば以下に示す２つの方法を挙げることができる。

［［第１の熱処理方法］］
第１の方法として、熱処理は、半導体エピタキシャルウェーハ１００をエピタキシャル成長装置から取り出した後、半導体エピタキシャルウェーハ１００を別個の熱処理炉内に投入して行うことができる。熱処理炉は特に限定されず、例えばＲＴＡなどの急速昇降温熱処理装置や、抵抗加熱式の熱処理炉を用いることができる。熱処理炉内の熱処理炉内の雰囲気中の水素濃度は、通常２体積％以上４体積％以下とする。水素以外の雰囲気中の残部は、窒素及びアルゴン等の１種以上からなる不活性ガスである。

この場合、一定温度での保持時間は、１０分以上１２０分以下とすることが好ましい。保持時間を１０分以上とすることにより、改質層１４に水素を取り込む効果をより十分に得ることができ、エピタキシャル層における水素によるパッシベーション効果をより高めることができる。より好ましい保持時間は１５分以上である。保持時間を１２０分超えとしても、改質層１４に水素を取り込む効果が飽和する。そのため、生産性を考慮して保持時間は１２０分以下とすることが好ましい。

第１の方法の場合、具体的には、まずは熱処理炉内を窒素及びアルゴン等の１種以上からなる不活性ガス雰囲気下で上記一定温度まで昇温し、その後、熱処理炉内に半導体エピタキシャルウェーハ１００を投入する。その後、熱処理炉内に所定濃度の水素を供給して、所定時間の保持を行う。その後、水素を排気し、熱処理炉内を前記不活性ガス雰囲気に換気した後、熱処理炉から半導体エピタキシャルウェーハ１００を取り出す。

［［第２の熱処理方法］］
第２の方法として、熱処理は、第２工程を行うエピタキシャル成長装置内で、エピタキシャル成長温度から取り出し温度までの降温の過程で行うことができる。すなわち、半導体エピタキシャルウェーハ１００は、１０００〜１２００℃の範囲のエピタキシャル成長温度でのエピタキシャル成長後に、引き続きエピタキシャル成長装置内で、一般的には６００〜７００℃程度の取り出し温度まで冷却される。その際のエピタキシャル成長装置内は、水素１００体積％の雰囲気である。一般的な降温レートは３〜５℃／秒である。そこで、エピタキシャル成長装置内での半導体エピタキシャルウェーハの降温の過程で、本実施形態による５００℃以上８００℃以下での定温保持を行うことができる。

なお、熱処理時の一定温度を上記一般的な取り出し温度よりも低い温度（例えば５００℃）とする場合には、半導体エピタキシャルウェーハの降温を上記一定温度まで行い、当該一定温度での保持を行った後、当該一定温度でエピタキシャル成長装置から半導体エピタキシャルウェーハ１００を取り出せばよい。

この場合、一定温度での保持時間は、１０秒以上３００秒以下とすることが好ましい。保持時間を１０秒以上とすることにより、改質層１４に水素を取り込む効果をより十分に得ることができ、エピタキシャル層における水素によるパッシベーション効果をより高めることができる。より好ましい保持時間は２０秒以上である。保持時間を３００秒超えとしても、改質層１４に水素を取り込む効果が飽和する。そのため、生産性を考慮して保持時間は３００秒以下とすることが好ましい。

［水素濃度の増加］
本実施形態の熱処理は、熱処理後の表層部をＳＩＭＳ分析して得られる水素濃度プロファイルの積分値であるピーク面積（Ｈ_A）が、熱処理前かつ第２工程後のピーク面積（Ｈ_B）の１．２倍以上となるように行うことが好ましい。Ｈ_A／Ｈ_Bが１．２以上となることにより、エピタキシャル層における水素によるパッシベーション効果をより高めることができる。Ｈ_A／Ｈ_Bは大きいほど好ましいため、上限は特に限定されないが、本実施形態では概ね２．０以下となる。

（半導体デバイスの製造方法）
本発明の一実施形態による半導体デバイスの製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハ１００の表面に位置するエピタキシャル層１８に、半導体デバイスを形成することを特徴とする。この製造方法によれば、デバイス形成プロセスにおいて、エピタキシャル層における水素によるパッシベーション効果が十分に発揮される。

エピタキシャル層１８に形成する半導体デバイスは特に限定されず、例えば、ＭＯＳＦＥＴ、ＤＲＡＭ、パワートランジスタおよび裏面照射型固体撮像素子などを挙げることができる。

（実験例１）
ＣＺ単結晶シリコンインゴットから得たｎ−型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：リン、抵抗率：２０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、ＣＬＡＲＩＳ（登録商標））を用いて、原料ガスとしてシクロヘキサン（Ｃ₆Ｈ₁₂）を用いてＣ₃Ｈ₅クラスターイオンを生成及び抽出し、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒ（水素１原子あたりの加速電圧２．０５ｋｅＶ／ａｔｏｍ、炭素１原子あたりの加速電圧２３．４ｋｅＶ／ａｔｏｍ）の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を３．３３×１０¹⁴ｃｌｕｓｔｅｒ／ｃｍ²とした。水素原子数に換算すると１．６６×１０¹⁵ａｔｏｍｓ／ｃｍ²であり、炭素原子数に換算すると１．０×１０¹⁵ａｔｏｍｓ／ｃｍ²である。また、クラスターイオンのビーム電流値を５５０μＡとした。

次いで、クラスターイオン照射後のシリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、１１２０℃でＣＶＤ法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層（厚さ：４．８μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させて、エピタキシャルシリコンウェーハを得た。なお、エピタキシャル成長後は、エピタキシャル成長装置内を水素１００体積％の雰囲気として、エピタキシャルシリコンウェーハを５℃／秒の降温レートで約７００℃まで冷却し、その後エピタキシャル成長装置から取り出した。

次いで、水素３体積％及び窒素９７体積％からなる雰囲気下で、エピタキシャルシリコンウェーハに対して所定温度で３０分間保持するＲＴＡ熱処理を行った。所定温度は、５００℃（発明例）、６００℃（発明例）、７００℃（発明例）、８００℃（発明例）、及び９００℃（比較例）の５水準とし、当該熱処理を行わない場合（比較例）を基準とした。

［ＳＩＭＳによる水素濃度プロファイル評価］
上記の製造条件で得たエピタキシャルシリコンウェーハについて、ＳＩＭＳ測定により、シリコンエピタキシャル層表面からの深さ方向における炭素及び水素の濃度プロファイルを測定した。その結果、シリコンウェーハの表層部２５０ｎｍ（つまり、シリコンエピタキシャル層／シリコンウェーハの界面から２５０ｎｍ）において、改質層が特定された。

図２（Ａ），（Ｂ）に、得られた水素濃度プロファイルを示す。また、当該水素濃度プロファイルから求めたピーク面積と、熱処理を行わない場合（比較例）を基準としたピーク面積の増加率を、表１に示す。図２（Ａ），（Ｂ）及び表１から明らかなとおり、熱処理温度を５００℃、６００℃、７００℃、及び８００℃とした場合には、当該熱処理を行わない場合に比べて、ピーク面積が増加したのに対して、熱処理温度を９００℃とした場合には、当該熱処理を行わない場合に比べて、ピーク面積が減少した。

（実験例２）
ＣＺ単結晶シリコンインゴットから得たｎ−型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：リン、抵抗率：２０Ω・ｃｍ）を用意した。次いで、クラスターイオン発生装置（日新イオン機器社製、ＣＬＡＲＩＳ（登録商標））を用いて、原料ガスとしてシクロヘキサン（Ｃ₆Ｈ₁₂）を用いてＣ₃Ｈ₅クラスターイオンを生成及び抽出し、加速電圧８０ｋｅＶ／Ｃｌｕｓｔｅｒ（水素１原子あたりの加速電圧２．０５ｋｅＶ／ａｔｏｍ、炭素１原子あたりの加速電圧２３．４ｋｅＶ／ａｔｏｍ）の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を３．３３×１０¹⁴ｃｌｕｓｔｅｒ／ｃｍ²とした。水素原子数に換算すると１．６６×１０¹⁵ａｔｏｍｓ／ｃｍ²であり、炭素原子数に換算すると１．０×１０¹⁵ａｔｏｍｓ／ｃｍ²である。また、クラスターイオンのビーム電流値を５５０μＡとした。

次いで、クラスターイオン照射後のシリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、１１２０℃でＣＶＤ法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層（厚さ：４．８μｍ、ドーパント種類：リン、抵抗率：１０Ω・ｃｍ）をエピタキシャル成長させて、エピタキシャルシリコンウェーハを得た。

エピタキシャル成長後は、エピタキシャル成長装置内を水素１００体積％の雰囲気として、エピタキシャルシリコンウェーハを５℃／秒の降温レートで所定の取り出し温度まで冷却し、その後エピタキシャル成長装置から取り出した。その際、当該冷却の過程で、エピタキシャルシリコンウェーハに対して所定温度で３０秒間保持する熱処理を行った。所定温度は、５００℃（発明例）、６００℃（発明例）、７００℃（発明例）、８００℃（発明例）、及び９００℃（比較例）の５水準とし、当該熱処理を行わない場合（比較例）を基準とした。なお、所定温度が７００℃以下の場合には、当該所定温度を上記取り出し温度とし、所定温度が８００℃以上の場合には、上記取り出し温度は７００℃とした。

［ＳＩＭＳによる水素濃度プロファイル評価］
上記の製造条件で得たエピタキシャルシリコンウェーハについて、ＳＩＭＳ測定により、シリコンエピタキシャル層表面からの深さ方向における炭素及び水素の濃度プロファイルを測定した。その結果、シリコンウェーハの表層部２５０ｎｍ（つまり、シリコンエピタキシャル層／シリコンウェーハの界面から２５０ｎｍ）において、改質層が特定された。

図３（Ａ），（Ｂ）に、得られた水素濃度プロファイルを示す。また、当該水素濃度プロファイルから求めたピーク面積と、熱処理を行わない場合（比較例）を基準としたピーク面積の増加率を、表２に示す。図３（Ａ），（Ｂ）及び表２から明らかなとおり、熱処理温度を５００℃、６００℃、７００℃、及び８００℃とした場合には、当該熱処理を行わない場合に比べて、ピーク面積が増加したのに対して、熱処理温度を９００℃とした場合には、当該熱処理を行わない場合に比べて、ピーク面積が減少した。

本発明の半導体エピタキシャルウェーハの製造方法によれば、エピタキシャル層における水素によるパッシベーション効果をより高めた半導体エピタキシャルウェーハを製造することができる。

１００ 半導体エピタキシャルウェーハ
１０ 半導体ウェーハ
１０Ａ 半導体ウェーハの表面
１２ クラスターイオン
１４ 改質層（表層部）
１８ エピタキシャル層

Claims (10)

1. 半導体ウェーハの表面に、構成元素として炭素及び水素を含むクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
   前記半導体ウェーハの改質層上にエピタキシャル層を形成して、半導体エピタキシャルウェーハを得る第２工程と、
   を有し、
   前記第２工程の後に、前記半導体エピタキシャルウェーハを、水素を含む雰囲気下で５００℃以上８００℃以下の一定温度に保持する熱処理を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
2. 前記第１工程は、前記第２工程後の前記表層部をＳＩＭＳ分析して得られる水素濃度プロファイルにおいてピーク濃度が１．０×１０¹⁷ａｔｏｍｓ／ｃｍ³以上のピークが観察される条件下で行う、請求項１に記載の半導体エピタキシャルウェーハの製造方法。
3. 前記熱処理は、前記半導体エピタキシャルウェーハをエピタキシャル成長装置から取り出した後、前記半導体エピタキシャルウェーハを別個の熱処理炉内に投入して行う、請求項１又は２に記載の半導体エピタキシャルウェーハの製造方法。
4. 前記熱処理炉内の雰囲気中の水素濃度は２体積％以上４体積％以下であり、前記一定温度での保持時間が１０分以上１２０分以下である、請求項３に記載の半導体エピタキシャルウェーハの製造方法。
5. 前記熱処理は、前記第２工程を行うエピタキシャル成長装置内で、エピタキシャル成長温度から取り出し温度までの降温の過程で行う、請求項１又は２に記載の半導体エピタキシャルウェーハの製造方法。
6. 前記一定温度での保持時間が１０秒以上３００秒以下である、請求項５に記載の半導体エピタキシャルウェーハの製造方法。
7. 前記熱処理後の前記表層部をＳＩＭＳ分析して得られる水素濃度プロファイルの積分値であるピーク面積が、前記熱処理前かつ前記第２工程後の前記ピーク面積の１．２倍以上である、請求項１〜６のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
8. 前記第１工程において、前記クラスターイオンのビーム電流値を５０μＡ以上５０００μＡ以下とする、請求項１〜７のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
9. 前記半導体ウェーハがシリコンウェーハである、請求項１〜８のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
10. 請求項１〜９のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。

Images