CN113454756B - 半导体外延晶片及其制造方法 - Google Patents

半导体外延晶片及其制造方法 Download PDF

Info

Publication number
CN113454756B
CN113454756B CN202080015685.0A CN202080015685A CN113454756B CN 113454756 B CN113454756 B CN 113454756B CN 202080015685 A CN202080015685 A CN 202080015685A CN 113454756 B CN113454756 B CN 113454756B
Authority
CN
China
Prior art keywords
wafer
atoms
semiconductor
carbon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080015685.0A
Other languages
English (en)
Other versions
CN113454756A (zh
Inventor
铃木阳洋
门野武
广濑谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN113454756A publication Critical patent/CN113454756A/zh
Application granted granted Critical
Publication of CN113454756B publication Critical patent/CN113454756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials

Abstract

本发明提供一种具有更高的吸杂能力的半导体外延晶片的制造方法。本发明的半导体外延晶片(100)的制造方法的特征在于，具有：第一工序，对半导体晶片(10)的表面(10A)照射包含碳、氢及氮作为构成元素的簇离子(12)，在该半导体晶片(10)的表层部形成固溶有所述簇离子的构成元素的改性层(14)；以及第二工序，在所述半导体晶片(10)的改性层(14)上形成外延层(16)。

Description

半导体外延晶片及其制造方法
技术领域
本发明是涉及一种半导体外延晶片及其制造方法。
背景技术
在以硅晶片为代表的半导体晶片上形成有外延层的半导体外延晶片被用作用以制作MOSFET(金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor))、DRAM(动态随机存取存储器(Dynamic Random Access Memory))、功率晶体管(power transistor)及背面照射型固体摄像元件等各种半导体器件的器件基板。
其中，使半导体器件的特性劣化的主要原因可列举金属污染。例如在背面照射型固体摄像元件中，混入到成为该元件的基板的半导体外延晶片中的金属成为使固体摄像元件的暗电流增加的主要原因，产生被称为白色损伤缺陷的缺陷。背面照射型固体摄像元件通过将布线层等配置于比传感器部更靠下层的位置，将来自外部的光直接引入到传感器中，在暗处等也能够拍摄更清晰的图像或动画，因此近年来被广泛地用于数码摄像机(digital video camera)或智能手机(smartphone)等移动电话中。因此，期望尽量减少白色损伤缺陷。
晶片中的金属混入主要是在半导体外延晶片的制造工序及固体摄像元件的制造工序(器件制造工序)中产生。认为前者的半导体外延晶片的制造工序中的金属污染由源自外延生长炉的构成材料的重金属颗粒所致，或者由于使用氯系气体作为外延生长时的炉内气体，因此由其配管材料发生金属腐蚀而产生的重金属颗粒所致等。近年来，关于这些金属污染，通过将外延生长炉的构成材料更换成耐腐蚀性优异的材料等而在某种程度上得到了改善，但并不充分。另一方面，在后者的固体摄像元件的制造工序中，在离子注入、扩散及氧化热处理等各处理中，半导体基板的重金属污染令人担忧。
为了抑制这种重金属污染，有在半导体晶片中形成用以捕获重金属的吸杂部位(gettering site)的技术。作为其方法之一，已知有在半导体晶片中注入离子，其后形成外延层的方法。在该方法中，离子注入区域作为吸杂部位而发挥功能。
在专利文献1中记载有一种半导体外延晶片的制造方法，其具有对半导体晶片的表面照射C3H3等构成元素包括碳及氢的簇离子(cluster ion)，在该半导体晶片的表层部形成固溶有所述簇离子的构成元素的改性层的工序、以及在所述半导体晶片的改性层上形成外延层的工序。
现有技术文献
专利文献
专利文献1：国际公开第2012/157162号
发明内容
发明所要解决的技术问题
专利文献1中示出了照射构成元素包括碳及氢的簇离子而形成的改性层与注入碳的单体离子而获得的离子注入区域相比，可获得更高的吸杂能力。然而，为了进一步提高半导体器件的特性，要求提供具有更高的吸杂能力的半导体外延晶片。
鉴于上述问题，本发明的目的在于提供一种具有更高的吸杂能力的半导体外延晶片及其制造方法。
用于解决技术问题的方案
为了解决上述问题，本发明人等进行了深入研究，得到了以下的见解。即，为了进一步提高专利文献1中的改性层的吸杂能力，例如加大簇离子的剂量为有效。然而，若过度加大剂量，则导致在其后形成的外延层中产生大量外延缺陷。因此，本发明人等探索一种即便不提高剂量也可以提高吸杂能力的方法，想到了通过进而追加碳与氢以外的元素作为构成簇离子的元素来实现提高吸杂能力。
本发明人等考虑到了使用包含碳、氢及氮作为构成元素的簇离子。氮原子为不影响电阻率特性的原子，但由于氮原子的质量数比碳原子大，因此即便碳剂量为相同程度，对半导体晶片表面的照射损伤也会变大，从而外延缺陷的增加令人担忧。但是，根据本发明人等的实验，确认到可得到不产生外延缺陷，吸杂能力优异的半导体外延晶片。
基于上述见解而完成的本发明的主旨方案为如下。
(1)一种半导体外延晶片的制造方法，其特征在于，具有：
第一工序，对半导体晶片的表面照射包含碳、氢及氮作为构成元素的簇离子，在该半导体晶片的表层部形成固溶有所述簇离子的构成元素的改性层；以及
第二工序，在所述半导体晶片的改性层上形成外延层。
(2)如上述(1)所述的半导体外延晶片的制造方法，其中，以CxHyNz标记所述簇离子中的碳、氢及氮的原子数时，x为16以下的正整数，y为50以下的正整数，并且z为16以下的正整数。
(3)如上述(1)或(2)所述的半导体外延晶片的制造方法，其中，所述簇离子的剂量为1×1014ions/cm2以上且2×1015ions/cm2以下。
(4)如上述(1)～(3)中任一项所述的半导体外延晶片的制造方法，其中，所述第二工序后的所述改性层的深度方向上的氮浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下。
(5)一种半导体外延晶片，其特征在于，具有：
半导体晶片；
改性层，形成于该半导体晶片的表层部，在该半导体晶片中固溶有碳、氢及氮而成；以及
外延层，形成于该改性层上，
所述改性层的深度方向上的碳浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下，
所述改性层的深度方向上的氢浓度分布的峰浓度为1×1017atoms/cm3以上且1×1019atoms/cm3以下，
所述改性层的深度方向上的氮浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下。
(6)如上述(5)所述的半导体外延晶片，其中，所述碳浓度分布、所述氢浓度分布及所述氮浓度分布的半宽度均为200nm以下。
(7)如上述(5)或(6)所述的半导体外延晶片，其中，所述碳浓度分布、所述氢浓度分布及所述氮浓度分布的峰位置均存在于从所述改性层的表面至深度150nm为止的范围内。
发明效果
根据本发明的半导体外延晶片的制造方法，能够制造具有更高的吸杂能力的半导体外延晶片。本发明的半导体外延晶片具有更高的吸杂能力。
附图说明
图1是对本发明的一实施方式的半导体外延晶片100的制造方法进行说明的示意剖视图。
图2是表示发明例(CH4N)中的碳、氢及氮的浓度分布的图表。
图3(A)是表示发明例(CH4N)中被Ni强制污染后的碳及Ni的浓度分布的图表，图3(B)是表示发明例(CH4N)中被Cu强制污染后的碳及Cu的浓度分布的图表。
图4是表示发明例(CH4N)及比较例(C3H5)中的Ni及Cu的捕获量的图表。
图5是发明例(CH4N)及比较例(C3H5)中的簇离子注入区域的截面TEM(透射型电子显微镜(Transmission Electron Microscope))图像。
图6是表示发明例(CH4N)及比较例(C3H5)中基于TCAD(计算机辅助设计技术(Technology Computer-Aided Design))模拟试验的损伤浓度分布的图表。
具体实施方式
以下，一边参考附图一边对本发明的实施方式进行详细说明。另外，在图1中，为了便于说明，与实际的厚度的比例不同地，相对于半导体晶片10夸大地示出改性层14及外延层16的厚度。
(半导体外延晶片的制造方法)
如图1所示，本发明的一实施方式的半导体外延晶片100的制造方法具有：第一工序(图1的步骤A、步骤B)，对半导体晶片10的表面10A照射包含碳、氢及氮作为构成元素的簇离子12，在该半导体晶片10的表层部形成固溶有所述簇离子12的构成元素的改性层14；以及第二工序(图1的步骤C)，在所述半导体晶片10的改性层14上形成外延层16。外延层16成为用于制造背面照射型固体摄像元件等半导体元件的器件层。
[第一工序]
作为半导体晶片10，例如可列举包含硅、化合物半导体(GaAs、GaN、SiC)且在表面不具有外延层的块状的单晶晶片，在制造背面照射型固体摄像元件的情况下，通常使用块状的单晶硅晶片。并且，作为半导体晶片10，能够使用利用线锯(wire saw)等将通过提拉法(Czochralski，CZ法)或悬浮区熔法(Floating Zone，FZ法)所培育出的单晶硅锭进行切片(slice)而得的晶片。并且，为了获得更高的吸杂能力，也可以在半导体晶片10中添加碳和/或氮。而且，也可以在半导体晶片10中添加指定浓度的任意的掺杂剂，制成所谓n+型或者p+型、或n-型或者p-型的基板。
并且，作为半导体晶片10，也可以使用在块状半导体晶片表面上形成有半导体外延层的外延晶片。例如为在块状单晶硅晶片的表面上形成有硅外延层的外延硅晶片。硅外延层能够通过CVD(化学气相沉积(Chemical Vapor Deposition))法在通常条件下形成。外延层优选为将厚度设为0.1μm～20μm的范围内，更优选设为0.2μm～10μm的范围内。在该情况下，半导体外延晶片100具有包括外延层16与未图示的半导体晶片的外延层的多个外延层。
在第一工序中，对半导体晶片10的表面10A照射包含碳、氢及氮作为构成元素的簇离子12。本说明书中的“簇离子”通过如下方式而获得：利用电子撞击法使电子与气体状分子碰撞而使气体状分子的键解离，由此制成各种原子数的原子集合体，并产生碎片(fragment)而使该原子集合体离子化，并且进行经离子化的各种原子数的原子集合体的质量分离，进而抽出特定质量数的经离子化的原子集合体。即，本说明书中的“簇离子”为对多个原子集合成块而成的簇赋予正电荷或负电荷并使其离子化而成，与碳离子等单原子离子、或一氧化碳离子等单分子离子明确区别。簇离子的构成原子数通常为5个～100个左右。作为使用了这种原理的簇离子注入装置，例如能够使用日新离子设备公司制造的CLARIS(注册商标)。
若对作为半导体晶片10的硅晶片照射包含碳、氢及氮的簇离子12，则因其照射能量，硅瞬间成为1350℃～1400℃左右的高温状态，并熔化。其后，硅被急速冷却，碳、氢及氮固溶于硅晶片中的表面附近。即，本说明书中的“改性层”是指作为照射的簇离子的构成元素的碳、氢及氮固溶于半导体晶片表层部的晶体的晶格间位置或替换位置而成的层。并且，改性层为在半导体晶片的深度方向上的碳、氢及氮的浓度分布中，确定为至少一个元素的浓度被检测为陡峭的峰的区域，且大致为距半导体晶片的表面500nm以下的表层部。
以簇离子的形态照射的元素还根据元素种类而行为不同，但在后述外延层16的形成过程中发生稍微的热扩散。在簇离子的构成元素中包含碳的情况下，在形成外延层16后的碳浓度分布中，在碳元素局部地存在的峰的两侧形成较宽的扩散区域。但是，改性层的厚度(即，峰的宽度)不会大幅度变化。其结果，能够使碳的析出区域设为局部且高浓度。并且，该碳的局部析出区域成为强力的吸杂部位。这是因为，由于晶格位置的碳原子的共价键半径小于单晶硅，因此形成硅晶格的收缩场，吸引晶格间的杂质。并且，改性层14形成于硅晶片的表面附近，即外延层16的正下方，因此能够实现接近吸杂。如此，认为通过碳局部地固溶于改性层内，可获得高吸杂能力。
而且，详细内容在实施例中基于实验结果进行说明，但通过照射包含碳、氢及氮作为构成元素的簇离子12，在其后得到的半导体外延晶片100中，能够获得与照射了构成元素包括碳及氢的簇离子的情况相比更高的吸杂能力。本发明不受限定，但本发明人等如下考虑获得这种效果的机制。
根据本发明人等的研究，以1×1015atoms/cm2左右的剂量向硅晶片的表面注入单体的氮离子，其后急速加热，结果，在硅晶片表层部的深度方向上的氮浓度分布中，氮浓度减少至3×1017atoms/cm3。即，可知氮为通过外延生长工艺等热处理扩散而容易从硅晶片脱离的元素。相对于此，在对硅晶片的表面照射包含碳、氢及氮作为构成元素的簇离子，其后使硅外延层生长的情况下，可知，氮也与碳及氢相同地，充分残留在硅晶片的表层部。即，通过在硅晶片的表层部以簇离子的形态同时注入碳、氢及氮，能够使氮大量残留于该表层部。
而且，认为，由于氮原子的质量数大于碳原子的质量数，因此能够增大簇离子造成的照射损伤，能够提高吸杂能力。认为该照射损伤的增大是因为在簇离子的注入区域形成了新的晶体缺陷。即，可知：在外延生长后，利用透射型电子显微镜(TEM：TransmissionElectron Microscope)观察硅晶片的表层部(改性层；簇离子的注入区域)的截面时，在注入了构成元素包括碳及氢的簇离子的情况与注入了包含碳、氢及氮作为构成元素的簇离子的情况下，注入区域中所形成的晶体缺陷的形态不同。
详细内容通过参考图5来进行后述，前者的情况下，在簇离子注入区域中观察到了大量的直径5nm左右的晶体缺陷。推测该晶体缺陷是由碳及晶格间硅凝聚而形成。相对于此，后者的情况下，观察到了在簇离子注入区域中，除了上述直径5nm左右的晶体缺陷以外，还分散存在直径50nm左右的缺陷。认为该缺陷是沿着Si[111]方向的堆垛层错。认为，由于这种新的晶体缺陷的形成，提高了吸杂能力。
作为簇离子的照射条件，可列举簇离子的簇尺寸、剂量、簇离子的加速电压及束电流值等。
簇尺寸能够在2个～100个、优选为60个以下、更优选为50个以下的范围内适当设定。在本说明书中，“簇尺寸”是指构成1个簇的原子的个数。簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力及真空容器的压力、离子化时对细丝(filament)施加的电压等而进行。另外，簇尺寸能够通过如下方式求出：通过利用四极高频电场的质谱分析或飞行时间(time-of-flight)质谱分析而求出簇个数分布，并求出簇个数的平均值。
但是，在本实施方式中，优选为簇离子的构成元素包括碳、氢及氮，在以CxHyNz标记簇离子中的碳、氢及氮的原子数时，优选x为16以下的正整数，y为50以下的正整数，以及z为16以下的正整数。这种簇尺寸之所以优选，是因为容易控制小尺寸的簇离子束。
作为簇离子的原料的气体状分子只要能够得到上述簇尺寸的簇离子，则无特别限定，例如能够列举丙胺(C3H9N)、环丙基甲胺(C4H9N)、N，N-二甲胺(C5H13N)、异丁胺(C4H11N)、哌啶(C5H11N)等。但是，由这些原料气体会分别生成各种尺寸的簇离子。例如，从丙胺(C3H9N)主要可获得CH4N的碎片，但除此以外，也可获得甲基(CH3)、CH2N、C2H4N的微小碎片。从这些各种尺寸的簇离子中抽出1个以上的所希望的簇离子(碎片)，照射到半导体晶片的表面即可。
簇离子的剂量能够通过控制离子照射时间来调整。构成簇离子的各元素的剂量由簇离子种类与簇离子的剂量(ions/cm2)决定。在本实施方式中，簇离子的剂量优选为1×1014ions/cm2以上且2×1015ions/cm2以下。尤其，若为1×1015ions/cm2以上，则能够充分获得提高吸杂能力的效果。并且，若为2×1015ions/cm2以下，则能够抑制在第二工序后在外延层的表面形成缺陷，而不对半导体晶片的表面造成过大的损伤。
碳的剂量优选设为1×1014atoms/cm2～2×1015atoms/cm2，更优选设为1×1015atoms/cm2以上且2×1015atoms/cm2以下。若碳的剂量为1×1014atoms/cm2以上，则能够得到充分的吸杂能力，若碳的剂量为2×1015atoms/cm2以下，则能够抑制在第二工序后在外延层的表面形成缺陷，而不对半导体晶片的表面造成过大的损伤。
氢的剂量优选设为1×1014atoms/cm2～2×1016atoms/cm2，更优选设为4×1015atoms/cm2以上且8×1015atoms/cm2以下。其原因在于，若为1×1014atoms/cm2以上，则在形成外延层后也可以使高浓度的氢残留在改性层中，若为2×1016atoms/cm2以下，则没有对外延层的表面造成较大损伤的可能性。
氮的剂量优选设为1×1014atoms/cm2～2×1015atoms/cm2，更优选设为1×1015atoms/cm2以上且2×1015atoms/cm2以下。若氮的剂量为1×1014atoms/cm2以上，则能够得到充分的吸杂能力，若氮的剂量为2×1015atoms/cm2以下，则能够抑制在第二工序后在外延层的表面形成缺陷，而不对半导体晶片的表面造成过大的损伤。
簇离子的加速电压与簇尺寸一并对改性层中的构成元素的深度方向的浓度分布的峰位置造成影响。在本实施方式中，能够将簇离子的加速电压设为大于0keV/Cluster且小于200keV/Cluster，优选设为100keV/Cluster以下，进一步优选设为80keV/Cluster以下。另外，关于加速电压的调整，通常采用(1)静电加速、(2)高频加速这两种方法。作为前者的方法有等间隔地排列多个电极，在这些电极间施加相等的电压，在轴方向上制作等加速电场的方法。作为后者的方法有一边使离子以直线状行进一边使用高频进行加速的线性直线加速器(linac)法。
关于簇离子的束电流值，并无特别限定，例如能够从50μA～5000μA的范围适当决定。簇离子的束电流值例如能够通过改变离子源中的原料气体的分解条件来调整。
[第二工序]
作为在改性层14上形成的外延层16，可列举硅外延层，能够通过通常的条件来形成。例如将氢作为载气，将二氯硅烷、三氯硅烷等源气体导入到腔室内，生长温度还根据所使用的源气体而不同，但能够在大致1000℃～1200℃的范围的温度下通过CVD法在半导体晶片10上进行外延生长。外延层16优选为将厚度设为1μm～15μm的范围内。其原因在于：在厚度小于1μm的情况下，有可能因掺杂剂从半导体晶片10向外扩散而使外延层16的电阻率变化，并且，在大于15μm的情况下，有可能对固体摄像元件的光谱灵敏度特性产生影响。
通过以上所说明的本实施方式的制造方法，能够制造具有更高的吸杂能力的半导体外延晶片。
另外，也可以在第一工序之后、第二工序之前，对半导体晶片10进行用以恢复晶体性的恢复热处理。关于该情况下的恢复热处理，例如只要在氮气或氩气等环境下，在900℃以上且1100℃以下的温度下，将半导体晶片10保持10分钟以上且60分钟以下的期间即可。并且，还能够使用RTA(快速热退火(Rapid Thermal Annealing))或RTO(快速热氧化(RapidThermal Oxidation))等与外延装置不同的急速升降温热处理装置等来进行恢复热处理。
(半导体外延晶片)
参考图1，本实施方式的半导体外延晶片100通过上述制造方法而得到，其具有：半导体晶片10；改性层14，形成于该半导体晶片10的表层部，且在半导体晶片10中固溶有碳、氢及氮而成；以及外延层16，形成于该改性层14上。
在本实施方式中，改性层14的深度方向上的碳浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下，改性层14的深度方向上的氢浓度分布的峰浓度为1×1017atoms/cm3以上且1×1019atoms/cm3以下，改性层14的深度方向上的氮浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下。这种半导体外延晶片100起到具有更高的吸杂能力的效果。碳浓度分布的峰浓度优选为9×1019atoms/cm3以上。氢浓度分布的峰浓度优选为1×1018atoms/cm3以上。氮浓度分布的峰浓度优选为2×1019atoms/cm3以上。
并且，改性层14的深度方向上的碳浓度分布、氢浓度分布及氮浓度分布的半宽度(FWHM)均优选为200nm以下。该改性层14为碳、氢及氮固溶于半导体晶片的表层部的晶体的晶格间位置或替换位置而局部存在的区域，能够作为强力的吸杂部位而发挥作用。而且，从获得高吸杂能力的观点考虑，更优选为将半宽度设为100nm以下，作为下限能够设定为50nm。
而且，改性层14的深度方向上的碳浓度分布、氢浓度分布及氮浓度分布的峰位置均优选为存在于距改性层14的表面(即半导体晶片10的表面)至深度150nm为止的范围内。
改性层14的厚度被定义为在半导体晶片的深度方向上的碳、氢及氮的浓度分布中至少一个元素的浓度被检测为陡峭的峰的区域的厚度，例如能够设为30nm～500nm的范围内。
(半导体器件的制造方法)
本发明的一实施方式的半导体器件的制造方法的特征在于，具有上述半导体外延晶片100的制造方法的各工序、及在外延层16上形成半导体器件的工序。根据该制造方法，能够通过更高的吸杂能力来制造器件特性高的半导体器件。
实施例
(发明例)
准备了由CZ单晶硅锭得到的n-型硅晶片(直径：300mm，厚度：775μm，掺杂剂种类：磷，电阻率：20Ω·cm)。接着，使用簇离子产生装置(NISSIN ION EQUIPMENT CO.LTD.制，CLARIS(注册商标))，使用丙胺(C3H9N)作为原料气体，生成并抽出CH4N簇离子，在加速电压80keV/Cluster(每1碳原子的加速电压为32keV/atom，每1氢原子的加速电压为2.7keV/atom，每1氮原子的加速电压为37.3keV/atom)的照射条件下照射于硅晶片的表面。另外，将照射簇离子时的剂量设为1.0×1015ions/cm2。换算成碳原子数为1.0×1015atoms/cm2，换算成氢原子数为4.0×1015atoms/cm2，换算成氮原子数为1.0×1015atoms/cm2。并且，将簇离子的束电流值设为1700μA。
接着，将簇离子照射后的硅晶片搬送到单片式外延生长装置(AppliedMaterials，Inc.制)内，在装置内以1120℃的温度实施30秒钟的氢烘烤处理后，将氢作为载气，将三氯硅烷作为源气体，在1120℃下通过CVD法使硅外延层(厚度：5μm，掺杂剂种类：磷，电阻率：10Ω·cm)在硅晶片的形成有改性层的一侧的表面上外延生长，得到了外延硅晶片。
(比较例)
除了将簇离子照射条件设为如下以外，按照与发明例相同的顺序得到了外延硅晶片。即，使用环己烷(C6H12)作为原料气体，生成并抽出C3H5簇离子，在加速电压80keV/Cluster(每1碳原子的加速电压为23.4keV/atom、每1氢原子的加速电压为2.0keV/atom)的照射条件下，照射于硅晶片的表面。另外，将照射簇离子时的剂量设为3.3×1014ions/cm2。换算成碳原子数为1.0×1015atoms/cm2，换算成氢原子数为1.7×1015atoms/cm2。而且，将簇离子的束电流值设为850μA。
[评价1：基于SIMS的碳、氢及氮浓度分布的评价]
对于发明例及比较例的外延硅晶片，通过基于二次离子质谱法(SIMS：SecondaryIon Mass Spectrometry)的测定，测定了距硅外延层表面的深度方向上的碳、氢及氮的浓度分布。其结果，在发明例中，在硅晶片的表层部的约300nm(即，距硅外延层/硅晶片的界面约300nm)处，确定到改性层。在比较例中，在硅晶片的表层部的约400nm处确定到改性层。
图2中示出发明例(CH4N)中的碳、氢及氮的浓度分布。图2中，碳浓度分布的峰浓度为9×1019atoms/cm3，氢浓度分布的峰浓度为1×1018atoms/cm3，氮浓度分布的峰浓度为2×1019atoms/cm3。并且，碳浓度分布、氢浓度分布及氮浓度分布的半宽度分别为100nm、100nm、100nm。并且，碳浓度分布、氢浓度分布及氮浓度分布的峰位置分别位于距硅晶片的表面深度100nm、100nm、100nm的位置。
[评价2：吸杂能力的评价]
使用Ni污染液通过旋转涂布污染法将发明例及比较例的外延晶片的外延层的表面强制污染，接着，在氮环境中在900℃下实施了30分钟的热处理。其后，对各外延晶片进行SIMS测定，测定了晶片的深度方向上的碳及Ni的浓度分布。将发明例中的碳及Ni的浓度分布示于图3(A)。并且，将根据Ni浓度分布求出的各外延晶片的Ni捕获量示于图4。
使用Cu污染液进行相同的试验，将发明例中的碳及Cu的浓度分布示于图3(B)。并且，将根据Cu浓度分布求出的各外延晶片的Cu捕获量示于图4。
由图4明确可知，尽管发明例与比较例的碳的剂量相同，与比较例相比，发明例的Ni及Cu的捕获量更多，具有更高的吸杂能力。
[评价3：簇离子注入区域的截面TEM观察]
对发明例及比较例的外延晶片的改性层(簇离子的注入区域)周边的截面进行了TEM观察。图5示出各水平的截面TEM图像。由图5明确可知，在比较例中，在簇离子注入区域中观察到大量的直径5nm左右的晶体缺陷。在发明例中，在簇离子注入区域中，除了直径5nm左右的晶体缺陷以外，还分散存在直径50nm左右的缺陷。认为这种新的晶体缺陷有助于提高吸杂能力。由于该大尺寸的缺陷在构成元素包括碳及氢的簇离子的注入中未出现，因此推测氮与该大尺寸的缺陷形成有关。
[评价4：基于TCAD模拟试验的损伤浓度分布的评价]
通过发明例及比较例中的簇离子照射，模拟计算了在硅晶片的表层部形成的照射损伤浓度。具体而言，将离子注入时的离子种类、照射能量、剂量、束电流值、照射角度、照射时的晶片温度、及保护氧化膜的厚度作为参数，使用能够进行蒙特卡罗(MonteCarlo：MC)法模拟计算的TCAD模拟器Sentaurus Process(Nihon Synopsys G.K.制)，计算出照射损伤浓度的深度方向分布。其中，照射损伤浓度被定义为晶格间硅原子浓度与孔隙浓度之和。将结果示于图6。由图6明确可知，与比较例相比，发明例在硅晶片的表层部形成的损伤浓度更大，认为这有助于提高吸杂能力。
[评价5：外延缺陷的评价]
对于发明例及比较例的各外延晶片，用Surfscan SP1(KLA-Tencor公司制)，以正常(Normal)模式对外延层的表面进行测定，计数为90nm以上的LPD缺陷中，将计数为LPD-N的缺陷作为外延缺陷而进行了测定。其结果，发明例及比较例的外延晶片均未检测出外延缺陷。
产业上的可利用性
根据本发明的半导体外延晶片的制造方法，能够制造具有更高的吸杂能力的半导体外延晶片。本发明的半导体外延晶片具有更高的吸杂能力。
附图标记说明
100-半导体外延晶片，10-半导体晶片，10A-半导体晶片的表面，12-簇离子，14-改性层，16-外延层。

Claims (6)

1.一种半导体外延晶片的制造方法，其特征在于，具有：
第一工序，对半导体晶片的表面照射包含碳、氢及氮作为构成元素的簇离子，在该半导体晶片的表层部形成固溶有所述簇离子的构成元素的改性层；以及
第二工序，在所述半导体晶片的改性层上形成外延层，
所述第二工序后的所述改性层的深度方向上的氮浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，
以CxHyNz表示所述簇离子中的碳、氢及氮的原子数时，x为16以下的正整数，y为50以下的正整数，并且z为16以下的正整数。
3.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
所述簇离子的剂量为1×1014ions/cm2以上且2×1015ions/cm2以下。
4.一种半导体外延晶片，其特征在于，具有：
半导体晶片；
改性层，形成于该半导体晶片的表层部，在该半导体晶片中固溶有碳、氢及氮而成；以及
外延层，形成于该改性层上，
所述改性层的深度方向上的碳浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下，
所述改性层的深度方向上的氢浓度分布的峰浓度为1×1017atoms/cm3以上且1×1019atoms/cm3以下，
所述改性层的深度方向上的氮浓度分布的峰浓度为1×1018atoms/cm3以上且1×1021atoms/cm3以下。
5.根据权利要求4所述的半导体外延晶片，其中，
所述碳浓度分布、所述氢浓度分布及所述氮浓度分布的半宽度均为200nm以下。
6.根据权利要求4或5所述的半导体外延晶片，其中，
所述碳浓度分布、所述氢浓度分布及所述氮浓度分布的峰位置均存在于从所述改性层的表面至深度150nm为止的范围内。
CN202080015685.0A 2019-02-22 2020-02-07 半导体外延晶片及其制造方法 Active CN113454756B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019030929A JP6988843B2 (ja) 2019-02-22 2019-02-22 半導体エピタキシャルウェーハ及びその製造方法
JP2019-030929 2019-02-22
PCT/JP2020/004977 WO2020170875A1 (ja) 2019-02-22 2020-02-07 半導体エピタキシャルウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
CN113454756A CN113454756A (zh) 2021-09-28
CN113454756B true CN113454756B (zh) 2024-03-15

Family

ID=72145090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015685.0A Active CN113454756B (zh) 2019-02-22 2020-02-07 半导体外延晶片及其制造方法

Country Status (7)

Country Link
US (1) US11626492B2 (zh)
JP (1) JP6988843B2 (zh)
KR (1) KR102507836B1 (zh)
CN (1) CN113454756B (zh)
DE (1) DE112020000890T5 (zh)
TW (1) TWI726628B (zh)
WO (1) WO2020170875A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023938A (ko) * 2011-03-24 2014-02-27 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 비소 및 인의 클러스터 이온 주입 방법
CN104781919A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781918A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107078029A (zh) * 2014-08-28 2017-08-18 胜高股份有限公司 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
CN108496239A (zh) * 2015-12-15 2018-09-04 胜高股份有限公司 半导体外延晶片的制造方法以及固体摄像元件的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6724852B2 (ja) * 2017-04-19 2020-07-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023938A (ko) * 2011-03-24 2014-02-27 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 비소 및 인의 클러스터 이온 주입 방법
CN104781919A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781918A (zh) * 2012-11-13 2015-07-15 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN107078029A (zh) * 2014-08-28 2017-08-18 胜高股份有限公司 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN108496239A (zh) * 2015-12-15 2018-09-04 胜高股份有限公司 半导体外延晶片的制造方法以及固体摄像元件的制造方法
JP2017157613A (ja) * 2016-02-29 2017-09-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP2017123477A (ja) * 2017-02-28 2017-07-13 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
US20220157948A1 (en) 2022-05-19
DE112020000890T5 (de) 2021-11-04
KR102507836B1 (ko) 2023-03-07
JP2020136585A (ja) 2020-08-31
TW202036666A (zh) 2020-10-01
TWI726628B (zh) 2021-05-01
KR20210114519A (ko) 2021-09-23
JP6988843B2 (ja) 2022-01-05
US11626492B2 (en) 2023-04-11
WO2020170875A1 (ja) 2020-08-27
CN113454756A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR101669603B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
KR20140009565A (ko) 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
KR20200044930A (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN111902911B (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
CN111108583B (zh) 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法
CN113454756B (zh) 半导体外延晶片及其制造方法
TWI708279B (zh) 半導體磊晶晶圓的製造方法
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant