JP6724852B2 - エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6724852B2
JP6724852B2 JP2017083171A JP2017083171A JP6724852B2 JP 6724852 B2 JP6724852 B2 JP 6724852B2 JP 2017083171 A JP2017083171 A JP 2017083171A JP 2017083171 A JP2017083171 A JP 2017083171A JP 6724852 B2 JP6724852 B2 JP 6724852B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial layer
epitaxial
thickness
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017083171A
Other languages
English (en)
Other versions
JP2018182211A (ja
Inventor
祥泰 古賀
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017083171A priority Critical patent/JP6724852B2/ja
Publication of JP2018182211A publication Critical patent/JP2018182211A/ja
Application granted granted Critical
Publication of JP6724852B2 publication Critical patent/JP6724852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法に関する。
シリコンウェーハ上に単結晶シリコンをエピタキシャル成長させたエピタキシャルシリコンウェーハは、固体撮像素子などの各種半導体デバイスを作製する際の素材ウェーハとして用いるべく、様々な観点から開発が進められている。このエピタキシャルシリコンウェーハのエピタキシャル層の厚さを非破壊で測定する方法として、特許文献1,2に記載されるようなFTIR(Fourier Transform Infrared)法を用いる方法が知られている。
この方法は、図2の左側の光路に示すように、エピタキシャルシリコンウェーハ200のエピタキシャル層26の表面に赤外光L4を照射し、エピタキシャル層の表面28Aで反射する反射光L5と、シリコンウェーハ/エピタキシャル層の界面28Bで反射する反射光L6とを検出することで、これら反射光L5,L6の光路差に基づいてエピタキシャル層の厚さtを測定しようとするものである。具体的には、フーリエ変換赤外分光装置(FTIR装置)により取得される反射率スペクトルには、上記光路差に起因する干渉縞が観測される。この干渉縞の周期はエピタキシャル層の厚さtに逆比例するので、干渉縞の周期に基づいて厚さtを求める。
この方法では、照射した赤外光L4をシリコンウェーハ/エピタキシャル層の界面28Bで反射させる必要がある。このため、エピタキシャルシリコンウェーハ200の基板となるシリコンウェーハ20には、不純物(ドーパント)が1×1018atoms/cm以上の高濃度でドープされ、他方でエピタキシャル層26のドーパント濃度は、1×1017atoms/cm以下とする必要がある。このドーパント濃度差によって、シリコンウェーハ/エピタキシャル層の界面28Bで赤外光L4を反射させて、当該界面28Aを検出しようとするのである。実際、特許文献1には、シリコンエピタキシャル層が形成された膜厚測定用モニターウェーハの主表面全体に、FTIR法で使用する赤外光が反射する程度の濃度の不純物を拡散することを特徴とする膜厚測定用モニターウェーハの再生方法が記載されている。
このようにシリコンウェーハとエピタキシャル層との間のドーパント濃度差に基づいて、両者の界面をFTIR法で検出しようとする場合、照射光は、特許文献2の段落[0003]にも記載されるように、波数4000〜400cm−1(すなわち波長2.5〜25μm)の中赤外領域から遠赤外領域の赤外光であった。さらに特許文献2には、照射光を波数500cm−1以下の遠赤外光としたうえで、反射スペクトルを最大エントロピー法で周波数解析することによって、2層以上のエピタキシャル層が形成されてなる多層エピタキシャルウェーハにおいて、各エピタキシャル層の厚さを個別に測定できることが記載されている。
特開2003−109991号公報 特開平10−223715号公報
しかしながら、本発明者は、シリコンウェーハとエピタキシャル層との間のドーパント濃度差に基づいて両者の界面をFTIR法で検出する従来のエピタキシャル層の厚さ測定方法には、以下に示す2つの問題があるとの認識に至った。
第1に、図2に示すシリコンウェーハ/エピタキシャル層の界面28Bを検出しようとする場合、既述のとおり、シリコンウェーハ20のドーパント濃度は1×1018atoms/cm以上の高濃度とする必要がある。しかし、この場合、エピタキシャル層26の成長時にエピタキシャルウェーハ20に加わる熱によって、エピタキシャルウェーハ20中のドーパントがエピタキシャル層26に拡散し、エピタキシャル層26の界面28B近傍にもドーパント高濃度領域が不可避的に形成される。そのため、FTIR法による測定の際、図2の右側の光路に示すように、エピタキシャル層26の表面に照射される赤外光L4のうち当該表面で反射せずにエピタキシャル層内に侵入する光は、実際には、シリコンウェーハ/エピタキシャル層の界面28Bで反射するのではなく、それよりも浅いドーパント高濃度領域の表面28Cで反射する反射光L6’となる。そして、FTIR装置では、エピタキシャル層の表面28Aで反射する反射光L5と、上記反射光L6’とを検出して、両者の光路差に基づいて厚さを求める。このため、実際の測定値としては、真の厚さtよりも小さい厚みt’が出力されることになる。このように、ドーパント拡散に起因して、測定されるエピタキシャル層厚さの精度が不十分になるという問題がある。
この点、従来メモリデバイスやロジックデバイス用のエピタキシャルシリコンウェーハでは、エピタキシャル層の表層側のみにデバイスを形成するため、エピタキシャル層の厚さの測定精度が不十分でもあまり問題視されていなかった。しかしながら近年、撮像デバイス用などのエピタキシャルシリコンウェーハでは、デバイス性能の向上に伴い、エピタキシャル層が薄くなり、エピタキシャル層のほぼ全ての厚さ領域にデバイスを形成されるようになり、その結果、エピタキシャル層の厚さを高精度に測定することが求められるようになってきた。
第2に、従来の測定方法でエピタキシャル層の厚さを求めるためには、既述のように一定以上のドーパント濃度差が必要である。このため、従来の測定方法では、基板となるシリコンウェーハのドーパント濃度が1×1018atoms/cm以上で、エピタキシャル層のドーパント濃度が1×1017atoms/cm以下のエピタキシャルシリコンウェーハに対してはエピタキシャル層の厚さ測定が可能であるが、それ以外の、例えば基板が高抵抗(低ドーパント濃度)のエピタキシャルシリコンウェーハでは、エピタキシャル層の厚さが測定できない。すなわち、厚さ測定可能なエピタキシャルシリコンウェーハに制約があるという問題がある。
以上説明したように、従来のエピタキシャル層の厚さ測定方法では、基板となるシリコンウェーハが高抵抗(低ドーパント濃度)の場合には厚さ測定ができないうえに、シリコンウェーハが低抵抗(高ドーパント濃度)の場合には、ドーパント拡散に起因して厚さ測定精度が得られないというジレンマがあった。
そこで本発明は、上記課題に鑑み、適用可能なエピタキシャルシリコンウェーハの制約がなく、しかも、より高精度にエピタキシャル層の厚さを測定することが可能な、エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法を提供することを目的とする。
また、本発明は、正確な所望厚さのエピタキシャル層を有するエピタキシャルシリコンウェーハを製造することが可能な、エピタキシャルシリコンウェーハの製造方法を提供することも目的とする。
上記課題を解決すべく、本発明者は、シリコンウェーハとエピタキシャル層との間のドーパント濃度差とは全く異なるメカニズムによって、エピタキシャル層の厚さを測定する手法を鋭意検討した。そして、エピタキシャル層の形成前にシリコンウェーハ表面にイオンを注入して、シリコンウェーハの表層部(すなわち、エピタキシャル層の直下)をイオン注入欠陥領域にすると、このイオン注入欠陥領域の表面をFTIR法で検出できるのではないかとの着想に至った。
さらに検討を進めたところ、FTIR法を適用すべく、イオン注入欠陥領域を形成したエピタキシャルシリコンウェーハに、従来と同じ中赤外光や遠赤外光を照射しても、イオン注入欠陥領域の表面を検出することはできなかった。しかしながら、従来とは異なる近赤外光を照射したところ、イオン注入欠陥領域の表面を検出することができることがわかった。しかも、従来の中赤外光や遠赤外光を照射して界面が検出できる程度のドーパント濃度差があるエピタキシャルシリコンウェーハであっても、近赤外光を照射した場合には、ドーパント拡散によりエピタキシャル層に形成されるドーパント高濃度領域の表面は検出せずに、イオン注入欠陥領域の表面のみを検出できることがわかった。
したがって、近赤外光を用いたFTIR法によってイオン注入欠陥領域の表面を検出する手法によれば、ドーパント拡散に起因する厚さ測定精度の低下を回避できる結果、高精度にエピタキシャル層の厚さを測定することができ、しかも、基板となるシリコンウェーハやエピタキシャル層のドーパント濃度の制約なく、全てのエピタキシャルシリコンウェーハに対して厚さ測定が可能である。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)シリコンウェーハの表面からイオンを注入して、該シリコンウェーハの表層部をイオン注入欠陥領域とする工程と、
前記シリコンウェーハの前記イオン注入欠陥領域上にエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャルシリコンウェーハの前記エピタキシャル層に近赤外光を照射して得られる反射光を検出することにより、前記エピタキシャル層の厚さを測定する工程と、
を有することを特徴とするエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法。
(2)前記イオンが、シリコン結晶中において電気的不活性となる元素のイオンである、上記(1)に記載のエピタキシャル層厚の測定方法。
(3)前記イオンが、炭素、窒素、ネオン、アルゴン、水素、及びヘリウムから選択される1種以上のイオンである、上記(2)に記載のエピタキシャル層厚の測定方法。
(4)前記イオンが分子イオンである、上記(1)〜(3)のいずれか一項に記載のエピタキシャル層厚の測定方法。
(5)前記分子イオンが炭素及び水素を含む、上記(4)に記載のエピタキシャル層厚の測定方法。
(6)前記シリコンウェーハのドーパント濃度が1×1018atoms/cm未満である、上記(1)〜(5)に記載のエピタキシャル層厚の測定方法。
(7)テストシリコンウェーハの表面からイオンを注入して、該テストシリコンウェーハの表層部をイオン注入欠陥領域とする工程と、
前記テストシリコンウェーハの前記イオン注入欠陥領域上に、目標厚さとなるようにあらかじめ設定したエピタキシャル成長条件下でテストエピタキシャル層を形成して、エピタキシャル層厚測定用エピタキシャルシリコンウェーハを得る工程と、
前記エピタキシャル層厚測定用エピタキシャルシリコンウェーハの前記テストエピタキシャル層に近赤外光を照射して得られる反射光を検出することにより、前記テストエピタキシャル層の厚さを測定する工程と、
前記目標厚さと測定された前記テストエピタキシャル層の厚さとの差に基づいて、前記エピタキシャル成長条件を調整して補正エピタキシャル成長条件を決定する工程と、
前記補正エピタキシャル成長条件下で、シリコンウェーハ上にエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得る工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
本発明のエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法によれば、適用可能なエピタキシャルシリコンウェーハの制約がなく、しかも、より高精度にエピタキシャル層の厚さを測定することができる。
本発明のエピタキシャルシリコンウェーハの製造方法を用いることにより、正確な所望厚さのエピタキシャル層を有するエピタキシャルシリコンウェーハを製造することができる。
(A)〜(D)は、本発明の一実施形態によるエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法を説明するための模式的ウェーハ断面図である。 従来のエピタキシャル層厚の測定方法を説明するための模式的ウェーハ断面図である。
(エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法)
図1を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法を説明する。本実施形態の方法は、シリコンウェーハ10の表面10Aからイオン12を注入して、該シリコンウェーハ10の表層部をイオン注入欠陥領域14とする工程(図1(A),(B))と、このシリコンウェーハ10のイオン注入欠陥領域14上にエピタキシャル層16を形成して、エピタキシャルシリコンウェーハ100を得る工程(図1(C))と、このエピタキシャルシリコンウェーハ100のエピタキシャル層16に近赤外光L1を照射して得られる反射光L2,L3を検出することにより、エピタキシャル層16の厚さtを測定する工程(図1(D))と、を有する。
エピタキシャル層16の厚さtは、エピタキシャル層の表面18Aで反射する反射光L2と、シリコンウェーハ/エピタキシャル層の界面18Bで反射する反射光L3をFTIR装置で検出して、これら反射光L2,L3の光路差に起因して反射スペクトルに観測される干渉縞の周期から、求めることができる。
シリコンウェーハ10にイオン12を注入すると、シリコンウェーハ10の表層部はイオン注入欠陥領域14となる。ここで、「イオン注入欠陥領域」とは、シリコンウェーハ10のうち、イオンが注入されることによってシリコン単結晶内に生じた格子間シリコン又は空孔が存在する領域を意味する。このイオン注入欠陥領域14はエピタキシャル層16の直下に形成されるので、イオン注入欠陥領域14の表面は、シリコンウェーハ/エピタキシャル層の界面18Bと実質的に一致する。そこで本実施形態では、このイオン注入欠陥領域14の表面をFTIR法で検出することで、エピタキシャル層16の厚さtを測定する。
イオン注入欠陥領域14の表面を検出するためには、エピタキシャル層16に照射する照射光L4を近赤外光にする必要がある。ここで本明細書では、一般的な分類に従い、「近赤外光」は波長0.7μm超え2.5μm以下の赤外光、「中赤外光」は波長2.5μm超え4μm以下の赤外光、「遠赤外光」は波長4μm超え1000μm以下の赤外光を意味するものとする。本実施形態では、照射光L4を近赤外光のみにすることにより、この光をイオン注入欠陥領域14の表面で反射させることができる。しかも、シリコンウェーハ10とエピタキシャル層16との間に、従来の中赤外光や遠赤外光を照射して界面が検出できる程度のドーパント濃度差があるがゆえに、エピタキシャル層内にドーパント高濃度領域が形成されていたとしても、照射光L4が近赤外光である場合には、当該ドーパント高濃度領域の表面ではなく、イオン注入欠陥領域14の表面で効果的に反射する。そのため、本実施形態では、エピタキシャル層16の厚さtを高精度に測定することができる。なお、照射光L4は、近赤外光の中でも特に発光中心波長が1.1〜1.4μmの範囲の近赤外光とすることが好ましい。なお、「発光中心波長」とは、光源が発する光のスペクトルにおいて、最も高い光量を示す波長を意味する。
照射光L4の波長は、FTIR装置に備え付けるレーザ光源を適宜選択することにより、決定することができる。本実施形態では、一般的なFTIR装置で照射する赤外光とは異なる近赤外光を照射するため、レーザ光源としては、スーパールミネッセンスダイオード等を用いることができる。それ以外のFTIR装置の構成は、特に限定されず、例えば従来と同様とすることができる。また、FTIR装置で取得した反射率スペクトルから厚さを算出するための周波数解析の方法も、特に限定されず、定法とすることができる。
〔シリコンウェーハ〕
シリコンウェーハ10としては、表面にエピタキシャル層を有しないバルクの単結晶シリコンウェーハが挙げられる。また、エピタキシャルシリコンウェーハのゲッタリング能力を高める観点から、シリコンウェーハ10に炭素および/または窒素を添加してもよい。さらに、シリコンウェーハ10に任意のドーパントを所定濃度添加して、低抵抗ウェーハ又は高抵抗ウェーハとしてもよいし、ドーパントを添加しなくてもよい。本実施形態は、従来技術のようにシリコンウェーハとエピタキシャル層との間のドーパント濃度差に基づいて両者の界面を検出しようとするものではないため、シリコンウェーハ10のドーパント濃度は1×1018atoms/cm未満とすることができる。すなわち、本実施形態を適用可能なシリコンウェーハには何らの制約もない。
〔エピタキシャル層〕
イオン注入欠陥領域14上に形成するシリコンエピタキシャル層16は、一般的な条件により形成することができる。例えば、エピタキシャル成長に先立ち行われる水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、エピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものである。引き続き、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法によりシリコンウェーハ10上に単結晶シリコンをエピタキシャル成長させることができる。エピタキシャル層16の厚さは特に限定されないが、1〜15μmの範囲内とすることができる。また、本実施形態は、厚さの測定精度が高いことから、エピタキシャル層16の厚さが小さい場合、例えば5μm以下の場合に特に効果的である。
本実施形態は、従来技術のようにシリコンウェーハとエピタキシャル層との間のドーパント濃度差に基づいて両者の界面を検出しようとするものではないため、エピタキシャル層16のドーパント濃度にも何らの制約がない。
〔イオン照射条件〕
注入するイオンは、モノマーイオンでも分子イオンであってもよい。ここで、「分子イオン」とは、共有結合または錯体を作る2つまたはそれより多くの原子から構成されるイオンであり、通常2〜50個程度の原子からなる分子に正電荷または負電荷を与え、イオン化したものを意味する。モノマーイオンの発生装置または分子イオンの発生装置としては、従来の装置を用いることができる。
ここで、モノマーイオンの場合、シリコンウェーハの表面から比較的深いところまで注入元素が到達することから、シリコンウェーハ表面におけるイオン注入欠陥の密度は相対的に低くなる。これに対して、分子イオンの場合、分子イオンに与えられる加速エネルギーが按分されて、1原子あたりの加速エネルギーが小さくなることから、注入元素はシリコンウェーハのごく表層部に留まり、その結果、シリコンウェーハ表面におけるイオン注入欠陥の密度が非常に高くなり、イオン注入欠陥領域14の表面が検出しやすくなる。よって、本実施形態では、シリコンウェーハに分子イオンを注入することが好ましく、これにより厚さの測定精度をさらに高くすることができる。
注入する元素は、イオンとして注入されることで上記イオン注入欠陥を形成するものであれば特に限定されないが、シリコン結晶中において電気的不活性となる元素であること、すなわちドーパントではないことが好ましい。注入元素がドーパントを含むと、イオン注入欠陥領域中のドーパントがエピタキシャル層に拡散し、デバイス特性に影響するおそれがあるからである。ただし、注入元素にドーパントが含まれていてドーパント拡散が生じたとしても、イオン注入欠陥領域の表面が変動することはないので、厚さ測定精度には影響しない。
注入する元素としては、シリコン結晶中において電気的不活性となる元素である炭素、窒素、ネオン、アルゴン、水素、及びヘリウムから選択される1種以上を挙げることができる。イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができる。
また、分子イオンは炭素及び水素を含むものとすることが好ましい。炭素はシリコンと同じIV族元素で電気的に不活性であり、水素はシリコン単結晶中において電気的に不活性だからである。具体的には、シクロヘキサン(C12)、ピレン(C1610)、ジベンジル(C1414)などを材料ガスとすれば、炭素および水素からなる分子C(3≦n≦16,3≦m≦10)のイオンを得ることができる。
照射エネルギーは、モノマーイオンを注入する場合も、クラスターイオンを注入する場合も、5〜200keVの範囲内とすることが一般的である。
イオンのドーズ量は、イオン注入時間を制御することにより調整することができ、イオン注入欠陥を形成できるドーズ量である限り特に限定されず、例えば1.0×1013〜5.0×1016atoms/cmの範囲内とすることができ、特に1.0×1014〜3.0×1015atoms/cmの範囲内とすることが好ましい。
(エピタキシャルシリコンウェーハの製造方法)
次に、本発明の一実施形態によるエピタキシャルシリコンウェーハの製造方法を説明する。一般的に、エピタキシャル層を形成するにあたっては、所望の目標厚みになるように予め、成膜時間、成長温度、ソースガス及びキャリアガスの流量等のエピタキシャル成長条件を決定する。しかしながら、同一のエピタキシャル成長条件を採用しても、使用するエピタキシャル成長装置によっては実際に形成されるエピタキシャル層の厚みは、その都度多少変動することがある。そこで本実施形態では、既述のエピタキシャル層厚の測定方法を利用して、エピタキシャル成長条件を調整することによって、正確な所望厚さのエピタキシャル層を有するエピタキシャルシリコンウェーハを製造することができる方法を提供するものである。
具体的には、まず図1(A),(B)に示すように、テストシリコンウェーハ10の表面からイオンを注入して、該テストシリコンウェーハ10の表層部をイオン注入欠陥領域14とする。次に、図1(C)に示すように、テストシリコンウェーハ10のイオン注入欠陥領域14上に、目標厚さtTargetとなるようにあらかじめ設定したエピタキシャル成長条件下でテストエピタキシャル層16を形成して、エピタキシャル層厚測定用エピタキシャルシリコンウェーハ100を得る。次に、図1(D)に示すように、エピタキシャル層厚測定用エピタキシャルシリコンウェーハ100のテストエピタキシャル層16に近赤外光L1を照射して得られる反射光L2,L3を検出することにより、実際に形成されたテストエピタキシャル層16の厚さtを測定する。以上の工程は、既述のエピタキシャル層厚の測定方法の各工程と同様である。
そして本実施形態では、目標厚さtTargetと、測定されたテストエピタキシャル層の厚さtとの差に基づいて、エピタキシャル成長条件を調整して補正エピタキシャル成長条件を決定し、この補正エピタキシャル成長条件下で、別のシリコンウェーハ上にエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得る。このようにすれば、得られたエピタキシャルシリコンウェーハにおいて、正確な所望厚さのエピタキシャル層を形成することができる。
例えば、目標厚さtTarget−実測厚さt>0の場合、次回のエピタキシャル成長時には、より厚いエピタキシャル層が形成できるように、エピタキシャル成長条件を調整する。例えば、成膜時間を長くする、成長温度を高くする、ソースガス流量を多くする、などの手法のうち1つ又は2つ以上の組み合わせを採用することができる。また、目標厚さtTarget−実測厚さt<0の場合、次回のエピタキシャル成長時には、より薄いエピタキシャル層が形成できるように、エピタキシャル成長条件を調整する。例えば、成膜時間を短くする、成長温度を低くする、ソースガス流量を少なくする、などの手法のうち1つ又は2つ以上の組み合わせを採用することができる。目標厚さtTarget−実測厚さt=0の場合には、エピタキシャル成長条件の調整は不要である。あるいは、目標厚さtTarget−実測厚さtが±1μmの範囲内であれば、本実施形態が有するわずかな測定誤差の範囲内と考えて、エピタキシャル成長条件を調整しないことでもよい。
(実験No.1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:3.0×1014atoms/cm、抵抗率:15Ωcm、酸素濃度:1.2×1018atoms/cm)を用意した。次に、分子イオン発生装置(日新イオン機器社製、CLARIS(登録商標))を用いて、シクロヘキサンよりC分子を生成して、1分子あたりのドーズ量を1×1014atoms/cmとして、シリコンウェーハの表面から注入して、イオン注入欠陥領域を形成した。1分子当りの加速電圧は80keVとした。
シリコンウェーハを深さ方向にSIMS(Secondary Iron Mass Spectrometry)測定して、炭素および水素の深さ方向濃度プロファイルを測定した。シリコンウェーハ表面から、200nm程度の範囲において、急峻なピークが確認された。すなわち、シリコンウェーハ表面から200nm程度の表層部をイオン注入欠陥領域とした。ウェーハ表面での炭素濃度は3×1019atoms/cmであった。
その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハのイオン注入欠陥領域上にシリコンエピタキシャル層(厚さ:10.0μm、ドーパント:リン、ドーパント濃度:8.6×1013atoms/cm、抵抗率:50Ωcm)をエピタキシャル成長させ、エピタキシャルシリコンウェーハを得た。
このエピタキシャルシリコンウェーハに対して、FTIR(Fourier Transform Infrared)装置を用いて、FTIR法によりエピタキシャル層の厚さを測定した。ここで、エピタキシャル層に照射する赤外光としては、スーパールミネッセンスダイオードを用いて発光中心波長1.31μm及び1.46μmの近赤外光を照射、発光中心波長3.0μmの中赤外光を照射、発光中心波長4.5μmの遠赤外光を照射、の4通りを行った。各測定においては、エピタキシャルシリコンウェーハのウェーハ中心と、ウェーハ端部から5mmの位置を90度間隔で4箇所、すなわち合計で5箇所の厚さを測定し、その平均値を表1に示した。
(実験No.2)
1分子あたりのドーズ量を1×1015atoms/cmとした以外は、実験No.1と同様の実験を行った。SIMS測定から特定されるイオン注入欠陥領域は、表層80nmであり、ウェーハ表面での炭素濃度は3×1020atoms/cmであった。
(実験No.3)
1分子あたりのドーズ量を3×1015atoms/cmとした以外は、実験No.1と同様の実験を行った。SIMS測定から特定されるイオン注入欠陥領域は、表層80nmであり、ウェーハ表面での炭素濃度は9×1020atoms/cmであった。
(実験No.4)
クラスターイオンの注入に代えて、COガスから炭素のモノマーイオンを生成し、ドーズ量1×1015atoms/cm、加速電圧80keVの条件で、シリコンウェーハ表面に注入したこと以外は、実験No.1と同様の実験を行った。SIMS測定から特定されるイオン注入欠陥領域は、表層250nmであり、ウェーハ表面での炭素濃度は1×1020atoms/cmであった。
(実験No.5)
イオン注入を行わないこと以外は、実験No.1と同様の実験を行った。
(実験No.6〜10)
シリコンウェーハを、ドーパント濃度:4.5×1018atoms/cm、抵抗率:0.01Ωcmとして、シリコンエピタキシャル層を、ドーパント濃度:4.5×1015atoms/cm、抵抗率:1Ωcmとした以外は、それぞれ実験No.1〜5と同様の実験を行った。
Figure 0006724852
(評価結果)
まず、実験No.2のエピタキシャルシリコンウェーハの断面を透過型電子顕微鏡(TEM:Transmission Electron Microscope)で観察したところ、イオン注入欠陥領域はアモルファス化しており、エピタキシャル層との界面が明確に視認できた。このエピタキシャル層の厚さをTEM画像から求めたところ、目標厚さのとおり10.0μmとなっていた。ここで、表1から明らかなように、イオン注入を行ったNo.1〜4,6〜9においては、近赤外光を照射した場合に、高精度な厚さ測定ができ、特にCクラスターイオンを注入したNo.1〜3,6〜8では、発光中心波長1.31μmの場合に測定厚さ平均が9.9〜10.2μmと、非常に高精度な厚さ測定ができた。
これに対して、No.1〜4で中赤外光又は遠赤外光を照射した場合には、厚さの測定ができなかった。これは、シリコンウェーハとエピタキシャル層との間のドーパント濃度差が十分でないためである。また、No.6〜9で中赤外光又は遠赤外光を照射した場合には、厚さの測定は可能であったものの、近赤外光を照射した場合に比べて、厚さの測定精度が劣っていた。これは、シリコンウェーハとエピタキシャル層との間のドーパント濃度差に基づいて厚みが算出されているためである。
また、イオン注入を行わなかったNo.5では、近赤外光、中赤外光、及び遠赤外光のいずれの場合でも、厚さの測定はできなかった。ただし、No.10では、No.6〜9と同様に、中赤外光又は遠赤外光を照射した場合に厚さの測定が可能であったが、精度は低かった。
本発明のエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法によれば、適用可能なエピタキシャルシリコンウェーハの制約がなく、しかも、より高精度にエピタキシャル層の厚さを測定することができる。よって、エピタキシャルシリコンウェーハを素材ウェーハとして、固体撮像素子などの各種半導体デバイスを作製する際に、エピタキシャル層の厚さを高精度に把握することができる。
100 エピタキシャル層厚測定用エピタキシャルシリコンウェーハ
10 シリコンウェーハ(テストシリコンウェーハ)
10A シリコンウェーハの表面
12 イオン
14 イオン注入欠陥領域
16 エピタキシャル層(テストエピタキシャル層)
18A エピタキシャル層の表面
18B シリコンウェーハ/エピタキシャル層の界面
L1 照射光(近赤外光)
L2 エピタキシャル層表面からの反射光
L3 シリコンウェーハ/エピタキシャル層の界面からの反射光
t エピタキシャル層の厚さ

Claims (7)

  1. シリコンウェーハの表面からイオンを注入して、該シリコンウェーハの表層部をイオン注入欠陥領域とする工程と、
    前記シリコンウェーハの前記イオン注入欠陥領域上にエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得る工程と、
    前記エピタキシャルシリコンウェーハの前記エピタキシャル層に、波長が0.7μm超え1.46μm以下の近赤外光を照射して得られる、前記エピタキシャル層の表面で反射する反射光、及び、前記シリコンウェーハと前記エピタキシャル層との界面で反射する反射光から、前記イオン注入欠陥領域の表面FTIR法で検出することにより、前記エピタキシャル層の厚さを測定する工程と、
    を有することを特徴とするエピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法。
  2. 前記イオンが、シリコン結晶中において電気的不活性となる元素のイオンである、請求項1に記載のエピタキシャル層厚の測定方法。
  3. 前記イオンが、炭素、窒素、ネオン、アルゴン、水素、及びヘリウムから選択される1種以上のイオンである、請求項2に記載のエピタキシャル層厚の測定方法。
  4. 前記イオンが分子イオンである、請求項1〜3のいずれか一項に記載のエピタキシャル層厚の測定方法。
  5. 前記分子イオンが炭素及び水素を含む、請求項4に記載のエピタキシャル層厚の測定方法。
  6. 前記シリコンウェーハのドーパント濃度が1×1018atoms/cm未満である、請求項1〜5のいずれか一項に記載のエピタキシャル層厚の測定方法。
  7. テストシリコンウェーハの表面からイオンを注入して、該テストシリコンウェーハの表層部をイオン注入欠陥領域とする工程と、
    前記テストシリコンウェーハの前記イオン注入欠陥領域上に、目標厚さとなるようにあらかじめ設定したエピタキシャル成長条件下でテストエピタキシャル層を形成して、エピタキシャル層厚測定用エピタキシャルシリコンウェーハを得る工程と、
    前記エピタキシャル層厚測定用エピタキシャルシリコンウェーハの前記テストエピタキシャル層に、波長が0.7μm超え1.46μm以下の近赤外光を照射して得られる、前記テストエピタキシャル層の表面で反射する反射光、及び、前記テストシリコンウェーハと前記テストエピタキシャル層との界面で反射する反射光から、前記イオン注入欠陥領域の表面FTIR法で検出することにより、前記テストエピタキシャル層の厚さを測定する工程と、
    前記目標厚さと測定された前記テストエピタキシャル層の厚さとの差に基づいて、前記エピタキシャル成長条件を調整して補正エピタキシャル成長条件を決定する工程と、
    前記補正エピタキシャル成長条件下で、シリコンウェーハ上にエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得る工程と、
    を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
JP2017083171A 2017-04-19 2017-04-19 エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法 Active JP6724852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017083171A JP6724852B2 (ja) 2017-04-19 2017-04-19 エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017083171A JP6724852B2 (ja) 2017-04-19 2017-04-19 エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018182211A JP2018182211A (ja) 2018-11-15
JP6724852B2 true JP6724852B2 (ja) 2020-07-15

Family

ID=64277183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017083171A Active JP6724852B2 (ja) 2017-04-19 2017-04-19 エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6724852B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6988843B2 (ja) 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7141044B2 (ja) * 2019-05-15 2022-09-22 株式会社デンソー 膜厚測定方法
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法
CN111174716B (zh) * 2019-11-13 2021-11-02 西安奕斯伟材料科技有限公司 外延层厚度测试装置和方法
CN115727774B (zh) * 2022-12-02 2023-07-04 河北普兴电子科技股份有限公司 红外光谱仪测量外延层厚度的校准方法及校准片
JP7251909B1 (ja) * 2023-01-12 2023-04-04 直江津電子工業株式会社 拡散ウエハの製造方法および拡散ウエハの製造システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05142147A (ja) * 1991-07-29 1993-06-08 Rikagaku Kenkyusho 試料の界面評価法
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP5776670B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6477381B2 (ja) * 2015-09-16 2019-03-06 株式会社Sumco エピタキシャルウェーハの成膜条件決定方法、ならびにエピタキシャルウェーハの製造方法および製造装置

Also Published As

Publication number Publication date
JP2018182211A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP6724852B2 (ja) エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
Satta et al. P implantation doping of Ge: Diffusion, activation, and recrystallization
Barbagiovanni et al. Electronic structure study of ion-implanted Si quantum dots in a SiO 2 matrix: analysis of quantum confinement theories
JP6056772B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
CN113284795A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN108028185A (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
KR102029647B1 (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
JP2007317760A (ja) 半導体装置及びその製造方法
JP5938969B2 (ja) エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
US10872768B2 (en) Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device
JP6442817B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2019017118A1 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
Wasyluk et al. Investigation of stress and structural damage in H and He implanted Ge using micro‐Raman mapping technique on bevelled samples
JP6680378B2 (ja) Soiウェーハ
JP2008066648A (ja) 二次イオン質量分析装置の較正用標準試料及びその製造方法
JP7200919B2 (ja) エピタキシャルウェーハのゲッタリング能力評価方法およびエピタキシャルウェーハの製造方法
CN111801782B (zh) 碳浓度评价方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
EP0787839B1 (fr) Procédé d'étalonnage de température d'un réacteur d'épitaxie
JP2018148128A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
JP7416270B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
Héliou et al. Role of implantation temperature on residual damage in ion-implanted 6H-SiC
Kagadei et al. Production of shallow ion-implanted layers using rapid electron-beam annealing under the condition of transient-enhanced outdiffusion
Yoo et al. Ultraviolet (UV) Raman characterization of ultra-shallow ion implanted silicon
Razali Phosphorus activation and diffusion in germanium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6724852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250