CN108028185A - 碳化硅外延基板及制造碳化硅半导体装置的方法 - Google Patents

碳化硅外延基板及制造碳化硅半导体装置的方法 Download PDF

Info

Publication number
CN108028185A
CN108028185A CN201680052727.1A CN201680052727A CN108028185A CN 108028185 A CN108028185 A CN 108028185A CN 201680052727 A CN201680052727 A CN 201680052727A CN 108028185 A CN108028185 A CN 108028185A
Authority
CN
China
Prior art keywords
silicon carbide
main surface
epitaxy substrate
carbide epitaxy
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680052727.1A
Other languages
English (en)
Other versions
CN108028185B (zh
Inventor
和田圭司
伊东洋典
寺尾岳见
神原健司
西口太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN108028185A publication Critical patent/CN108028185A/zh
Application granted granted Critical
Publication of CN108028185B publication Critical patent/CN108028185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种碳化硅外延基板，所述碳化硅外延基板包含碳化硅单晶基板和碳化硅层。所述碳化硅单晶基板具有第一主表面。所述碳化硅层在所述第一主表面上。所述碳化硅层包含在其与所述碳化硅单晶基板接触的表面的相反侧的第二主表面。所述第二主表面具有100mm以上的最大直径。所述第二主表面包括从所述第二主表面的外缘起算3mm以内的外周区域和由所述外周区域包围的中心区域。所述中心区域具有75ppm以下的雾度。

Description

碳化硅外延基板及制造碳化硅半导体装置的方法
技术领域
本公开涉及碳化硅外延基板以及制造碳化硅半导体装置的方法。本公开要求2015年10月13日提交的日本特开2015-202012号的优先权，并通过引用的方式将其全部公开内容并入本文中。
背景技术
日本特开2013-34007号公报(专利文献1)公开了一种碳化硅外延基板，其特征在于不具有短台阶聚并。
现有技术文献
专利文献
专利文献1：日本特开2013-34007号公报
发明内容
本公开的碳化硅外延基板包含碳化硅单晶基板和碳化硅层。碳化硅单晶基板具有第一主表面。碳化硅层位于第一主表面上。所述碳化硅层包含在其与所述碳化硅单晶基板接触的表面的相反侧的第二主表面。所述第二主表面具有100mm以上的最大直径。所述第二主表面包括从所述第二主表面的外缘起算3mm以内的外周区域和由所述外周区域包围的中心区域。所述中心区域具有75ppm以下的雾度。
附图说明
图1为显示本实施方案的碳化硅外延基板的构造的示意性平面图。
图2为显示本实施方案的碳化硅外延基板的构造的示意性剖视图。
图3为显示载流子浓度的测量位置的示意性平面图。
图4为沿图5中的IV-IV线(左侧)取的示意性剖视图以及沿图6中的IV-IV线(右侧)取的示意性剖视图。
图5为显示浅凹坑的示意性平面图。
图6为显示深凹坑的示意性平面图。
图7为显示浅凹坑(左侧)和深凹坑(右侧)的构造的示意性剖视图。
图8为显示深凹坑的第一实例的构造的示意性平面图。
图9为显示深凹坑的第二实例的构造的示意性平面图。
图10为显示深凹坑的第三实例的构造的示意性平面图。
图11为显示本实施方案的碳化硅外延基板的制造装置的构造的示意性透视侧视图。
图12为显示外延生长期间的条件控制的实例的时序图。
图13为显示外延生长期间的条件控制的详情的时序图。
图14为显示基座板附近的构造的第一实例的示意性平面图。
图15为显示基座板附近的构造的第二实例的示意性剖视图。
图16为显示梯形缺陷的构造的示意性平面图。
图17为沿图16中的XVII-XVII线取的示意性剖视图。
图18为沿图16中的XVIII-XVIII线取的示意性剖视图。
图19为图16中的XIX区域的放大图。
图20为显示三角形缺陷的构造的示意性平面图。
图21为示意性显示本实施方案的碳化硅半导体装置的制造方法的流程图。
图22为显示本实施方案的碳化硅半导体装置的制造方法的第一步骤的示意性剖视图。
图23为显示本实施方案的碳化硅半导体装置的制造方法的第二步骤的示意性剖视图。
图24为显示本实施方案的碳化硅半导体装置的制造方法的第三步骤的示意性剖视图。
图25为显示击穿电荷(QBD)与累积故障率(F)之间的关系的威布尔(Weibull)图。
图26为显示雾度与击穿电荷(QBD)之间的关系的图。
具体实施方式
[本公开的实施方案的说明]
在下面的说明中，相同或相应的要素将由相同的参考符号表示，并且将不重复其相同的说明。关于本说明书中的晶体学指标，个别取向由[]表示，集合取向由<>表示，并且个别平面由()表示，集合平面由{}表示。通常，通过在数字之上放置“-”(横杠)来表示晶体学上的负指数，但是在本说明书中通过在数字之前放置负号来表示。此外，在下面的说明中，关于碳化硅(SiC)的晶面，可以将(000-1)面称作“C(碳)面”，并且可以将(0001)面称作“Si(硅)面”。
(1)根据本公开的碳化硅外延基板100包含碳化硅单晶基板10和碳化硅层20。碳化硅单晶基板10具有第一主表面11。碳化硅层20在第一主表面11上。碳化硅层20包含在其与碳化硅单晶基板10接触的表面14的相反侧的第二主表面12。第二主表面12具有100mm以上的最大直径。第二主表面12包括从第二主表面12的外缘124起算3mm以内的外周区域125和由外周区域125包围的中心区域126。中心区域126具有75ppm以下的雾度。
据认为绝缘膜的可靠性与碳化硅外延基板的在其上形成绝缘膜的表面的表面粗糙度有关。作为用于量化表面粗糙度的程度的指标，例如已知算术平均粗糙度(Ra)和通过三维扩展Ra而获得的Sa等。例如，通过用白光干涉显微镜观察碳化硅外延基板的表面能够测量Sa。例如，观察视野为250μm×250μm。也就是说，Sa和Ra为在碳化硅外延基板的表面中的局部区域处测量的粗糙度，因此它们可能不表示整个表面的粗糙度。因此，用作绝缘膜的可靠性的一个指标的击穿电荷(QBD)与诸如Ra或Sa的表面粗糙度之间可能不具有相关性。
因此，为了评价绝缘膜的可靠性，本发明人着眼于指标“雾度”。雾度是表示在表面中的散射程度的指标。具体地，将诸如激光束的光发射到碳化硅外延基板的表面上，并观察所述光的散射光。将雾度定义为散射光强度对入射光强度的比率(单位：ppm)。本发明人研究的结果发现，雾度的值与击穿电荷QBD有很强的相关性。
此外，本发明人对雾度与击穿电荷QBD之间的关系进行了详细研究。结果发现，当雾度变为一定值以下(具体地，75ppm以下)时，击穿电荷QBD急剧增加。随着击穿电荷QBD越大，绝缘膜的可靠性越高。即，本发明人已经发现，在碳化硅外延基板的表面上形成的绝缘膜的可靠性能够通过将所述表面的雾度值设定为75ppm以下来进行改善。
(2)在根据上述(1)所述的碳化硅外延基板100中，第二主表面12可以为(0001)面或从(0001)面倾斜8°以下的面。
根据上述(2)的碳化硅外延基板100具有形成在碳化硅单晶基板10的Si面侧的碳化硅层20。计算源于作为掺杂剂供应的气体的氮和源于所述气体以外的氮的总和作为碳化硅层20中的载流子浓度。在捕获到碳化硅层20中的氮中，将源于除了作为掺杂剂供应的气体以外的氮称作背景。例如，据认为背景为源于反应室内的残留的氮。
在Si面侧的外延生长中，当与C面侧的外延生长相比时，背景浓度的变化量相对于C/Si比的变化量大。因此，在Si面侧的外延生长中，通过改变C/Si比能够容易地降低背景。另一方面，在Si面侧的外延生长中，为了提高背景浓度在面内方向上的均匀性，需要提高C/Si比在面内方向上的均匀性。此外，当使用高C/Si比的条件在Si面侧形成外延层时，存在碳化硅层中的背景浓度降低，而碳化硅层的表面平坦度劣化的趋势。也就是说，在Si面侧的外延生长中，难以在改善碳化硅层中的载流子浓度的面内均匀性的同时改善碳化硅层的表面平坦性。
根据本实施方案的碳化硅外延基板100，在Si面侧的外延生长中，通过使用后述的制造方法，能够在改善碳化硅层中的载流子浓度的面内均匀性的同时改善碳化硅层的表面平坦度。
(3)在根据上述(2)所述的碳化硅外延基板100中，在与第二主表面12平行的方向上，在碳化硅层20中载流子浓度的标准偏差对载流子浓度的平均值的比率可以为4％以下。平均值可以为2×1016cm-3以下。
根据本公开的碳化硅外延基板100，在碳化硅层20的面内的载流子浓度的标准偏差对载流子浓度的平均值的比率为4％以下。所述比率是按通过将载流子浓度的标准偏差(σ)除以载流子浓度的平均值(ave)而获得的值的百分比确定的。在下文中，可以将比率(σ/ave)称作“面内均匀性”。面内均匀性表明，随着其值越小，载流子浓度分布越均匀。应该指出，本申请中的载流子浓度是指有效的载流子浓度。例如，当碳化硅层包含电子和空穴时，有效载流子浓度按电子密度与空穴密度之差的绝对值来计算。稍后将说明用于测量载流子浓度的方法。
(4)在根据上述(2)或(3)所述的碳化硅外延基板100中，可以在第二主表面12中存在沟槽部80，所述沟槽部80沿第二主表面12在一个方向上延伸、在所述一个方向上的宽度为其在与所述一个方向垂直的方向上的宽度的两倍以上、并且从第二主表面12起算的最大深度为10nm以下。
(5)在根据上述(4)所述的碳化硅外延基板中，沟槽部80可以包括第一沟槽部81和与第一沟槽部81连接的第二沟槽部82。第一沟槽部81可以位于所述一个方向上的沟槽部80的一个端部。第二沟槽部82可以从第一沟槽部81起沿一个方向延伸而到达与所述一个端部相反侧的另一个端部、并且从第二主表面起算的深度可以比第一沟槽部81的最大深度小。
(6)在根据上述(2)～(5)中任一项所述的碳化硅外延基板100中，可以在第二主表面12中存在源于贯通螺旋位错的凹坑2。凹坑2可以具有1000个cm-2以下的面密度。在凹坑2内，凹坑2的从第二主表面12起算的最大深度可以为8nm以上。
(7)在根据上述(6)所述的碳化硅外延基板100中，凹坑2可以具有100个cm-2以下的面密度。
(8)在根据上述(6)所述的碳化硅外延基板100中，凹坑2可以具有10个cm-2以下的面密度。
(9)在根据上述(6)所述的碳化硅外延基板100中，凹坑2可以具有1个cm-2以下的面密度。
(10)在根据上述(6)～(9)中任一项所述的碳化硅外延基板100中，在凹坑2内，凹坑2的从第二主表面12起算的最大深度可以为20nm以上。
(11)在根据上述(6)～(10)中任一项所述的碳化硅外延基板100中，凹坑2可以具有平面形状，所述平面形状包括在第一方向上延伸的第一宽度51和在垂直于所述第一方向的第二方向上延伸的第二宽度52。第一宽度51可以为第二宽度52的两倍以上。
(12)在根据上述(1)所述的碳化硅外延基板100中，第二主表面12可以为(000-1)面或者为从所述(000-1)面倾斜8°以下的面。
上述(12)的碳化硅外延基板100具有形成在碳化硅单晶基板10的C面侧的碳化硅层20。在形成在C面侧的碳化硅层20中，当与形成在Si面侧的碳化硅层20相比时，例如，能够预期沟道迁移率的改善。然而，在碳化硅单晶基板10的C面侧，由于下述原因，难以在改善载流子浓度的面内均匀性的同时改善表面的平坦度。
如上所述，在Si面侧的外延生长中，当与在C面侧的外延生长相比时，背景浓度的变化量相对于C/Si比的变化量大。具体地，在Si面侧的外延生长中，通过使C/Si比在0.5～2的范围内变化，能够将背景浓度降低约2个数量级。然而，在C面侧的外延生长中，即使当C/Si比以类似方式改变时，背景浓度的变化也小于一个数量级。因此，在C面侧的外延生长中，难以通过与Si面侧相同的技术来降低背景。因此，为了提高载流子浓度的面内均匀性，需要充分降低能够成为背景的残留的氮。
据认为残留的氮源于吸附到周边构件的氮，所述周边构件配置在成膜装置的反应室内的碳化硅单晶基板周围。因此，据认为残留的氮对碳化硅单晶基板的外周部的影响比对其中心部的大。例如，通过所谓的焙烧能够减少残留的氮。例如，通过在生长期间提高反应室内的温度并降低反应室内的压力，能够促进吸附到周边构件的氮的解吸。由此，能够降低残留的氮浓度的绝对值。另一方面，在碳化硅单晶基板的面内难以保持均匀的温度分布。当温度分布变得不均匀时，在碳化硅单晶基板的面内的C/Si比也变得不均匀。结果，据认为碳化硅层中的载流子浓度的面内均匀性和碳化硅层的表面平坦度劣化。
从上述考虑，在C面侧的外延生长中，为了提高碳化硅层中的载流子浓度的面内均匀性，并改善碳化硅层的表面平坦度，认为有效的是在碳化硅单晶基板的面内使C/Si比的分布均匀。
根据本实施方案的碳化硅外延基板100，同样在C面侧的外延生长中，通过使用后述的制造方法，能够在提高碳化硅层中载流子浓度的面内均匀性的同时提高碳化硅层的表面平坦度。
(13)在根据上述(12)所述的碳化硅外延基板100中，在与第二主表面12平行的方向上，在碳化硅层20中载流子浓度的标准偏差对载流子浓度的平均值的比率可以为5％以下。所述平均值可以为2×1016cm-3以下。
(14)在根据上述(13)所述的碳化硅外延基板100中，所述比率可以为3％以下。
(15)在根据上述(13)所述的碳化硅外延基板100中，所述比率可以为2％以下。
(16)在根据上述(13)所述的碳化硅外延基板100中，所述比率可以为1％以下。
(17)在根据上述(12)～(16)中任一项所述的碳化硅外延基板100中，在第二主表面12中，作为梯形凹陷的梯形缺陷30可以具有0.5个cm-2以下的面密度，梯形缺陷30可以各自包括当在平面图中观察时与<11-20>方向相交的上底部32和下底部34，上底部32可以具有0.1μm以上且100μm以下的宽度，下底部34可以具有50μm以上且5000μm以下的宽度，上底部32可以包括突起部33，且下底部34可以包括多个台阶聚并35。
(18)在根据上述(12)～(17)中任一项所述的碳化硅外延基板100中，在第二主表面12中，三角形缺陷40可以具有0.5个cm-2以下的面密度。
(19)在根据上述(12)～(18)中任一项所述的碳化硅外延基板100中，碳化硅外延基板100可以具有50μm以下的弯曲度。所述“弯曲度(Bow)”为由“ASTM(美国测试和材料协会)F534”定义的值。
(20)在根据上述(1)～(19)中任一项所述的碳化硅外延基板100中，所述最大直径可以为150mm以上。
(21)在根据上述(1)～(20)中任一项所述的碳化硅外延基板100中，碳化硅层20可以具有5μm以上的厚度。
(22)根据本公开的制造碳化硅半导体装置300的方法包括以下步骤：准备根据上述(1)～(21)中任一项所述的碳化硅外延基板100；以及对碳化硅外延基板100进行加工。
[本公开实施方案的详情]
下文中，将说明本公开的一个实施方案(在下文中也称作“本实施方案”)，但是本实施方案不限于此。
(碳化硅外延基板)
如图1和2所示，本实施方案的碳化硅外延基板100具有碳化硅单晶基板10和碳化硅层20。碳化硅单晶基板10包括第一主表面11和与第一主表面11相反侧的第三主表面13。碳化硅层20包括与碳化硅单晶基板10接触的第四主表面14以及与第四主表面14相反侧的第二主表面12。如图1所示，碳化硅外延基板100可以具有在第一方向101上延伸的第一平坦部5。碳化硅外延基板100可以具有在第二方向102上延伸的第二平坦部(未示出)。第一方向101例如为<11-20>方向。第二方向102例如为<1-100>方向。
碳化硅单晶基板10(下文中可简称作“单晶基板”)由碳化硅单晶构成。碳化硅单晶的多型例如为4H-SiC。在电子迁移率、介电强度等方面，4H-SiC比其他多型更优异。碳化硅单晶基板10例如包含诸如氮的n型杂质。碳化硅单晶基板10的导电型例如为n型。第一主表面11例如为{0001}面或者从{0001}面倾斜8°以下的面。当第一主表面11从{0001}面倾斜时，第一主表面11的法线的倾斜方向例如为<11-20>方向。
碳化硅层20为形成在碳化硅单晶基板10上的外延层。碳化硅层20位于第一主表面11上。碳化硅层20与第一主表面11接触。碳化硅层20例如含有诸如氮的n型杂质。碳化硅层20的导电型例如为n型。包含在碳化硅层20中的n型杂质的浓度可以高于包含在碳化硅单晶基板10中的n型杂质的浓度。碳化硅层20例如具有5μm以上的厚度。碳化硅层20可以具有10μm以上、15μm以上、或者20μm以上的厚度。碳化硅层20的厚度的上限没有特别限制。碳化硅层20的厚度的上限例如可以为150μm。
如图1所示，第二主表面12具有100mm以上的最大直径111。最大直径111可以为150mm以上、200mm以上或者250mm以上。最大直径111的上限没有特别的限制。最大直径111的上限例如可以为300mm。
第二主表面12例如可以为{0001}面或者从{0001}面倾斜8°以下的面。具体地，第二主表面12可以为(0001)面或者为从(0001)面倾斜8°以下的面。第二主表面12的法线的倾斜方向(偏离方向)例如可以为<11-20>方向。从{0001}面的倾斜角(偏角)可以为1°以上或者2°以上。偏角可以为7°以下或者6°以下。
如图1所示，第二主表面12包括外周区域125和由外周区域125包围的中心区域126。外周区域125为从第二主表面12的外缘124起算在3mm以内的区域。换句话说，在第二主表面12的径向方向上，外缘124与外周区域125和中心区域126之间的边界之间的距离112为3mm。
(雾度)
中心区域126具有75ppm以下的雾度。雾度可以为50ppm以下、25ppm以下或者20ppm以下。雾度值越小越优选。
例如，使用雷泰光电股份有限公司(Lasertec Corporation)制造的SICA来测量雾度。具体地，导出通过将每边1.8mm±0.2mm的一个观察测量视野分割成64个区域而得到的矩形区域中的最大雾度值。一个观察视野包括1024×1024像素的成像区域。通过用Sobel滤波器计算观察视野的水平方向和垂直方向的边缘强度，并且导出其绝对值来获得最大雾度值。通过上述程序，在中心区域126的整个表面中观察到各观察视野中的最大雾度值，所述中心区域126为除了外周区域125之外的第二主表面12的区域。将在各个观察视野中的最大雾度值的平均值定义为中心区域126中的雾度值。
(弯曲度)
期望碳化硅外延基板100为具有较小翘曲的基板。换句话说，期望第二主表面12是如图2所示的基本平坦的。具体地，碳化硅外延基板100可以具有50μm以下的弯曲度。弯曲度可以为40μm以下、30μm以下或者20μm以下。
(载流子浓度的面内均匀性)
例如，碳化硅层20含有氮作为掺杂剂。在碳化硅层20中，载流子浓度的平均值可以为2×1016cm-3以下。载流子浓度的平均值可以为1×1016cm-3以下、9×1015cm-3以下或者8×1015cm-3以下。此外，载流子浓度的平均值可以例如为1×1015cm-3以上、5×1015cm-3以上或者6×1015cm-3以上。
在与第二主表面12平行的方向上，碳化硅层20中的载流子浓度的标准偏差对载流子浓度的平均值的比率(σ/ave)可以为4％以下。所述比率的值越小越优选，并且所述比率理想地为零。所述比率可以为3％以下、2％以下或者1％以下。
接着，将对测量载流子浓度的方法进行说明。载流子浓度例如用水银探针型C-V测量装置进行测量。例如，探针的面积为0.01cm2。第二主表面12包括从外缘124起算在5mm以内的外周区域123和由外周区域123包围的中心区域122。在中心区域122中测量载流子浓度。换句话说，不对外周区域123中的载流子浓度进行测量。例如，在中心区域122中，将通过第二主表面12的中心且与第一方向101平行的直线大致等分为12份而得到的位置定义为测量位置。类似地，将通过第二主表面12的中心并且与第二方向102平行的直线大致等分为12份而获得的位置定义为测量位置。将两条直线的交点定义为测量位置之一。如图3所示，在中心区域122中的总计25个测量位置处测量载流子浓度。算出总计25个测量位置处的载流子浓度的平均值和标准偏差。
如图2所示，碳化硅层20包括表面层区域29和底层区域26。表面层区域29为从第二主表面12朝向第四主表面14在与第二主表面12垂直的方向上延伸并且从第二主表面12起算在10μm以内的区域。通过施加的电压来调节测量深度。底层区域26为夹在表面层区域29与缓冲层27之间的区域。在表面层区域29中测量载流子浓度。对测量数据绘图，其中1/C2在纵坐标轴上示出，并且V在横坐标轴上示出。根据测量数据的直线的斜率来估计载流子浓度。
(浅凹坑)
如图4和5所示，沟槽部80可以存在于第二主表面12中。当在第二主表面12的平面图中观察(即，沿垂直于第二主表面12的方向观察的视野)时，沟槽部80沿第二主表面12在一个方向上延伸。更具体地，沟槽部80沿台阶流动(step-flow)生长方向8延伸，所述台阶流动生长方向8沿着相对于(0001)面的偏角的偏离方向。也就是说，沟槽部80沿相对于<11-20>方向在±5°以下的范围内的方向上、或者沿相对于<01-10>方向在±5°以下的范围内的方向上延伸。
如图5所示，沟槽部80在所述一个方向上具有宽度117，所述宽度117为其在垂直于所述一个方向的方向上的宽度119的2倍以上，优选5倍以上。宽度117为15μm以上且50μm以下，并且优选为25μm以上且35μm以下。宽度119为1μm以上且5μm以下，并优选为2μm以上且3μm以下。
如图4所示，沟槽部80从存在于碳化硅层20中的贯通位错25起沿台阶流动生长方向8延伸，所述台阶流动生长方向8沿着偏角的偏离方向。更具体地，沟槽部80包括形成在贯通位错25上的第一沟槽部81以及与第一沟槽部81连接并从第一沟槽部81起沿台阶流动生长方向8延伸的第二沟槽部82。
第一沟槽部81形成在台阶流动生长方向8上沟槽部80的一个端部(图4的左端部)。另外，第一沟槽部81从第二主表面12起算的最大深度114为10nm以下。最大深度114为在整个沟槽部80中的最大深度。第一沟槽部81具有宽度116，其优选为1μm以下，并且更优选为0.5μm以下。
如图4所示，第二沟槽部82从其与第一沟槽部81连接的部分起延伸而到达与所述一个端部相反侧的另一个端部(图4中的右端部)。换句话说，第二沟槽部82从第一沟槽部81起沿一个方向8延伸而到达与所述一个端部相反侧的另一个端部。第二沟槽部82从第二主表面12起算具有深度113，所述深度113比第一沟槽部81的最大深度114小。更具体地，第二沟槽部82在保持比第一沟槽部81的最大深度114浅的深度的同时沿台阶流动生长方向8延伸。深度113优选为3nm以下，更优选为2nm以下，且还优选为1nm以下。另外，第二沟槽部82具有宽度118，所述宽度118例如为20μm以上，并优选为25μm以上。
例如，第二主表面12中的沟槽部80具有10/mm2以上的面密度。面密度可以为100/mm2以上。面密度的上限可以为1000/mm2。
如图4和6所示，可以在第二主表面12中设置凹坑90。如图4所示，凹坑90源于从碳化硅单晶基板10延伸到碳化硅层20的贯通位错25。凹坑90具有最大深度115，其大于10nm，且更具体地大于20nm。如图6所示，当在平面图中观察(即，从垂直于第二主表面12的方向观察)时，凹坑90可以具有三角形形状。
(深凹坑)
如图7所示，最大深度小于8nm的浅凹坑1和最大深度为8nm以上的深凹坑2可以存在于第二主表面12中。这些凹坑可以源于外延层中的贯通螺旋位错(TSD)、贯通刃型位错(TED)等。凹坑2为沟槽状的微观缺陷。据认为凹坑2源于碳化硅层20中的贯通螺旋位错、贯通刃型位错和贯通混合位错。在本申请的说明书中，包含螺旋位错成分的贯通混合位错也被认为是贯通螺旋错位。
在第二主表面12中，源于贯通螺旋位错且具有8nm以上的最大深度152的凹坑2可以具有1000个cm-2以下的面密度。凹坑2的面密度越低，则是越期望的。凹坑的面密度可以为100个cm-2以下、10个cm-2以下或者1个cm-2以下。在第二主表面12中，可以存在源于贯通刃型位错并且具有小于8nm的最大深度的凹坑1。
在第二主表面12中，源于贯通螺旋位错并且具有20nm以上的最大深度152的凹坑2可以具有1000个cm-2以下的面密度。具有20nm以上的最大深度的凹坑2也能够通过后述的缺陷检查装置的形状定义来检测。源于贯通螺旋位错并且具有20nm以上的最大深度的凹坑2的面密度可以为100个cm-2以下、10个cm-2以下或者1个cm-2以下。
图8～10为分别显示凹坑2的示例性平面形状的示意图。凹坑2的平面形状可以具有诸如图8中所示的圆形凹坑60的圆形形状、诸如图9中所示的三角形凹坑70的三角形形状或者诸如图10中所示的棒状凹坑50的棒状形状。
棒状凹坑50可以具有在第三方向103上延伸的第一宽度51和在与第三方向103垂直的第四方向104上延伸的第二宽度52。第一宽度51为第二宽度52的两倍以上。第一宽度51可以为第二宽度52的五倍以上。第一宽度51例如可以为5μm以上或者25μm以上。第一宽度51例如可以为50μm以下或者35μm以下。第二宽度52例如可以为1μm以上或者2μm以上。第二宽度52例如可以为5μm以下或者4μm以下。第三方向103例如可以为<11-20>方向或<01-10>方向。
(测量凹坑的方法)
通过蚀刻凹坑法或X射线形貌法能够确认凹坑是否源于贯通螺旋位错。当碳化硅层20形成在碳化硅单晶基板10的(0001)面侧时，使用蚀刻凹坑法。利用蚀刻凹坑法，例如能够如下所述区分源于贯通螺旋位错的凹坑。需要说明的是，本文中所示的蚀刻条件仅仅是实例，例如蚀刻条件可以随外延层的厚度、掺杂浓度等而改变。以下条件假定外延层的厚度为约10μm～50μm的情况。
使用氢氧化钾(KOH)熔体进行蚀刻。KOH熔体的温度设定为约500℃～约550℃。蚀刻时间设定为约5分钟～约10分钟。蚀刻之后，使用Nomarski微分干涉显微镜观察第二主表面12。当与源于贯通刃型位错的凹坑相比时，源于贯通螺旋错位的凹坑形成更大的蚀刻凹坑。源于贯通螺旋位错的蚀刻凹坑例如具有六角形的平面形状，且六角形的对角线的长度通常为约30μm～约50μm。源于贯通刃型位错的蚀刻凹坑例如具有六角形的平面形状，并且小于源于贯通螺旋位错的蚀刻凹坑。在源于贯通刃型位错的蚀刻凹坑中，六角形的对角线通常具有约15μm～约20μm的长度。
当碳化硅层20形成在碳化硅单晶基板10的(000-1)面侧时，使用X射线形貌法。当碳化硅层具有约10μm～约50μm的厚度时，衍射矢量g可以设定为g＝11～28，并且穿透长度可以设定为约20μm。当与贯通刃型位错相比时，以更强的对比度观察贯通螺旋位错。
能够使用AFM(原子力显微镜)来测量凹坑内从主表面起算的最大深度。作为AFM，例如能够采用Veeco制造的“Dimension 300”等。作为AFM的悬臂，Bruker制造的“NCHV-10V”等是合适的。AFM的条件可以如下设置。将测量模式设置为轻敲模式。轻敲模式下的测量区域设置为每边5μm的正方形。对于轻敲模式下的采样，将测量区域内的扫描速度设置为一个循环5秒，扫描线的数量设置为512，并且各扫描线的测量点的数量设置为512点。悬臂的受控位移设定为15.50nm。
“沟槽部”的形状能够通过使用包含共焦微分干涉显微镜的缺陷检查装置观察第二主表面12来确定。作为包含共焦微分干涉显微镜的缺陷检查装置，能够使用由雷泰光电股份有限公司制造的WASAVI系列“SICA 6X”等。物镜设定为具有10倍的倍率。使用上述标准试样来确定缺陷检查装置的检测灵敏度的阈值。由此，能够通过使用所述缺陷检查装置定量地评价形成在测量试样中的“沟槽部”的形状。
使用AFM测量和缺陷检查装置一起测量从第二主表面12起算最大深度为8nm以上的凹坑的面密度。通过将AFM测量中的深度数据与共焦显微镜测量中的凹坑图像相关联来定义具有8nm以上的最大深度的凹坑的形状。分析第二主表面12的整个表面以检测满足所述定义的任何凹坑。通过将检测到的凹坑的数量除以测量面积来计算凹坑的面密度。需要说明的是，该测量中的整个表面通常不包括不被用于半导体装置的区域。不被用于半导体装置的区域例如为从第二主表面12的外缘124起算在3mm以内的外周区域125。
(成膜装置)
接着，将对用于本实施方案的碳化硅外延基板100的制造方法的成膜装置200的构造进行说明。
如图11所示，成膜装置200例如为热壁型CVD(化学气相沉积)装置。成膜装置200主要具有加热元件220、石英管204、绝热体205以及感应加热线圈206。被加热元件220包围的空间为反应室201。反应室201具备用于保持碳化硅单晶基板10的基座板210。基座板210是可旋转的。将碳化硅单晶基板10以第一主表面11面朝上的方式放置在基座板210上。
加热元件220例如由石墨制成。感应加热线圈206缠绕在石英管204的外周边周围。通过向感应加热线圈206供应预定的交流电，加热元件220被加热。由此，反应室201被加热。
成膜装置200还具有进气口207和排气口208。排气口208与未示出的排气泵连接。图11中的箭头表示气体的流动。载气、原料气体和掺杂气体从进气口207引入反应室201，并从排气口208排出。反应室201内的压力按照供给的气体的量与排出的气体的量之间的平衡来调节。下文中，将对在本公开的制造方法中要考虑的事项进行说明。
(基座板的配置)
通常，将基座板210和单晶基板10配置在反应室201的轴向方向上的大致中心处。在本公开中，基座板210和单晶基板10可以相对于反应室201的中心配置在下游侧，即更靠近排气口208的一侧，从而充分地进行原料气体的分解反应，直到原料气体到达单晶基板10。预计由此，在单晶基板的面内C/Si比的分布将变得均匀。
在本公开中，将预测原料气体中的Si源气体的分解反应变得显著的位置称作分解点213(参见图11)。在分解点213处，由Si源气体的热分解产生的Si气体的量急剧增加。在分解点213之后，Si气体的量向下游侧逐渐减少。相反，由C源气体的热分解产生的C气体的量在分解点213附近不呈现最大值并单调减少。因此，单晶基板10的面内的实际C/Si比随单晶基板10的配置而变化。本文中使用的实际C/Si比不是指由Si源气体的流量和C源气体的流量简单计算的C/Si比，而是指因热分解产生的C气体中所含的C原子数对因热分解产生的Si气体中所含的Si原子数的比率。
如果在分解点213与单晶基板10之间没有设置足够的距离，则在单晶基板的外周部与单晶基板的中心部之间的C/Si比将产生显著的差异。因此可以想象，捕获的N的量在碳化硅层20的面内变化，并且载流子浓度的面内均匀性劣化。如上所述，期望在分解点213与单晶基板10之间设置足够的距离。分解点213与单晶基板10之间的距离153(见图11)例如可以设置为约30mm以上且约150mm以下。
类似地，如果氨气在单晶基板10的上游侧未充分地热分解，则因氨气的热分解在单晶基板10上产生的N的量变化。因此，期望在氨气的分解点与单晶基板10之间设置足够的距离。由此，能够在单晶基板10的上游侧促进氨气的热分解。这导致在单晶基板10上的N的量的变化较小，并且能够改善载流子浓度的面内均匀性。
(感应加热线圈)
通常，在如图10所示的成膜装置200中，感应加热线圈206以恒定的卷绕密度沿装置的轴向卷绕。卷绕的密度[卷绕数/m]为在装置的轴向上单位长度的卷绕的数量。在本公开中，感应加热线圈的卷绕密度可以在装置的轴向上改变。例如，与进气口207相邻的第一区域221、配置单晶基板10的第三区域223以及位于第一区域221与第三区域223之间的第二区域222可以分别具有不同的卷绕密度。例如，为了使分解点213更靠近进气口207，可以将第一区域221中的卷绕密度设定为高于第二区域222中的卷绕密度。或者，为了使单晶基板10的面内的温度分布均匀，可以将第三区域223中的卷绕密度设定为高于第二区域222中的卷绕密度。
(制造碳化硅外延基板的方法)
接着，将对本实施方案的碳化硅外延基板的制造方法进行说明。
首先，例如通过升华法制造6H多型的碳化硅单晶。例如通过使用线锯对碳化硅单晶进行切割来准备碳化硅单晶基板10。碳化硅单晶基板10具有第一主表面11和与第一主表面11相反侧的第三主表面13。第一主表面11例如为从(0001)面倾斜8°以下的面。如图11所示，将碳化硅单晶基板10配置在基座板210的凹部中，使得第一主表面11从基座板210露出。接着，使用成膜装置200通过外延生长在碳化硅单晶基板10上形成碳化硅层20。
图12为显示本公开的外延生长中的条件控制的实例的时序图。第一时间点(t1)表示将单晶基板10配置在基座板210上的时间点。在第一时间点(t1)，反应室201内的温度接近室温，并且反应室201内的压力等于大气压力。从第二时间点(t2)开始，反应室201内的压力开始下降。在第三时间点(t3)，反应室201内的压力达到第一压力(P1)。第一压力(P1)例如为约1×10-6Pa。
从第三时间点(t3)开始升温。在本公开中，反应室201内的温度可以在升温期间从第四时间点(t4)至第五时间点(t5)保持在第一温度(T1)下。第一温度(T1)例如可以为约900℃～约1300℃。保持时间例如可以为约5分钟～约20分钟。通过该操作，可期待基座板210的温度与单晶基板10的温度之间的偏差的减小以及单晶基板10的面内的温度分布均匀。
从第五时间点(t5)再开始升温。在本公开中，可以在升温期间从第六时间点(t6)开始引入用作载气的氢气(H2)。在第六时间点(t6)的第二温度(T2)例如可以为约1300℃～约1500℃。氢气的流量(FH)例如可以为约50slm～约200slm或者约100slm～约150slm。流量单位“slm”表示标准条件(0℃，101.3kPa)下的“L/分钟”。通过该操作，例如可期待反应室201内残留的氮减少。
通过引入氢气，反应室201内的压力从第一压力(P1)变为第二压力(P2)。第二压力(P2)例如可以为约5kPa以上且约40kPa以下或者约5kPa以上且约15kPa以下。
在第七时间点(t7)，反应室201内的温度达到第三温度(T3)。第三温度(T3)为进行外延生长的生长温度。第三温度(T3)例如可以为约1500℃～约1700℃或约1550℃～约1650℃。
从第八时间点(t8)开始引入原料气体和掺杂气体。在本公开中，将氨气(NH3)用作掺杂气体。通过使用氨气，能够期待面内均匀性的提高。氨气可以在被引入反应室201之前的阶段预先热分解。除了氨气之外，掺杂气体可以还包含例如氮气(N2)等。
原料气体包括Si源气体和C源气体。作为Si源气体，例如能够使用硅烷(SiH4)气体、乙硅烷(Si2H6)气体、二氯硅烷(SiH2Cl2)气体、三氯硅烷(SiHCl3)气体、四氯化硅(SiCl4)气体等。作为C源气体，例如能够使用甲烷(CH4)气体、乙烷(C2H6)气体、丙烷(C3H8)气体、乙炔(C2H2)气体等。
从第八时间点(t8)到第九时间点(t9)，通过外延生长在碳化硅单晶基板10上形成碳化硅层20。在通过外延生长形成碳化硅层20的同时，基座板210旋转。碳化硅层20包括缓冲层27和形成在缓冲层27上的漂移层28(见图2)。
如图13所示，从第八时间点(t8)到时间点(t81)，形成缓冲层27。在形成缓冲层27的步骤中，反应室201内的温度(T3)例如为1630℃。基座板210的转数(R1)例如为60rpm。反应室201内的压力(P2)为8kPa。硅烷气体的流量(FS1)为46sccm，且丙烷气体的流量(FC1)为14sccm。例如，硅烷对氢气的体积比为0.04％。原料气体的C/Si比(A1)例如为0.9。从第八时间点(t8)到时间点(t81)，例如花费约5分钟以上且约10分钟以下。
接着，从时间点(t81)到时间点(t83)，实施转换步骤。具体地，从时间点(t81)到时间点(t82)，基座板210的转数从第一转数(R1)减少到第二转数(R2)。第一转数(R1)例如为60rpm。第二转数(R2)例如为小于10rpm。从时间点(t81)到时间点(t83)，反应室201内的温度(T3)例如为1630℃，反应室201内的压力(P2)为8kPa，硅烷气体的流量(FS1)为46sccm，丙烷气体的流量(FC1)为14sccm，硅烷对氢气的体积比例如为0.04％，并且原料气体的C/Si比(A1)例如为0.9。从时间点(t82)到时间点(t83)，基座板210的转数可以保持在第二转数(R2)。
接着，从时间点(t83)到第九时间点(t9)，在缓冲层27上形成漂移层28。具体地，从时间点(t83)到时间点(t84)，基座板210的转数从第二转数(R2)增加到第一转数(R1)。在基座盘210的转数增加的同时，反应室201内的温度(T3)例如为1630℃，且反应室201内的压力(P2)为8kPa。从时间点(t83)到时间点(t84)，硅烷气体的流量从第一流量(FS1)增加到第二流量(FS2)。第一流量(FS1)例如为46sccm。第二流量(FS2)例如为92sccm。从时间点(t83)到时间点(t84)，丙烷气体的流量从第一流量(FC1)增加到第二流量(FC2)。第一流量(FC1)例如为14sccm。第二流量(FC2)例如为30sccm。原料气体的C/Si比从第一比率(A1)增加到第二比率(A2)。第一比率(A1)例如为0.9。第二比率(A2)例如为1.0。从时间点(t83)到时间点(t84)，例如花费约3分钟到约30分钟。
从时间点(t83)到时间点(t84)，硅烷气体的流量可以从第一流量(FS1)先减小到低于第一流量(FS1)的流量，然后增加到第二流量(FS2)。类似地，从时间点(t83)到时间点(t84)，丙烷气体的流量可以从第一流量(FC1)先减小到低于第一流量(FC1)的流量，然后增加到第二流量(FC2)。
从时间点(t84)到第九时间点(t9)，反应室201内的温度(T3)例如为1630℃。基座板210的转数(R1)例如为60rpm。反应室201内的压力(P2)为8kPa。硅烷气体的流量(FS2)为92sccm，且丙烷气体的流量(FC2)为30sccm。硅烷对氢气的体积比例如为0.08％。原料气体的C/Si比(A2)例如为1.0。从时间点(t84)到第九时间点(t9)，例如花费约一个小时。
如图12所示，在第九时间点(t9)，停止原料气体的供应，且开始降低反应室201内的温度。在反应室201的温度降低到接近室温之后，在第十时间点(t10)，将反应室201向大气打开。在第十一时间点(t11)，将碳化硅外延基板100从成膜装置200移出。
需要说明的是，可以在形成漂移层的步骤中实施以下步骤。由此，期待抑制凹坑形成的效果。
如图4和7所示，漂移层28可以包括第一层23和第二层24。形成漂移层28的步骤可以包括形成第一层23的步骤、重构第一层23的表面的步骤以及形成第二层24的步骤。
在形成第一层的步骤中的原料气体例如可以为硅烷气体和丙烷气体的混合气体。在形成第一层的步骤中，将原料气体的C/Si比调节为小于1。C/Si比例如可以为0.5以上、0.6以上或者0.7以上，只要C/Si比小于1即可。此外，C/Si比例如可以为0.95以下、0.9以下或者0.8以下。硅烷气体的流量和丙烷气体的流量例如可以在约10sccm～约100sccm的范围内适当调节，以达到期望的C/Si比。
在形成第一层的步骤中的成膜速率例如可以为约3μm/小时以上且约30μm/小时以下。第一层的厚度例如为0.1μm以上且150μm以下。第一层的厚度可以为0.2μm以上、1μm以上、10μm以上或者15μm以上。此外，第一层的厚度可以为100μm以下、75μm以下或者50μm以下。
接着，实施重构第一层的表面的步骤。重构表面的步骤可以在形成第一层的步骤之后连续地进行。或者，可以在形成第一层的步骤与重构所述表面的步骤之间设置预定的停止时间。在重构表面的步骤中，基座的温度可以增加约10℃～30℃。
在重构表面的步骤中，使用包括原料气体和氢气的混合气体，所述原料气体具有小于1的C/Si比。原料气体的C/Si比可以低于形成第一层的步骤中的C/Si比。C/Si比可以为0.5以上、0.6以上或者0.7以上，只要C/Si比小于1即可。此外，C/Si比例如可以为0.95以下、0.9以下或者0.8以下。
在重构表面的步骤中，可以使用与在形成第一层的步骤和后述的形成第二层的步骤中使用的原料气体不同的原料气体。以这种方式，可期待增强抑制凹坑形成的效果。例如，可以设想如下的构造：在形成第一层的步骤和后述的形成第二层的步骤中使用硅烷气体和丙烷气体，而在重构表面的步骤中，使用二氯硅烷和乙炔。
在重构表面的步骤中，在与形成第一层的步骤和后述的形成第二层的步骤相比时，可以降低原料气体的流量对氢气的流量的比率。由此，可期待增强抑制深凹坑形成的效果。
混合气体中氢气的流量例如可以为约100slm以上且约150slm以下。氢气的流量例如可以为约120slm。混合气体中Si源气体的流量例如可以为1sccm以上且5sccm以下。Si源气体的流量的下限可以为2sccm。Si源气体的流量的上限可以为4sccm。混合气体中C源气体的流量例如可以为0.3sccm以上且1.6sccm以下。C源气体的流量的下限可以为0.5sccm或0.7sccm。C源气体的流量的上限可以为1.4sccm或1.2sccm。
在重构表面的步骤中，期望调节各种条件，使得氢气的蚀刻与利用原料气体的外延生长相当。例如，可以设想调节氢气的流量和原料气体的流量以使成膜速率达到约0±0.5μm/小时。成膜速率可以调节到约0±0.4μm/小时，可以调节到约0±0.3μm/小时，可以调节到约0±0.2μm/小时，或可以调节到约0±0.1μm/小时。由此，可期待增强抑制凹坑形成的效果。
重构表面的步骤中的处理时间例如为约30分钟以上且约10小时以下。处理时间可以为8小时以下、6小时以下、4小时以下或者2小时以下。
在重构第一层的表面之后，实施在该表面上形成第二层的步骤。使用C/Si比为1以上的原料气体形成第二层24(参见图4和图7)。C/Si比例如可以为1.05以上、1.1以上、1.2以上、1.3以上或者1.4以上，只要C/Si比为1以上即可。此外，C/Si比可以为2.0以下、1.8以下或者1.6以下。
形成第二层的步骤中的原料气体可以与形成第一层的步骤中使用的原料气体相同或不同。原料气体例如可以为硅烷气体和丙烷气体。硅烷气体的流量和丙烷气体的流量例如可以在约10sccm～约100sccm的范围内进行适当调节，以达到期望的C/Si比。载气的流量例如可以为约50slm～约200slm。
形成第二层的步骤中的成膜速率例如可以为约5μm/小时以上且约100μm/小时以下。第二层例如具有1μm以上且150μm以下的厚度。第二层的厚度可以为5μm以上、10μm以上或者15μm以上。此外，第二层的厚度可以为100μm以下、75μm以下或者50μm以下。
第二层的厚度可以与第一层的厚度相同或不同。第二层可以比第一层薄。第二层的厚度对第一层的厚度的比率例如可以为约0.01以上且约0.9以下。在此，厚度的比率表示通过将第二层的厚度除以经受了重构表面的步骤的第一层的厚度而获得的值。厚度的比率可以为0.8以下、0.7以下、0.6以下、0.5以下、0.4以下、0.3以下、0.2以下或者0.1以下。由此，可期待增强抑制凹坑形成的效果。
接着，将对用于进一步改善载流子浓度的面内均匀性的方法进行说明。
如图14所示，第二箭头92表示基座板210旋转的方向。此外，第一箭头91表示原料气体流动的方向。原料气体包括掺杂剂气体。如第一箭头91所示，原料气体沿一个方向流动。然而，由于基座板210旋转，所以向碳化硅单晶基板10的原料气体的供应在基座板210的旋转方向上大致均匀。
期望地，基座板210和加热元件220由具有低氮浓度的材料构成，从而降低碳化硅层20中的氮的背景浓度。在图14中，第三箭头93表示从基座板210放出的氮，且第四箭头94表示从加热元件220放出的氮。当基座板210和加热元件220含有氮时，如第三箭头93和第四箭头94所示将所述氮与原料气体一起供应给碳化硅单晶基板10和碳化硅层20，并且所述氮充当氮的背景。
由于背景的影响，载流子浓度(氮浓度)的面内均匀性降低。在将碳化硅层20中的氮浓度设定为低浓度的情况下，这样的趋势是显著的。将氮浓度设定为低浓度的情况例如为将氮浓度设定为2×1016cm-3以下的情况。
因此，本实施方案采用其中基座板210和加热元件220中含有的氮的浓度低的构造。图15为显示基座板210附近的构造的示意性剖视图。如图15所示，基座板210包括第一基础构件211和覆盖第一基础构件211的第一涂层部212。另外，加热元件220包括第二基础构件225和覆盖第二基础构件225的第二涂层部226。
第一基础构件211和第二基础构件225例如由碳材料构成。第一基础构件211和第二基础构件225中的氮浓度优选为10ppm以下，更优选为5ppm以下。第一涂层部212和第二涂层部226例如由碳化硅(SiC)、碳化钽(TaC)等构成。第一涂层部212和第二涂层部226中的氮浓度优选为10ppm以下，更优选为5ppm以下。第一涂层部212的表面的算术平均粗糙度(Ra)可以小于或等于要与第一涂层部212接触的单晶基板10的第三主表面13的算术平均粗糙度(Ra)。由此，可期待单晶基板的面内的温度分布均匀。
在图15中，第五箭头95表示从第一基础构件211放出的氮，且第六箭头96表示从第一涂层部212放出的氮。另外，第七箭头97表示从第二基础构件225放出的氮，且第八箭头98表示从第二涂层部226放出的氮。如上所述，通过将各个构件中的氮浓度设定为低浓度，能够充分地减少这些氮。由此，能够将碳化硅层20中的氮的背景浓度设定为1×1015cm-3以下。
(碳化硅外延基板的变形例)
接着，将对本实施方案的变形例的碳化硅外延基板的构造进行说明。如图1所示，变形例的碳化硅外延基板100的第二主表面12可以为(000-1)面或者从(000-1)面倾斜8°以下的面。第二主表面12的法线的倾斜方向(偏离方向)例如可以为<11-20>方向。从(000-1)面倾斜的角度(偏角)可以为1°以上、2°以上或者3°以上。偏角可以为7°以下或者6°以下。
在碳化硅层20中，载流子浓度的平均值为2×1016cm-3以下。载流子浓度的平均值可以为1×1016cm-3以下、9×1015cm-3以下或者8×1015cm-3以下。此外，载流子浓度的平均值例如可以为1×1015cm-3以上、5×1015cm-3以上或者6×1015cm-3以上。
在与第二主表面12平行的方向上，碳化硅层20中载流子浓度的标准偏差对载流子浓度的平均值的比率(σ/ave)可以为5％以下。比率的值越小越优选，并且所述比率理想地为零。所述比率可以为4％以下、3％以下、2％以下或者1％以下。
如图3所示，第二主表面12包括外周区域123、中间区域127和中心部121。由外周区域123和中间区域127构成的区域为从第二主表面12的外缘124起算朝向第二主表面12的中心在30mm以内的区域。
(梯形缺陷)
根据本公开，能够降低第二主表面12中的梯形缺陷的缺陷密度。也就是说，在本公开中，第二主表面12中的梯形缺陷可以具有0.5个cm-2以下的缺陷密度。梯形缺陷的缺陷密度越低越优选，且梯形缺陷的缺陷密度理想地为零。梯形缺陷的缺陷密度可以为0.3个cm-2以下、0.1个cm-2以下或者0.01个cm-2以下。
梯形缺陷为第二主表面12中的梯形凹陷。如图16所示，梯形缺陷30包括与<11-20>方向相交的上底部32和下底部34。上底部32的宽度155为0.1μm以上且100μm以下。下底部34的宽度156为50μm以上且5000μm以下。
图17为沿图16中的XVII-XVII线取的示意性剖视图。如图17所示，上底部32可以包括突起部33。突起部33可以大致位于上底部32的中心。在上底部32中，突起部33相对于突起部33之外的部分突起。突起部33具有约5nm以上且约20nm以下的高度157。例如能够使用白光干涉显微镜(例如由尼康株式会社(Nikon Corporation)制造的“BW-D507”)测量突起部33的高度157。能够采用汞灯作为白光干涉显微镜的光源。观察的视野能够设定为250μm×250μm。
图18为沿图16中的XVIII-XVIII线取的示意性剖视图。图18中的角度θ对应于偏角。在梯形缺陷30内，即在上底部32与下底部34之间的区域中，碳化硅层20的表面稍微向单晶基板10凹进。换句话说，梯形缺陷30包括形成在第二主表面12中的凹部。梯形缺陷30可以在单晶基板10与碳化硅层20之间的界面处具有起点31。如图17所示，从起点31延伸的位错可以与上述突起部33连接。
图19为图16中的区域XIX的放大图。如图19所示，下底部34可以包括多个台阶聚并35。“台阶聚并”是指线性缺陷，其中多个原子台阶形成束并且产生1nm以上的高度差。例如，台阶聚并中的高度差的大小可以为约1nm～约5nm。例如，能够使用AFM来测量台阶聚并的高度差的大小。包括在下底部34中的台阶聚并的数量可以例如为约2～约100或者约2～约50。包括在下底部34中的台阶聚并的数量也能够通过用AFM观察下底部34来计数。
作为AFM，例如能够采用Veeco制造的“Dimension 300”等。作为AFM的悬臂，由Bruker制造的“NCHV-10V”等是合适的。AFM的条件如下设置。将测量模式设置为轻敲模式。将轻敲模式下的测量区域设置为每边20μm的正方形。测量深度设置为1.0μm。对于轻敲模式下的采样，测量区域内的扫描速度设置为一个循环5秒，扫描线的数量设置为512，并且各个扫描线的测量点的数量设置为512点。悬臂的受控位移设定为15.50nm。
(三角形缺陷)
根据本公开，能够减少第二主表面12中的三角形缺陷的缺陷密度。也就是说，在本公开中，第二主表面12中的三角形缺陷可以具有0.5个cm-2以下的密度。如图20所示，三角形缺陷40为第二主表面12中的三角形凹陷。三角形缺陷40包括与<11-20>方向相交的边。各边的长度为约1μm～约1000μm。三角形缺陷的缺陷密度越低，则越优选，且三角形缺陷的缺陷密度理想地为零。三角形缺陷的缺陷密度可以为0.3个cm-2以下、0.1个cm-2以下或者0.01个cm-2以下。
(缺陷密度的测量方法)
例如，能够通过使用Nomarski型光学显微镜(例如，由Olympus Corporation制造的“MX-51”)来观察第二主表面12中的梯形缺陷和三角形缺陷。例如通过在50倍～400倍的倍率下对第二主表面12的整个表面进行分析，并将检测到的各类型的缺陷的数量除以第二主表面12的面积，能够计算梯形缺陷和三角形缺陷的缺陷密度。需要说明的是，通常，上述整个表面不包括不被用于半导体装置的区域。不被用于半导体装置的区域例如为从基板边缘起算3mm的区域。
接着，将对变形例的碳化硅外延基板的制造方法进行说明。在变形例的碳化硅外延基板的制造方法中，将碳化硅单晶基板10配置在基座板210上，使得碳化硅单晶基板10的第二主表面12面朝上(参见图11)。第二主表面12为(000-1)面或从(000-1)面倾斜8°以下的面。其他步骤与所述实施方案的制造方法中的相同，因此不再重复。
(碳化硅半导体装置的制造方法)
接着，将对本实施方案的碳化硅半导体装置300的制造方法进行说明。
本实施方案的碳化硅半导体装置的制造方法主要具有外延基板准备步骤(S10：图21)和基板加工步骤(S20：图21)。
首先，实施碳化硅外延基板准备步骤(S10：图21)。具体地，通过上述制造碳化硅外延基板的方法准备碳化硅外延基板。
接着，实施基板加工步骤(S20：图21)。具体地，通过加工碳化硅外延基板来制造碳化硅半导体装置。例如，“加工”包括各种类型的加工如离子注入、热处理、蚀刻、氧化膜形成、电极形成、切割等。也就是说，基板加工步骤可以包括如下中的至少任意一种：离子注入、热处理、蚀刻、氧化膜形成、电极形成和切割。
在下文中，将对作为示例性碳化硅半导体装置的MOSFET(金属氧化物半导体场效应晶体管)的制造方法进行说明。基板加工步骤(S20：图21)包括离子注入步骤(S21：图21)、氧化膜形成步骤(S22：图21)、电极形成步骤(S23：图21)和切割步骤(S24：图21)。
首先，实施离子注入步骤(S21：图21)。例如，将诸如铝(Al)的p型杂质注入到在其上形成有具有开口的掩模(未示出)的第二主表面12中。由此，形成具有p型导电型的主体区132。接着，例如将诸如磷(P)的n型杂质注入到主体区132内的预定位置。由此，形成具有n型导电型的源区133。接着，将诸如铝的p型杂质注入源区133内的预定位置。由此，形成具有p型导电型的接触区134(参见图22)。
在碳化硅层20中，除主体区132、源区133和接触区134之外的部分作为漂移区131。源区133通过主体区132与漂移区131隔开。离子注入可以用加热到约300℃以上且约600℃以下的碳化硅外延基板100来实施。在离子注入之后，对碳化硅外延基板100实施活化退火。通过活化退火，注入到碳化硅层20中的杂质被活化，并且在各个区域中产生载流子。活化退火的气氛例如可以为氩气(Ar)气氛。活化退火的温度例如可以为约1800℃。活化退火的时间例如可以为约30分钟。
接着，实施氧化膜形成步骤(S22：图21)。例如，通过在含氧的气氛中加热碳化硅外延基板100，在第二主表面12上形成氧化膜136(参见图23)。氧化膜136例如由二氧化硅(SiO2)等构成。氧化膜136用作栅极绝缘膜。用于热氧化处理的温度例如可以为约1300℃。热氧化处理的时间例如可以为约30分钟。
在形成氧化膜136之后，可以进一步在氮气气氛中进行热处理。例如，可以在约1100℃下在一氧化氮(NO)、一氧化二氮(N2O)等的气氛中进行约1小时热处理。其后，可以在氩气气氛中进一步进行热处理。例如，可以在约1100℃～约1500℃下的氩气气氛中进行约1小时热处理。
接着，实施电极形成步骤(S23：图21)。在氧化膜136上形成第一电极141。第一电极141用作栅电极。第一电极141例如通过CVD法形成。第一电极141例如由含有杂质且具有导电性的多晶硅等构成。第一电极141形成在面对源区133和主体区132的位置处。
接着，形成覆盖第一电极141的层间绝缘膜137。层间绝缘膜137例如通过CVD法形成。层间绝缘膜137例如由二氧化硅等构成。层间绝缘膜137以与第一电极141和氧化膜136接触的方式形成。接着，通过蚀刻除去预定位置处的氧化膜136和层间绝缘膜137。由此，源区133和接触区134从氧化膜136露出。
例如，通过溅射法在暴露部分处形成第二电极142。第二电极142用作源极。第二电极142例如由钛、铝、硅等构成。在形成第二电极142之后，例如在约900℃～约1100℃的温度下对第二电极142和碳化硅外延基板100进行加热。由此，第二电极142和碳化硅外延基板100彼此欧姆接触。接着，以与第二电极142接触的方式形成互连层138。互连层138例如由包含铝的材料构成。
接着，在第三主表面13上形成第三电极143。第三电极143用作漏电极。第三电极143例如由含有镍和硅的合金(例如NiSi等)构成。
接着，实施切割步骤(S24：图21)。通过沿切割线进行切割将碳化硅外延基板100分割成多个半导体芯片。由此制造碳化硅半导体装置300(参见图24)。
尽管以上以MOSFET为例对本公开的碳化硅半导体装置的制造方法进行了说明，但是本公开的制造方法不限于此。本公开的制造方法可应用于例如各种碳化硅半导体装置如IGBT(绝缘栅双极晶体管)、SBD(肖特基(Schottky)势垒二极管)、晶闸管、GTO(门极关断晶闸管)、PiN二极管等。
(评价1)
1.1试样的制造
首先，准备试样1和2的碳化硅外延基板100。使用本实施方案的制造方法来制造试样2的碳化硅外延基板100。具体地，在如图13中所示的从时间点(t8)到时间点(t9)变化的基座板的旋转数、硅烷的流量、丙烷的流量和C/Si比的条件下，形成碳化硅层20。具体地，从时间点(t83)到时间点(t84)，C/Si比从0.9(A1)变化到1.0～1.1(A2)(参见图13)。与此相对，在试样1的碳化硅外延基板中，在从时间点(t8)到时间点(t9)的基座板的旋转数、硅烷的流量、丙烷的流量和C/Si比基本保持恒定的条件下，形成碳化硅层20。具体地，从时间点(t8)到时间点(t9)，C/Si比保持为1.5以上。需要说明的是，试样1和2的碳化硅外延基板100的第二主表面12为相对于(0001)面具有4°偏角的面。
接着，对试样1和2的碳化硅外延基板100实施上述基板加工步骤(S20：图21)。由此，由各个试样制造芯片形状的18个MOSFET。
1-2.实验条件
通过恒定电流TDDB(时间相关介质击穿)对碳化硅半导体装置的长期可靠性进行评价。环境温度为25℃。电流密度为20mA/cm2。
1-3.MOSFET可靠性的评价结果
图25为显示恒定电流TDDB测量结果的威布尔图。在图25中，纵坐标轴表示在威布尔概率纸上绘制的累积故障率(F)，且横坐标轴表示击穿电荷(QBD)[单位：C/cm2]。击穿电荷是直到MOSFET击穿时通过栅极绝缘膜的总电荷量。击穿电荷越大，长期可靠性越高。在图25中，包括正方形图例的绘图组表示由试样1的碳化硅外延基板100制造的MOSFET。包括菱形图例的绘图组表示由试样2的碳化硅外延基板100制造的MOSFET。
如图25所示，在由试样1的碳化硅外延基板100制造的MOSFET中，在约63％的累积故障率(F)(换句话说，在纵轴上的0位置处)下的击穿电荷为约21C/cm2。相反，在由试样2的碳化硅外延基板100制造的MOSFET中，在约63％的累积故障率(F)下的击穿电荷为约47C/cm2。上述结果表明，由试样2的碳化硅外延基板100制造的MOSFET的长期可靠性高于由试样1的碳化硅外延基板100制造的MOSFET的长期可靠性。
(评价2)
2-1.试样的制造
首先，准备试样3～6的碳化硅外延基板100。使用本实施方案的制造方法来制造试样3和4的碳化硅外延基板100。具体地，在如图13中所示的从时间点(t8)到时间点(t9)变化的基座板的旋转数、硅烷的流量、丙烷的流量和C/Si比的条件下，形成碳化硅层20。在与试样2相同的条件下制造了试样3和4。对于试样3的碳化硅外延基板100，在通过外延生长在碳化硅单晶基板10上形成碳化硅层20之后，对第二主表面12进行CMP(化学机械抛光)处理以使第二主表面12平坦化。对于试样4的碳化硅外延基板100，不实施CMP处理。与此相对，在试样1的碳化硅外延基板中，在从时间点(t8)到时间点(t9)的基座板的旋转数、硅烷的流量、丙烷的流量和C/Si比基本保持恒定的条件下，形成碳化硅层20。对于试样5，从时间点(t8)到时间点(t9)，C/Si比保持为1.3。对于试样6，从时间点(t8)到时间点(t9)，C/Si比保持为1.9。需要说明的是，试样3～6的碳化硅外延基板100的第二主表面12为相对于(0001)面具有4°偏角的面。
接着，对试样3～6的碳化硅外延基板100实施上述的基板加工步骤(S20：图21)。由此，由各个试样制造18个芯片形状的MOSFET。
2-2.实验条件
对试样3～6的碳化硅外延基板100的第二主表面12的中心区域126中的雾度进行测量。例如，使用雷泰光电股份有限公司制造的SICA来测量雾度。测量方法为如上所述。将各试样的雾度值绘制在图26的横坐标轴上。
然后，通过恒定电流TDDB来评价碳化硅半导体装置的长期可靠性。环境温度为25℃。电流密度为20mA/cm2。如图25所示，将累积故障率(F)和击穿电荷(QBD)绘制在威布尔图上。在由各个试样的碳化硅外延基板100制造的MOSFET中，确定了在约63％的累积故障率(F)(换句话说，在纵坐标轴的0处位置)下的击穿电荷，并将击穿电荷绘制在图26的纵坐标轴上。
2-3.MOSFET的可靠性的评价结果
从图26能够看出，随着雾度值变得越小，击穿电荷变得越大。即使当雾度值超过75ppm时，击穿电荷仍不会变得太小。相反，当雾度值变为75ppm以下时，击穿电荷急剧变大。也就是说，可以设想，通过将雾度值设定为75ppm以下，MOSFET的绝缘膜的可靠性显著提高。
应该理解，本文中公开的实施方案在各个方面都是说明性的而非限制性的。本发明的范围由权利要求书的范围来限定，而不是由上述实施方案限定，并且旨在包括与权利要求的范围等同的范围和含义内的任意变形例。
标号说明
1、2、90：凹坑；3：第一直线；4：第二直线；5：第一平坦部；6：第一绘图组；7：第二绘图组；8：台阶流动生长方向(一个方向)；10：碳化硅单晶基板；11：第一主表面；12：第二主表面；13：第三主表面；14：第四主表面(表面)；20：碳化硅层；23：第一层；24：第二层；25：贯通位错；26：底层区域；27：缓冲层；28：漂移层；29：表面层区域；30：梯形缺陷；31：起点；32：上底部；33：突起部；34：底部；35：台阶聚并；40：三角形缺陷；50：棒状凹坑；51：第一宽度；52：第二宽度；60：圆形凹坑；70：三角形凹坑；80：沟槽部；81：第一沟槽部；82：第二沟槽部；91：第一箭头；92：第二箭头；93：第三箭头；94：第四箭头；95：第五箭头；96：第六箭头；97：第七箭头；98：第八箭头；100：碳化硅外延基板；101：第一方向；102：第二方向；103：第三方向；104：第四方向；111：最大直径；121：中心部；122、126：中心区域；123、125：外周区域；124：外缘；127：中间区域；131：漂移区；132：主体区；133：源区；134：接触区；136：氧化膜；137：层间绝缘膜；138：互连层；141：第一电极；142：第二电极；143：第三电极；200：成膜装置；201：反应室；202：预热结构；204：石英管；205：绝热体；206：感应加热线圈；207：进气口；208：排气口；210：基座板；211：第一基础构件；212：第一涂层部；213：分解点；220：加热元件；221：第一区域；222：第二区域；223：第三区域；225：第二基础构件；226：第二涂层部；300：碳化硅半导体装置。

Claims (22)

1.一种碳化硅外延基板，所述碳化硅外延基板包含：
具有第一主表面的碳化硅单晶基板；和
在所述第一主表面上的碳化硅层，
所述碳化硅层包含在其与所述碳化硅单晶基板接触的表面的相反侧的第二主表面，
所述第二主表面具有100mm以上的最大直径，
所述第二主表面包括从所述第二主表面的外缘起算3mm以内的外周区域和由所述外周区域包围的中心区域，
所述中心区域具有75ppm以下的雾度。
2.根据权利要求1所述的碳化硅外延基板，其中，
所述第二主表面为(0001)面或从所述(0001)面倾斜8°以下的面。
3.根据权利要求2所述的碳化硅外延基板，其中，
在与所述第二主表面平行的方向上，在所述碳化硅层中载流子浓度的标准偏差对所述载流子浓度的平均值的比率为4％以下，且
所述平均值为2×1016cm-3以下。
4.根据权利要求2或3所述的碳化硅外延基板，其中，
在所述第二主表面中存在沟槽部，
所述沟槽部沿所述第二主表面在一个方向上延伸、在所述一个方向上的宽度为其在与所述一个方向垂直的方向上的宽度的两倍以上、并且从所述第二主表面起算的最大深度为10nm以下。
5.根据权利要求4所述的碳化硅外延基板，其中，
所述沟槽部包括第一沟槽部和与所述第一沟槽部连接的第二沟槽部，
所述第一沟槽部位于所述一个方向上所述沟槽部的一个端部，
所述第二沟槽部从所述第一沟槽部起沿所述一个方向延伸而到达与所述一个端部相反侧的另一个端部、并且从所述第二主表面起算的深度比所述第一沟槽部的最大深度小。
6.根据权利要求2～5中任一项所述的碳化硅外延基板，其中，
在所述第二主表面中存在源于贯通螺旋位错的凹坑，
所述凹坑具有1000个cm-2以下的面密度，且
在所述凹坑内，所述凹坑的从所述第二主表面起算的最大深度为8nm以上。
7.根据权利要求6所述的碳化硅外延基板，其中，
所述凹坑具有100个cm-2以下的面密度。
8.根据权利要求6所述的碳化硅外延基板，其中，
所述凹坑具有10个cm-2以下的面密度。
9.根据权利要求6所述的碳化硅外延基板，其中，
所述凹坑具有1个cm-2以下的面密度。
10.根据权利要求6～9中任一项所述的碳化硅外延基板，其中，在所述凹坑内，所述凹坑的从所述第二主表面起算的最大深度为20nm以上。
11.根据权利要求6～10中任一项所述的碳化硅外延基板，其中，
所述凹坑具有平面形状，所述平面形状包括在第一方向上延伸的第一宽度和在垂直于所述第一方向的第二方向上延伸的第二宽度，且
所述第一宽度为所述第二宽度的两倍以上。
12.根据权利要求1所述的碳化硅外延基板，其中，
所述第二主表面为(000-1)面或者为从所述(000-1)面倾斜8°以下的面。
13.根据权利要求12所述的碳化硅外延基板，其中，
在与所述第二主表面平行的方向上，在所述碳化硅层中载流子浓度的标准偏差对所述载流子浓度的平均值的比率为5％以下，且
所述平均值为2×1016cm-3以下。
14.根据权利要求13所述的碳化硅外延基板，其中，
所述比率为3％以下。
15.根据权利要求13所述的碳化硅外延基板，其中，
所述比率为2％以下。
16.根据权利要求13所述的碳化硅外延基板，其中，
所述比率为1％以下。
17.根据权利要求12～16中任一项所述的碳化硅外延基板，其中，
在所述第二主表面中，作为梯形凹陷的梯形缺陷具有0.5个cm-2以下的面密度，
所述梯形缺陷各自包括当在平面图中观察时与<11-20>方向相交的上底部和下底部，
所述上底部具有0.1μm以上且100μm以下的宽度，
所述下底部具有50μm以上且5000μm以下的宽度，
所述上底部包括突起部，且
所述下底部包括多个台阶聚并。
18.根据权利要求12～17中任一项所述的碳化硅外延基板，其中，
在所述第二主表面中，三角形缺陷具有0.5个cm-2以下的面密度。
19.根据权利要求12～18中任一项所述的碳化硅外延基板，其中，
所述碳化硅外延基板具有50μm以下的弯曲度。
20.根据权利要求1～19中任一项所述的碳化硅外延基板，其中，
所述最大直径为150mm以上。
21.根据权利要求1～20中任一项所述的碳化硅外延基板，其中，
所述碳化硅层具有5μm以上的厚度。
22.一种制造碳化硅半导体装置的方法，所述方法包括：
准备根据权利要求1～21中任一项所述的碳化硅外延基板的步骤；以及
对所述碳化硅外延基板进行加工的步骤。
CN201680052727.1A 2015-10-13 2016-08-04 碳化硅外延基板及制造碳化硅半导体装置的方法 Active CN108028185B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-202012 2015-10-13
JP2015202012A JP6481582B2 (ja) 2015-10-13 2015-10-13 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
PCT/JP2016/072925 WO2017064908A1 (ja) 2015-10-13 2016-08-04 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108028185A true CN108028185A (zh) 2018-05-11
CN108028185B CN108028185B (zh) 2022-04-01

Family

ID=58517453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052727.1A Active CN108028185B (zh) 2015-10-13 2016-08-04 碳化硅外延基板及制造碳化硅半导体装置的方法

Country Status (5)

Country Link
US (1) US10396163B2 (zh)
JP (1) JP6481582B2 (zh)
CN (1) CN108028185B (zh)
DE (1) DE112016004677T5 (zh)
WO (1) WO2017064908A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074928A (zh) * 2018-05-09 2020-12-11 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN113113293A (zh) * 2020-01-09 2021-07-13 株式会社东芝 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置
CN113272480A (zh) * 2019-01-08 2021-08-17 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934634B2 (en) * 2016-04-05 2021-03-02 Sicoxs Corporation Polycrystalline SiC substrate and method for manufacturing same
JP6988140B2 (ja) 2017-04-12 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW201907050A (zh) * 2017-05-12 2019-02-16 日商東洋炭素股份有限公司 承載盤、磊晶基板的製造方法及磊晶基板
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7379104B2 (ja) * 2019-03-04 2023-11-14 東京エレクトロン株式会社 基板検査装置、基板処理装置、基板検査方法、及びコンピュータ読み取り可能な記録媒体
JPWO2022249914A1 (zh) * 2021-05-25 2022-12-01
WO2022249915A1 (ja) * 2021-05-25 2022-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) * 2021-07-08 2023-01-12 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
CN101542688A (zh) * 2007-03-29 2009-09-23 松下电器产业株式会社 碳化硅半导体元件的制造方法
JP2010004065A (ja) * 2009-09-16 2010-01-07 National Institute Of Advanced Industrial & Technology 半導体装置
US20100233433A1 (en) * 2006-06-20 2010-09-16 Sumitomo Electric Industries, Ltd. Method for Growing AlxGa1-xN Crystal, and AlxGa1-xN Crystal Substrate
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
US20130272951A1 (en) * 2010-12-21 2013-10-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5680846B2 (ja) * 2009-12-04 2015-03-04 株式会社Sumco エピタキシャルウェーハの製造方法
JP6224505B2 (ja) 2014-04-10 2017-11-01 日本電信電話株式会社 電源回路、電源システム、および携帯端末装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006328455A (ja) * 2005-05-24 2006-12-07 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US20100233433A1 (en) * 2006-06-20 2010-09-16 Sumitomo Electric Industries, Ltd. Method for Growing AlxGa1-xN Crystal, and AlxGa1-xN Crystal Substrate
CN101542688A (zh) * 2007-03-29 2009-09-23 松下电器产业株式会社 碳化硅半导体元件的制造方法
JP2010004065A (ja) * 2009-09-16 2010-01-07 National Institute Of Advanced Industrial & Technology 半導体装置
US20130272951A1 (en) * 2010-12-21 2013-10-17 Nec Corporation Method of manufacturing graphene substrate, and graphene substrate
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2014076945A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074928A (zh) * 2018-05-09 2020-12-11 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN112074928B (zh) * 2018-05-09 2023-12-22 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN113272480A (zh) * 2019-01-08 2021-08-17 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
CN113272480B (zh) * 2019-01-08 2024-05-14 住友电气工业株式会社 碳化硅再生基板和碳化硅半导体装置的制造方法
CN113113293A (zh) * 2020-01-09 2021-07-13 株式会社东芝 碳化硅基体的制造方法、半导体装置的制造方法、碳化硅基体和半导体装置

Also Published As

Publication number Publication date
US20190019868A1 (en) 2019-01-17
WO2017064908A1 (ja) 2017-04-20
DE112016004677T5 (de) 2018-07-05
CN108028185B (zh) 2022-04-01
JP2017076650A (ja) 2017-04-20
JP6481582B2 (ja) 2019-03-13
US10396163B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
CN108028185A (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
CN108463581B (zh) 碳化硅外延基板和制造碳化硅半导体装置的方法
Kato et al. n-type diamond growth by phosphorus doping on (0 0 1)-oriented surface
US20100038653A1 (en) Diamond electronic devices and methods for their manufacture
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
EP3822396A2 (en) Diamond substrate and method for manufacturing the same
TW201903225A (zh) 改質碳化矽晶圓的製造方法、附磊晶層的碳化矽晶圓、其之製造方法、及表面處理方法
CN107924823A (zh) 制造碳化硅外延基板的方法、制造碳化硅半导体装置的方法以及制造碳化硅外延基板的设备
CN108463871A (zh) 碳化硅外延衬底及制造碳化硅半导体器件的方法
JP2020114796A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JPWO2019044029A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
Kato et al. N-type doping on (001)-oriented diamond
JP7310805B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6569605B2 (ja) 積層基板の製造方法および積層基板
WO2024018924A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023176676A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022004181A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
Jagannadham et al. Substrate Effects on Growth of MoS 2 Film by Laser Physical Vapor Deposition on Sapphire, Si and Graphene (on Cu)
WO2023157658A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2022137674A (ja) 炭化珪素エピタキシャル基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant