CN112074928A - 碳化硅外延衬底和制造碳化硅半导体器件的方法 - Google Patents

碳化硅外延衬底和制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN112074928A
CN112074928A CN201980030451.0A CN201980030451A CN112074928A CN 112074928 A CN112074928 A CN 112074928A CN 201980030451 A CN201980030451 A CN 201980030451A CN 112074928 A CN112074928 A CN 112074928A
Authority
CN
China
Prior art keywords
silicon carbide
region
carbide epitaxial
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980030451.0A
Other languages
English (en)
Other versions
CN112074928B (zh
Inventor
宫濑贵也
堀勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN112074928A publication Critical patent/CN112074928A/zh
Application granted granted Critical
Publication of CN112074928B publication Critical patent/CN112074928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种碳化硅外延衬底包括碳化硅衬底、碳化硅外延膜和复合缺陷。复合缺陷包括扩展缺陷和基面位错。扩展缺陷包括从位于碳化硅衬底与碳化硅外延膜之间的边界处的起点起在<11‑20>方向上延伸的第一区域和沿着<1‑100>方向延伸的第二区域。第一区域在<1‑100>方向上具有从起点起朝向第二区域增加的宽度。基面位错包括连续到起点并沿着<1‑100>方向延伸的第三区域和沿着与<1‑100>方向相交的方向延伸的第四区域。当主表面的面积是第一面积并且外接于复合缺陷的四边形的面积是第二面积时，通过将第二面积除以第一面积而获得的值不大于0.001。

Description

碳化硅外延衬底和制造碳化硅半导体器件的方法
技术领域
本公开涉及一种碳化硅外延衬底和制造碳化硅半导体器件的方法。本申请要求于2018年5月9日提交的日本专利申请No.2018-090301的优先权，其全部内容通过引用并入本文中。
背景技术
WO 2009/035095(PTL 1)公开了一种碳化硅单晶衬底，其中螺纹边缘位错阵列的位错阵列密度为10个阵列/cm2或更小。
引用列表
专利列表
PTL 1：WO 2009/035095
发明内容
根据本公开的碳化硅外延衬底包括碳化硅衬底、碳化硅外延膜和复合缺陷。碳化硅外延膜在碳化硅衬底上。复合缺陷在碳化硅外延膜中。碳化硅外延膜的主表面是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面。复合缺陷包括扩展缺陷和基面位错。扩展缺陷包括从位于碳化硅衬底与碳化硅外延膜之间的边界处的起点起沿着<11-20>方向延伸的第一区域和沿着<1-100>方向延伸的第二区域。第一区域在<1-100>方向上具有从起点起朝向第二区域增加的宽度。扩展缺陷由具有与形成碳化硅外延膜的碳化硅的多型不同的多型的碳化硅制成。基面位错包括连续到起点并且沿着<1-100>方向延伸的第三区域和沿着与<1-100>方向相交的方向延伸的第四区域。当在与主表面垂直的方向上观察时，第四区域的端部位于沿着第二区域的直线上。当主表面的面积是第一面积并且外接于复合缺陷的四边形的面积是第二面积时，通过将第二面积除以第一面积而获得的值不大于0.001。
根据本公开的碳化硅外延衬底包括碳化硅衬底和碳化硅外延膜。碳化硅外延膜在碳化硅衬底上并且具有不小于15μm的厚度。碳化硅外延膜的主表面是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面。碳化硅外延衬底不具有复合缺陷。复合缺陷包括扩展缺陷和基面位错。扩展缺陷包括从位于碳化硅衬底与碳化硅外延膜之间的边界处的起点起在<11-20>方向上延伸的第一区域和沿着<1-100>方向延伸的第二区域。第一区域在<1-100>方向上具有从起点起朝向第二区域增加的宽度。扩展缺陷由具有与形成碳化硅外延膜的碳化硅的多型不同的多型的碳化硅制成。基面位错包括连续到起点并且沿着<1-100>方向延伸的第三区域和沿着与<1-100>方向相交的方向延伸的第四区域。当在与主表面垂直的方向上观察时，第四区域的端部位于沿着第二区域的直线上。
附图说明
图1是示出根据本实施例的碳化硅外延衬底的配置的示意性平面图。
图2是图1中的区域II的放大示意性平面图。
图3是图1中的区域II的放大示意性透视图。
图4是沿着图2中的IV-IV线的示意性横截面视图。
图5是沿着图2中的V-V线的示意性横截面视图。
图6是沿着图2中的VI-VI线的示意性横截面视图。
图7是示出根据本实施例的碳化硅外延衬底的内周边区域和外周边区域的示意性平面图。
图8是示出根据本实施例的碳化硅外延衬底的变形例的配置的放大示意性平面图。
图9是示出根据本实施例的碳化硅外延衬底的变形例的配置的放大示意性透视图。
图10是示出根据本实施例的制造碳化硅外延衬底的设备的配置的示意性横截面视图。
图11是示出根据本实施例的制造碳化硅外延衬底的方法的第一步骤的示意性横截面视图。
图12是示出根据本实施例的制造碳化硅外延衬底的方法的第二步骤的示意性横截面视图。
图13是示意性地示出根据本实施例的制造碳化硅半导体器件的方法的流程图。
图14是示出根据本实施例的制造碳化硅半导体器件的方法的第一步骤的示意性横截面视图。
图15是示出根据本实施例的制造碳化硅半导体器件的方法的第二步骤的示意性横截面视图。
图16是示出根据本实施例的碳化硅半导体器件的配置的示意性横截面视图。
具体实施方式
[本公开的实施例的概述]
首先描述本公开的实施例的概述。关于本文的结晶表示法，分别在[]、<>、()和{}中示出个体取向、组取向、个体面和组面。结晶负折射率通常由其上带有条“-”的数字表示，然而，本文的负号在数字之前。
(1)根据本公开的碳化硅外延衬底100包括碳化硅衬底10、碳化硅外延膜20和复合缺陷3。碳化硅外延膜20在碳化硅衬底10上。复合缺陷3在碳化硅外延膜20中。碳化硅外延膜20的主表面14是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面。复合缺陷3包括扩展缺陷30和基面位错40。扩展缺陷30包括从位于碳化硅衬底10与碳化硅外延膜20之间的边界处的起点1起在<11-20>方向上延伸的第一区域34以及沿着<1-100>方向延伸的第二区域33。第一区域34在<1-100>方向上具有从起点1起朝向第二区域33增加的宽度。扩展缺陷30由具有与形成碳化硅外延膜20的碳化硅的多型不同的多型的碳化硅制成。基面位错40包括连续到起点1并沿着<1-100>方向延伸的第三区域47和沿着与<1-100>方向相交的方向延伸的第四区域48。当在与主表面14垂直的方向上观察时，第四区域48的端部49位于沿着第二区域33的直线4上。当主表面14的面积是第一面积并且外接于复合缺陷3的四边形5的面积是第二面积时，通过将第二面积除以第一面积而获得的值不大于0.001。
(2)在根据(1)的碳化硅外延衬底100中，碳化硅外延膜20可以具有不小于15μm的厚度。
(3)在根据(1)或(2)的碳化硅外延衬底100中，在起点1处可以有碳化硅颗粒。
(4)在根据(1)或(2)的碳化硅外延衬底100中，在起点1处可以有碳颗粒。
(5)在根据(1)至(4)中的任何一个的碳化硅外延衬底100中，复合缺陷3可以位于以主表面14的中心2为中心并且具有为主表面14的半径的三分之二的半径的圆16内。
(6)根据本公开的制造碳化硅半导体器件的方法包括制备根据(1)至(5)中的任何一个的碳化硅外延衬底100，以及处理碳化硅外延衬底100。
(7)根据本公开的碳化硅外延衬底100包括碳化硅衬底10和碳化硅外延膜20。碳化硅外延膜20在碳化硅衬底10上并且具有不小于15μm的厚度。碳化硅外延膜20的主表面14是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面。碳化硅外延衬底100不具有复合缺陷3。复合缺陷3包括扩展缺陷30和基面位错40。扩展缺陷30包括从位于碳化硅衬底10与碳化硅外延膜20之间的边界处的起点1起在<11-20>方向上延伸的第一区域34以及沿着<1-100>方向延伸的第二区域33。第一区域34在<1-100>方向上具有从起点1起朝向第二区域33增加的宽度。扩展缺陷30由具有与形成碳化硅外延膜20的碳化硅的多型不同的多型的碳化硅制成。基面位错40包括连续到起点1并沿着<1-100>方向延伸的第三区域47以及沿着与<1-100>方向相交的方向延伸的第四区域48。当在与主表面14垂直的方向上观察时，第四区域48的端部位于沿着第二区域33的直线上。
(8)根据本公开的制造碳化硅半导体器件的方法包括制备根据(7)的碳化硅外延衬底100，以及处理碳化硅外延衬底100。
[本公开的实施方式的细节]
在下文中描述本公开的实施例的细节。在下面的描述中，相同或对应的元件由相同的附图标记标明，并且将不重复其相同的描述。
(碳化硅外延衬底)
如图1中所示，根据本实施例的碳化硅外延衬底100包括主表面14和外边缘部分19。主表面14沿着第一方向101和第二方向102中的每一个二维地展开。外边缘部分19围绕主表面14。例如，外边缘部分19包括取向平面17和弧形部分18。取向平面17沿着第一方向101延伸。弧形部分18连续到取向平面17。
例如，第二方向102是<1-100>方向。例如，第二方向可以是[1-100]方向。第一方向101是与主表面14平行且与第二方向102垂直的方向。例如，第一方向101是包括<11-20>方向分量的方向。从不同视点来看，第一方向是通过在与主表面14平行的面上投影<11-20>方向所限定的方向。例如，第一方向101可以是包括[11-20]方向分量的方向。如图1中所示，例如，主表面14具有不小于150mm的最大直径111(直径)。最大直径111可以不小于200mm或者不小于250mm。最大直径111的上限未特别限制。例如，最大直径111可以不大于300mm。
图2是图1中的区域II的放大平面图。图3是图1中的区域II的放大透视图。图4是沿着图2中的IV-IV线的示意性横截面视图。图5是沿着图2中的V-V线的示意性横截面视图。图6是沿着图2中的VI-VI线的示意性横截面视图。
如图2中所示，碳化硅外延衬底100具有复合缺陷3。复合缺陷3由扩展缺陷30、基面位错40和起点1构成。如图2中所示，当在与主表面14垂直的方向上观察时，复合缺陷3被碳化硅外延膜20围绕。扩展缺陷30由具有与形成碳化硅外延膜20的碳化硅的多型不同的多型的碳化硅制成。例如，形成碳化硅外延膜20的碳化硅具有4H的多型。例如，形成扩展缺陷30的碳化硅具有3C的多型。形成扩展缺陷30的碳化硅的多型应该仅与形成碳化硅外延膜20的碳化硅的多型不同，并且不限于3C。例如，形成扩展缺陷30的碳化硅可以具有6H的多型。
如图2和图3中所示，扩展缺陷30包括第一区域34和第二区域33。如图2中所示，第一区域34在<1-100>方向上具有从起点1起朝向第二区域33增加的宽度。当在与主表面14垂直的方向上观察时，<11-20>方向是通过在与主表面14平行的面上投影<11-20>方向所限定的方向。第一区域34包括第一侧面部分31和第二侧面部分32。第一区域34位于第一侧面部分31与第二侧面部分32之间。例如，在第一侧面部分31与第二侧面部分32之间形成的角度θ1不小于45°且不大于135°。
第一侧面部分31和第二侧面部分32中的每一个均相对于第一方向101倾斜。第一侧面部分31相对于第一方向101的倾斜方向与第二侧面部分32相对于第一方向101的倾斜方向相反。第一侧面部分31和第二侧面部分32中的每一个均连续到起点1。如图2中所示，当在与主表面14垂直的方向上观察时，沿着第二方向在第一侧面部分31与第二侧面部分32之间的间距朝向第一方向101增加。
如图2中所示，当在与主表面14垂直的方向上观察时，第二区域33沿着<1-100>方向延伸。当在与主表面14垂直的方向上观察时，<1-100>方向是通过在与主表面14平行的面上投影<1-100>方向所限定的方向。第二区域33可以连续到第一侧面部分31和第二侧面部分32的每一个。第二区域33可以连续到主表面14。如图2中所示，当在与主表面14垂直的方向上观察时，由第一侧面部分31、第二侧面部分32和第二区域33围绕的区域可以是三角形。
如图4至图6中所示，碳化硅外延衬底100包括碳化硅衬底10和碳化硅外延膜20。碳化硅外延膜20在碳化硅衬底10上。碳化硅衬底10具有第一主表面11和与第一主表面11相反的第二主表面12。碳化硅外延膜20与第一主表面11接触。碳化硅外延膜20具有与第一主表面11接触的第三主表面13和与第三主表面13相反的主表面14。例如，形成碳化硅衬底10和碳化硅外延膜20中的每一个的碳化硅具有4H的多型。复合缺陷3在碳化硅外延膜20中。复合缺陷3与碳化硅外延膜20接触。复合缺陷3位于碳化硅衬底10上。
例如，碳化硅衬底10由碳化硅单晶制成。碳化硅衬底10包括诸如氮(N)的n型杂质。例如，碳化硅衬底10具有n型导电性。第一主表面11是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面。例如，当第一主表面11相对于{0001}面倾斜时，第一主表面11的倾斜方向是<11-20>方向。例如，碳化硅衬底10具有不小于350μm且不大于500μm的厚度。
碳化硅外延膜20包括诸如氮的n型杂质。例如，碳化硅外延膜20具有n型导电性。包括在碳化硅外延膜20中的n型杂质的浓度可以低于包括在碳化硅衬底10中的n型杂质的浓度。n型杂质的浓度用例如水银探针C-V测量装置来测量。例如，探针具有0.005cm2的面积。
碳化硅外延膜20的主表面14是相对于{0001}面以不小于2°且不大于6°的偏离角θ2倾斜的表面。具体地，主表面14是相对于(0001)面以不小于2°且不大于6°的偏离角θ2倾斜的表面。主表面14可以是相对于(000-1)面以不小于2°且不大于6°的偏离角θ2倾斜的表面。例如，偏离方向是<11-20>方向。偏离方向不限于<11-20>方向。偏离方向可以是例如<1-100>方向或具有<1-100>方向分量和<11-20>方向分量的方向。偏离角θ2是主表面14相对于{0001}面的倾斜角。偏离角θ2可以不小于3°。偏离角θ2可以不大于5°。
在图4至图6中由虚线指示的面是{0001}面。从不同视点来看，由虚线指示的面是基面。第三方向103是与{0001}面垂直的方向。例如，第三方向103是[0001]方向。第四方向104是与第三方向103垂直的方向。例如，第四方向104是<11-20>方向。例如，第四方向104可以是[11-20]方向。例如，第四方向104是偏离方向。主表面14的法线方向是第五方向105。例如，第五方向是相对于[0001]方向在偏离方向上以偏离角θ2倾斜的方向。
如图4中所示，第一区域34从位于碳化硅衬底10与碳化硅外延膜20之间的边界处的起点1起在<11-20>方向上延伸。第一区域34包括倾斜部分36、侧面部分35和上端部分8。倾斜部分36沿着基面延伸。倾斜部分36可以连续到起点1。倾斜部分36可以连续到主表面14。倾斜部分36与碳化硅外延膜20接触。侧面部分35沿着与主表面14基本上垂直的方向延伸。侧面部分35在与倾斜部分36相交的方向上延伸。侧面部分35可以连续到起点1。上端部分8可以在第二区域33中连续到倾斜部分33。
如图4中所示，在起点1处，存在连续到扩展缺陷30的颗粒。颗粒是例如通过在落到碳化硅衬底10的表面的生长设备内沉积而形成的颗粒形式的塌陷。颗粒具体地是碳化硅颗粒或碳颗粒。例如，颗粒具有不小于1μm且不大于1mm的直径。当颗粒由碳化硅制成时，颗粒的碳化硅可以具有与形成碳化硅外延膜20的碳化硅的多型不同的多型。
如图4中所示，凹口15可以形成在起点1上方。凹口15可以连续到扩展缺陷30的侧面部分35。凹口15和起点1中的每一个均可以位于与主表面14垂直的直线上。凹口15在主表面14一侧处开口。如图4中所示，例如，碳化硅外延膜20具有不小于15μm的厚度114。例如，碳化硅外延膜20的厚度114可以不小于20μm或不小于30μm。
如图2和图3中所示，基面位错40包括第三区域47和第四区域48。第三区域47连续到起点1。第三区域47沿着<1-100>方向延伸。第三区域47由一侧第三区域部分41和另一侧第三区域部分43形成。一侧第三区域部分41从起点1起沿着第二方向102延伸。另一侧第三区域部分43从起点1起在与第二方向102相反的方向上延伸。起点1位于一侧第三区域部分41与另一侧第三区域部分43之间。第三区域47位于碳化硅衬底10与碳化硅外延膜20之间的边界处。
如图2中所示，第四区域48连续到第三区域47。第四区域48沿着与<1-100>方向相交的方向延伸。如图2中所示，当在与主表面14垂直的方向上观察时，第四区域48可以相对于第一方向101和第二方向102中的每一个倾斜。第四区域48由一侧第四区域部分42和另一侧第四区域部分44形成。一侧第四区域部分42连续到一侧第三区域部分41。另一侧第四区域部分44连续到另一侧第三区域部分43。如图2中所示，当在与主表面14垂直的方向上观察时，扩展缺陷30设置在一侧第四区域部分42与另一侧第四区域部分44之间。在与第二方向102平行的方向上的一侧第四区域部分42与另一侧第四区域部分44之间的距离可以朝向第一方向101增加。
如图5中所示，一侧第四区域部分42从第三主表面延伸到主表面14。一侧第四区域部分42包括一侧第四区域端部45。一侧第四区域端部45连续到主表面14。如图6中所示，另一侧第四区域部分44从第三主表面13延伸到主表面14。另一侧第四区域部分44包括另一侧第四区域端部46。另一侧第四区域端部46连续到主表面14。
如图2中所示，当在与主表面14垂直的方向上观察时，第四区域48的端部49位于沿着第二区域33的直线上。具体地，当在与主表面14垂直的方向上观察时，穿过一侧第四区域端部45和另一侧第四区域端部46的直线4沿着第二区域33。当在与主表面14垂直的方向上观察时，穿过一侧第四区域端部45和另一侧第四区域端部46的直线4与第二方向102平行。第二区域33位于一侧第四区域端部45与另一侧第四区域端部46之间。
假定碳化硅外延衬底100(参见图1)的主表面14的面积是第一面积。如图2中所示，假定外接于复合缺陷3的四边形5的面积是第二面积。四边形可以是矩形、正方形或梯形。当四边形5是矩形时，扩展缺陷30的第二区域33可以位于在四边形5的一侧上的长边116处。基面位错40的第三区域47可以位于在四边形5的另一侧上的长边116处。四边形5的一对短边115中的每一个均可以与第一方向101平行。如果存在多个复合缺陷3，则外接于多个复合缺陷3中的每一个的四边形5的面积之和是第二面积。通过将第二面积除以第一面积而获得的值不大于0.001。通过将第二面积除以第一面积而获得的值可以不大于0.0005或不大于0.0002。
如图7中所示，假定以主表面14的中心2为中心并且具有为主表面14的半径112的三分之二的半径113的圆16，复合缺陷3位于圆16内。主表面14包括在圆16的内侧的内周边区域6和在圆16的外侧的外周边区域7。外周边区域7围绕内周边区域6。复合缺陷3位于内周边区域6中。虽然复合缺陷3可以存在于外周边区域7中，但是理想的是外接于位于外周边区域7中的复合缺陷3的四边形5的面积小于外接于位于内周边区域6中的复合缺陷3的四边形5的面积。如果主表面14是圆，则主表面14的中心2是圆的中心。如果主表面14不是圆形，则主表面14的中心2是内接在弧形部分18中的等边三角形的中心。
通过将外接于位于内周边区域6中的复合缺陷3的四边形5的面积除以内周边区域6的面积而获得的值，可以大于通过将外接于位于外周边区域7中的复合缺陷3的四边形5的面积除以外接于位于外周边区域7中的复合缺陷3的四边形5的面积而获得的值。理想地，复合缺陷3仅存在于内周边区域6中，而不存在于外周边区域7中。更理想地，碳化硅外延衬底100不具有复合缺陷3。也就是说，复合缺陷3不存在于外周边区域7或内周边区域6中。
接下来，描述根据本实施例的变形例的碳化硅外延衬底100的配置。
如图8和图9中所示，扩展缺陷30可以包括第一区域34、第二区域33和第五区域39。例如，当在与主表面14垂直的方向上观察时，第五区域39具有梯形形状。第五区域39是在第二方向102上具有朝向第一方向101减小的宽度的区域。第五区域39包括第三侧面部分37和第四侧面部分38。第五区域39位于第三侧面部分37与第四侧面部分38之间。第三侧面部分37连续到第一侧面部分31和第二区域33中的每一个。第四侧面部分38连续到第二侧面部分32和第二区域33中的每一个。第三侧面部分37位于第一侧面部分31与第二区域33之间。第四侧面部分38位于第二侧面部分32与第二区域33之间。
如图8中所示，当在与主表面14垂直的方向上观察时，第三侧面部分37相对于第一侧面部分31倾斜。类似地，第四侧面部分38相对于第二侧面部分32倾斜。第三侧面部分37相对于第一方向101的倾斜方向与第四侧面部分38相对于第一方向101的倾斜方向相反。如图8中所示，当在与主表面14垂直的方向上观察时，沿着第二方向102的第三侧面部分37与第四侧面部分38之间的间距朝向第一方向101减小。
如图8和图9中所示，基面位错40可以包括第三区域47、第四区域48、第七区域57、第八区域58、第九区域67和第十区域68。第七区域57沿着<1-100>方向延伸。第七区域57由一侧第七区域部分51和另一侧第七区域部分53形成。一侧第七区域部分51连续到一侧第三区域部分41。一侧第七区域部分51沿着第二方向102从一侧第三区域部分41延伸。一侧第三区域部分41位于一侧第七区域部分51和起点1之间。另一侧第七区域部分53连续到另一侧第三区域部分43。另一侧第七区域部分53在与第二方向102相反的方向上从另一侧第三区域部分43延伸。另一侧第三区域部分43位于另一侧第七区域部分53与起点1之间。第七区域57位于碳化硅衬底10与碳化硅外延膜20之间的边界处。
如图8中所示，第八区域58连续到第七区域57。第八区域58沿着与<1-100>方向相交的方向延伸。第八区域58由一侧第八区域部分52和另一侧第八区域部分54形成。一侧第八区域部分52连续到一侧第七区域部分51。另一侧第八区域部分54连续到另一侧第七区域部分53。如图8中所示，当在与主表面14垂直的方向上观察时，扩展缺陷30和第四区域48中的每一个均设置在一侧第八区域部分52与另一侧第八区域部分54之间。在与第二方向102平行的方向上的一侧第八区域部分52与另一侧第八区域54之间的距离可以朝向第一方向101增加。
与一侧第四区域部分42一样，一侧第八区域部分52从第三主表面13延伸到主表面14。一侧第八区域部分52包括一侧第八区域端部55。一侧第八区域端部55连续到主表面14。与另一侧第四区域部分44一样，另一侧第八区域部分54从第三主表面13延伸到主表面14。另一侧第八区域部分54包括另一侧第八区域端部56。另一侧第八区域端部56连续到主表面14。
如图8中所示，当在与主表面14垂直的方向上观察时，第八区域58的端部59位于沿着第二区域33的直线上。具体地，当在与主表面14垂直的方向上观察时，穿过一侧第八区域端部55和另一侧第八区域端部56的直线4沿着第二区域33。当在与主表面14垂直的方向上观察时，穿过一侧第八区域端部55和另一侧第八区域端部56的直线4与第二方向102平行。一侧第四区域端部45位于第二区域33与一侧第八区域端部55之间。类似地，另一侧第四区域端部46位于第二区域33与另一侧第八区域端部56之间。
如图8和图9中所示，第九区域67沿着<1-100>方向延伸。第九区域67由一侧第九区域部分61和另一侧第九区域部分63形成。一侧第九区域部分61连续到一侧第七区域部分51。一侧第九区域部分61沿着第二方向102从一侧第七区域部分51延伸。一侧第七区域部分51位于一侧第九区域部分61与一侧第三区域部分41之间。另一侧第九区域部分63连续到另一侧第七区域部分53。另一侧第九区域部分63在与第二方向102相反的方向上从另一侧第七区域部分53延伸。另一侧第七区域部分53位于另一侧第九区域部分63与另一侧第三区域部分43之间。第九区域67位于碳化硅衬底10与碳化硅外延膜20之间的边界处。
如图8中所示，第十区域68连续到第九区域67。第十区域68沿着与<1-100>方向相交的方向延伸。第十区域68由一侧第十区域部分62和另一侧第十区域部分64形成。一侧第十区域部分62连续到一侧第九区域部分61。另一侧第十区域部分64连续到另一侧第九区域部分63。如图8中所示，当在与主表面14垂直的方向上观察时，扩展缺陷30、第四区域48和第八区域58中的每一个均设置在一侧第十区域部分62与另一侧第十区域部分64之间。在与第二方向102平行的方向上的一侧第十区域部分62与另一侧第十区域部分64之间的距离可以朝向第一方向101增加。
与一侧第四区域部分42一样，一侧第十区域部分62从第三主表面13延伸到主表面14。一侧第十区域部分62包括一侧第十区域端部65。一侧第十区域端部65连续到主表面14。与另一侧第四区域部分44一样，另一侧第十区域部分64从第三主表面13延伸到主表面14。另一侧第十区域部分64包括另一侧第十区域端部66。另一侧第十区域端部66连续到主表面14。
如图8中所示，当在与主表面14垂直的方向上观察时，第十区域68的端部69位于沿着第二区域33的直线4上。具体地，当在与主表面14垂直的方向上观察时，穿过一侧第十区域端部65和另一侧第十区域端部66的直线4沿着第二区域33。当在与主表面14垂直的方向上观察时，穿过一侧第十区域端部65和另一侧第十区域端部66的直线4与第二方向102平行。一侧第八区域端部55位于一侧第四区域端部45与一侧第十区域端部65之间。类似地，另一侧第八区域端部56位于另一侧第四区域端部46与另一侧第十区域端部66之间。
(测量复合缺陷的方法)
接下来，描述测量复合缺陷3的方法。例如，由光子设计公司制造的光致发光成像设备(型号：PLI-200)被用于观察包括基面位错40的复合缺陷3。当用激发光照射碳化硅外延衬底100的测量区域时，在测量区域中观察到光致发光。例如，汞氙灯被用作激发光源。来自光源的激发光通过313-nm带通滤光器并被发射到被测区域。具有波长不小于750nm的光致发光到达诸如照相机的光接收元件。如以上所阐述的，拍摄了被测区域的光致发光图像。
例如，扩展缺陷30具有3C的多型。另一方面，例如，碳化硅外延膜20具有4H的多型。具有3C的多型的扩展缺陷30与具有4H的多型的碳化硅外延膜20相比具有较低的发光强度。因此，具有3C的多型的扩展缺陷30与具有4H的多型的碳化硅外延膜20相比发出较暗的光。另一方面，基面位错40具有比具有4H的多型的碳化硅外延膜20高的发光强度。因此，基面位错40发射最亮的光。
主表面14的光致发光图像是在例如在与碳化硅外延膜20的主表面14平行的方向上移动碳化硅外延衬底100的同时拍摄的。例如，一个视场具有2.6mm×2.6mm的面积。从而映射了主表面14的整个区域上方的光致发光图像。在所获得的光致发光图像中标识复合缺陷3。外接于标识的复合缺陷3的四边形5的面积被确定。如果存在多个复合缺陷3，则确定外接于多个复合缺陷3中的每一个的四边形5的总面积。通过将外接于复合缺陷3的四边形5的总面积(第二面积)除以主表面14的面积(第一面积)，计算出通过将第二面积除以第一面积而获得的值。
(制造碳化硅外延衬底的设备)
接下来，描述根据本实施例的制造碳化硅外延衬底100的设备200的配置。
如图10中所示，例如，制造碳化硅外延衬底100的设备200是热壁型横向CVD(化学气相沉积)设备。制造设备200主要包括反应室301、加热元件303、石英管304、绝热体205和感应加热线圈206。
加热元件303例如具有圆柱形状，并且在其中形成反应室301。例如，加热元件303由石墨制成。绝热体205围绕加热元件303的外周。绝热体205设置在石英管304中以便与石英管304的内周表面接触。例如，感应加热线圈206沿着石英管304的外周表面缠绕。感应加热线圈206被配置成能够从外部电源(未示出)供应交流电。加热元件303从而被感应地加热。结果，反应室301由加热元件303加热。
反应室301是通过被加热元件303围绕而形成的空间。反应室301具有设置在其中的碳化硅衬底10。反应室301被配置成能够加热碳化硅衬底10。反应室301设置有衬托器210以保持碳化硅衬底10。衬托器210被配置成能够绕其旋转轴线212旋转。
制造设备200包括气体入口207和气体出口208。气体出口208连接到排气泵(未示出)。图6中的箭头指示气流。气体通过气体入口207被引入到反应室301中，并且通过气体出口208排出。反应室301中的压力通过供应气体量和排出气体量之间的平衡来调节。
制造设备200包括气体供应单元(未示出)，该气体供应单元被配置成能够向反应室301供应包括例如硅烷(SiH4)、丙烷(C3H8)、氨(NH3)和氢(H2)的混合气体。具体地，气体供应单元可以包括能够供应丙烷气体的气瓶、能够供应氢气体的气瓶、能够供应硅烷气体的气瓶和能够供应氨气体的气瓶。制造设备200可以包括能够在将气体供应给反应室301之前加热仅作为载气的氢气体的预热单元(未示出)。
(制造碳化硅外延衬底的方法)
接下来，描述根据本实施例的制造碳化硅外延衬底100的方法。
首先，执行制备碳化硅衬底10的步骤。例如，通过升华来制造具有4H的多型的碳化硅单晶。然后，例如通过线锯将碳化硅单晶切片，并且相应地制备碳化硅衬底10。碳化硅衬底10包括诸如氮的n型杂质。例如，碳化硅衬底10具有n型导电性。
碳化硅衬底10具有第一主表面11和与第一主表面11相反的第二主表面12。例如，第一主表面11是相对于{0001}面在偏离方向上以偏离角θ2倾斜的表面。偏离角θ2不小于2°且不大于6°。例如，偏离方向是<11-20>方向。例如，碳化硅衬底10的第一主表面11具有不小于150mm的最大直径。
接下来，执行机械抛光步骤。在机械抛光步骤中，对碳化硅衬底10的第一主表面11执行机械抛光。具体地，将碳化硅衬底10保持在抛光头中，使得第一主表面11面对表面板。在表面板与第一主表面11之间供应含有磨粒的浆料。例如，磨粒是金刚石磨粒。如对第一主表面11执行的那样，也对第二主表面12执行机械抛光。
接下来，执行化学机械抛光步骤。在化学机械抛光步骤中，对碳化硅衬底10的第一主表面11执行化学机械抛光。具体地，将碳化硅衬底10保持在抛光头中，使得第一主表面11面对表面板。在表面板与第一主表面11之间供应含有磨粒的浆料。例如，磨粒是金刚石磨粒。例如，浆料含有过氧化氢溶液(氧化剂)。如对第一主表面11执行的那样，也对第二主表面12执行化学机械抛光。
在化学机械抛光步骤之后，使碳化硅衬底10翘曲。当将碳化硅衬底10设置在面上使得碳化硅衬底10的第二主表面12与该面接触时，使碳化硅衬底10翘曲使得第二主表面12的中心203与该面接触并且第二主表面12的外边缘201与该面间隔开。第一主表面11沿着第二主表面12的形状弯曲。
如图11中所示，碳化硅衬底10设置在衬托器210上。衬托器210的上表面71设置有凹陷形式的衬底处理部分75。衬底处理部分75由衬底安装表面74和内周表面73形成。碳化硅衬底10设置在衬底处理部分75中，使得第二主表面12与衬底安装表面74接触。第二主表面12的中心203与衬底安装表面74接触，然而第二主表面12的外边缘201与衬底安装表面74间隔开。衬托器210的下表面72面对加热元件303。
接下来，例如，将反应室301的温度升高至约1630℃。接下来，将包括例如硅烷、丙烷、氨和氢的混合气体引入到反应室301。具体地，例如，硅烷气体的流率被调节为115sccm。例如，丙烷气体的流率被调节为57.6sccm。例如，氨气体的流率被调节为2.5×10-2sccm。氢气体的流率被调节为100slm。混合气体在面对碳化硅衬底10的第一主表面11的区域中沿着箭头106的方向流动。通过将混合气体引入到反应室301中，通过外延生长在碳化硅衬底10的第一主表面11上形成碳化硅外延膜20(见图12)。
如图11和图12中所示，碳化硅衬底10的翘曲使得碳化硅衬底10的第二主表面12的中心203与衬底安装表面74接触并且第二主表面12的外边缘201与衬底安装表面74间隔开，使得在第二主表面12的中心203处的温度由于来自衬托器210的热传导而相对较高。此外，原材料气体和载气流入面对碳化硅衬底10的第一主表面11的区域使得在第一主表面11的中心204处的温度相对较低。也就是说，在碳化硅衬底10的中心，在厚度方向上发生温度差。据信温度差越大，越有可能发生上述复合缺陷3。
在根据本实施例的制造碳化硅外延衬底100的方法中，通过增加碳化硅衬底10的中心周围的厚度方向上的温度差，并且减小碳化硅衬底10的外边缘周围的厚度方向上的温度差，复合缺陷3集中在碳化硅衬底10的中心周围，并且被防止在外边缘周围发生。在外边缘周围发生复合缺陷3导致碳化硅外延衬底100的有效面积减小(没有基面位错40阵列的区域)。
具体地，假定在第二主表面12的外边缘201处的温度是第一温度，在第一主表面11的外边缘202处的温度是第二温度，在第二主表面12的中心203处的温度是第三温度，并且在第一主表面11的中心204处的温度是第四温度。当将混合气体引入到反应室301中时，碳化硅衬底10被加热以便增加第三温度与第四温度之间的温度差。具体地，碳化硅衬底10被加热为使得第三温度高于第四温度。例如，通过将第三温度减去第四温度而获得的温度差不小于0℃且不大于1℃。此外，当将混合气体引入到反应室301中时，碳化硅衬底10被加热以便减小第一温度与第二温度之间的温度差。例如，通过将第一温度减去第二温度而得到的温度差不大于1℃。当将混合气体引入到反应室301中时，碳化硅衬底10被加热以便减小第四温度与第二温度之间的温度差。例如，通过将第四温度减去第二温度而获得的温度差不大于10℃。例如，第一温度、第二温度、第三温度和第四温度中的每一个均不小于1500℃且不大于1700℃。
在将混合气体引入到反应室301中之前，对运载原材料气体的载气(氢气体)执行预热。由此能够升高引入到碳化硅衬底10上的混合气体的温度。通过升高混合气体的温度，能够减小碳化硅衬底10的外边缘周围的厚度方向上的温度差。因此，能够抑制在碳化硅衬底10的外边缘周围发生复合缺陷3。仅对载气执行预热。
(制造碳化硅半导体器件的方法)
接下来，描述根据本实施例的制造碳化硅半导体器件300的方法。
根据本实施例的制造碳化硅半导体器件的方法主要包括外延衬底制备步骤(S10：图13)和衬底处理步骤(S20：图13)。
首先，执行外延衬底制备步骤(S10：图13)。具体地，利用制造碳化硅外延衬底100(参见图1)的上述方法来制备碳化硅外延衬底100。
接下来，执行衬底处理步骤(S20：图13)。具体地，处理碳化硅外延衬底100，并且相应地制造碳化硅半导体器件。“处理”包括各种类型的处理，诸如离子注入、热处理、蚀刻、氧化膜形成、电极形成和划片。也就是说，衬底处理步骤可以包括离子注入、热处理、蚀刻、氧化膜形成、电极形成和划片的各种处理类型中的至少一种。
在下面描述的是制造作为碳化硅半导体器件的示例的MOSFET(金属氧化物半导体场效应晶体管)的方法。衬底处理步骤(S20：图13)包括例如离子注入步骤(S21：图13)、氧化膜形成步骤(S22：图13)、电极形成步骤(S23：图13)和划片步骤(S24：图13)。
首先，执行离子注入步骤(S21：图13)。诸如铝(Al)的p型杂质被注入到已在上面形成具有开口的掩膜(未示出)的主表面14。因此，形成了具有p型导电性的主体区域132。然后，诸如磷(P)的n型杂质被注入到主体区域132内的规定位置中。因此，形成了具有n型导电性的源极区域133。然后，诸如铝的p型杂质被注入到源极区域133内的规定位置中。因此，形成了具有p型导电性的接触区域134(参见图14)。
在碳化硅外延膜20中，除主体区域132、源极区域133和接触区域134以外的一部分用作漂移区域131。源极区域133通过主体区域132与漂移区域131分开。可以在将碳化硅外延衬底100加热到不小于约300℃且不大于约600℃的同时执行离子注入。在离子注入之后，对碳化硅外延衬底100执行活化退火。活化退火使注入到碳化硅外延膜20中的杂质活化，以在每个区域中产生载流子。例如，在氩(Ar)气氛中执行活化退火。例如，在约1800℃的温度下执行活化退火。例如，执行活化退火持续约30分钟的时段。
接下来，执行氧化膜形成步骤(S22：图13)。例如，在包括氧气的气氛中加热碳化硅外延衬底100，并且相应地在主表面14上形成氧化膜136(参见图15)。例如，氧化膜136由二氧化硅制成。氧化膜136充当栅极绝缘膜。例如，在约1300℃的温度下执行热氧化工艺。例如，执行热氧化工艺持续约30分钟的时段。
在形成氧化膜136之后，可以在氮气氛中进一步执行热处理。例如，在约1100℃下在一氧化氮的气氛中执行热处理持续约1小时。随后，在氩气氛中进一步进行热处理。例如，在不小于约1100℃且不大于约1500℃下在氩气气氛中执行热处理持续约一个小时。
接下来，执行电极形成步骤(S23：图13)。具体地，在氧化膜136上形成栅极电极141。例如，通过CVD(化学气相沉积)形成栅极电极141。例如，栅极电极141由导电多晶硅制成。栅极电极141形成在面对源极区域133和主体区域132的位置处。
接下来，形成层间绝缘膜137以覆盖栅极电极141。例如，通过CVD形成层间绝缘膜137。例如，层间绝缘膜137由二氧化硅制成。层间绝缘膜137被形成为与栅极电极141和氧化膜136接触。然后，通过蚀刻部分地去除氧化膜136和层间绝缘膜137。因此，源极区域133和接触区域134在氧化膜136处被暴露。
接下来，例如，通过溅射在此暴露部分处形成源极电极142。例如，源极电极142由钛、铝和硅制成。在形成源极电极142之后，例如，在不小于约900℃且不大于约1100℃的温度下加热源极电极142和碳化硅外延衬底100。因此，使源极电极142和碳化硅外延衬底100彼此欧姆接触。然后，布线层138被形成为与源极电极142接触。例如，布线层138由包括铝的材料制成。接下来，在第二主表面12上形成漏极电极143。例如，漏极电极143由包括镍和硅的合金(例如，NiSi)制成。
接下来，执行划片步骤(S24：图13)。例如，沿着划片线对碳化硅外延衬底100进行划片，并且相应地将碳化硅外延衬底100划分成多个半导体芯片。如以上所阐述的，制造了碳化硅半导体器件300(参见图16)。
尽管已在上面参考平面MOSFET作为示例描述了根据本公开的制造碳化硅半导体器件的方法，但是根据本公开的制造方法不限于此。能够将根据本公开的制造方法应用于诸如沟槽MOSFET、IGBT(绝缘栅双极晶体管)、SBD(肖特基势垒二极管)、晶闸管、GTO(栅极关断晶闸管)和PN二极管的碳化硅半导体器件。
接下来，将描述根据本实施例的碳化硅外延衬底100的功能和效果以及制造碳化硅半导体器件300的方法。
根据本实施例的碳化硅外延衬底100包括碳化硅衬底10、碳化硅外延膜20和复合缺陷3。当主表面14的面积是第一面积并且外接于复合缺陷3的四边形5的面积是第二面积时，通过将第二面积除以第一面积而获得的值不大于0.001。因此，能够改进利用碳化硅外延衬底100制造的碳化硅半导体器件的可靠性。具体地，当对PN二极管施加正向偏压时，例如，空穴从P型半导体扩散到N型半导体，并且电子从N型半导体扩散到空穴，从而引起扩散电流的流动。当空穴撞击在复合缺陷3的基面位错40上时，基面位错40变成堆叠故障。堆叠故障的数量增加引起PN二极管的电阻增加。也就是说，当电流继续在正向方向上流动时，堆叠故障的数量逐渐地增加，从而引起PN二极管的电阻增加。通过将把第二面积除以第一面积而获得的值设置为不大于0.001，能够在碳化硅半导体器件中抑制堆叠缺陷的数量增加。
此外，在根据本实施例的碳化硅外延衬底100中，碳化硅外延膜20具有不小于15μm的厚度。据信当碳化硅外延膜20具有不小于15μm的厚度时，碳化硅外延膜20内的应力增加，从而提高发生复合缺陷3的可能性。在根据本实施例的碳化硅外延衬底100中，即使具有提高复合缺陷3的发生的可能性的膜厚度，也能够抑制复合缺陷3的发生。
碳化硅衬底10可能由于斜面而在外边缘周围明显畸变。当在此碳化硅衬底10上形成碳化硅外延膜20时，多个基面位错阵列可能由于畸变而生长在外边缘周围。当在外边缘周围发生复合缺陷3时，甚至更多的基面位错阵列生长在外边缘周围。当基面位错阵列增长得更长时，碳化硅外延衬底100的有效面积(没有基面位错阵列的区域)减小了。在根据本实施例的碳化硅外延衬底100中，复合缺陷3位于以主表面14的中心为中心并且具有为主表面14的半径的三分之二的半径的圆内。也就是说，在主表面14的中心周围有意地产生复合缺陷3，并且防止了在主表面14的外边缘周围发生复合缺陷3。因此，能够在外边缘周围抑制基面位错阵列的生长。此外，碳化硅外延膜20的增加厚度引起更长的基面位错阵列。因此，当碳化硅外延膜20具有大厚度时，更理想的是在主表面14的中心周围有意地产生复合缺陷3，并且防止在主表面14的外边缘周围发生复合缺陷3。
示例
(样品的制备)
首先，制备根据样品1至8的碳化硅外延衬底100。根据样品1至4的碳化硅外延衬底100是比较例。根据样品5至8的碳化硅外延衬底100是示例。除了以下条件之外，依照制造碳化硅外延衬底100的上述方法来制造根据样品1至8的碳化硅外延衬底。在制造条件A下制造根据样品1至4的碳化硅外延衬底100。在制造条件B下制造根据样品5至8的碳化硅外延衬底100。根据样品1至8的碳化硅外延衬底100具有150mm的直径。
在碳化硅衬底10上形成碳化硅外延膜20的步骤中，制造条件A和制造条件B在温度条件方面不同。在制造条件A下，将在第二主表面12的外边缘201处的温度(第一温度)设定在1550℃，将在第一主表面11的外边缘202处的温度(第二温度)设定在1540℃，将在第二主表面12的中心203处的温度(第三温度)设定在1590℃，并且将在第一主表面11的中心204处的温度(第四温度)设定在1585℃(参见图11)。在制造条件B下，将在第二主表面12的外边缘201处的温度(第一温度)设定在1596℃，将在第一主表面11的外边缘202处的温度(第二温度)设定在1595℃，将在第二主表面12的中心203处的温度(第三温度)设定在1600℃，并且将在第一主表面11的中心204处的温度(第四温度)设定在1599℃(参见图11)。
根据样品1和5中的每一个的碳化硅外延衬底100的碳化硅外延膜20具有10μm的厚度。根据样品2和6中的每一个的碳化硅外延衬底100的碳化硅外延膜20具有12μm的厚度。根据样品3和7中的每一个的碳化硅外延衬底100的碳化硅外延膜20具有15μm的厚度。根据样品4和8中的每一个的碳化硅外延衬底100的碳化硅外延膜20具有30μm的厚度。
[表1]
样品号 制造条件 碳化硅外延膜的厚度 第二面积/第一面积
样品1 条件A 10μm 0
样品2 条件A 12μm 0
样品3 条件A 15μm 0.002
样品4 条件A 30μm 0.005
样品5 条件B 10μm 0
样品6 条件B 12μm 0
样品7 条件B 15μm 0.0002
样品8 条件B 30μm 0.0005
(评估的方法)
接下来，观察根据样品1至8的碳化硅外延衬底100是否存在复合缺陷。依照测量复合缺陷3的上述方法进行复合缺陷3的观察。如果在碳化硅外延衬底100中存在复合缺陷3，则将外接于复合缺陷3的四边形5的总面积(第二面积)除以主表面14的面积(第一面积)，以计算出通过将第二面积除以第一面积而获得的值。第一面积被设定在7.5×7.5×3.14(cm2)。
(评估的结果)
表1示出在根据样品1至8的碳化硅外延衬底100中的每一个中通过将第二面积除以第一面积而获得的值。当碳化硅外延膜20具有不小于15μm的厚度时观察到复合缺陷3。另一方面，当碳化硅外延膜20具有不小于12μm的厚度时未观察到复合缺陷3。如表1中所示，在根据样本3和样本4的碳化硅外延衬底100中的每一个中通过将第二面积除以第一面积而获得的值大于0.001。另一方面，在根据样本7和8的碳化硅外延衬底100中的每一个中通过将第二区域除以第一区域而获得的值不大于0.001。
应该理解，本文公开的实施例和示例在每一方面都是说明性和非限制性的。本发明的范围由权利要求的术语而不是上述实施例和示例来限定，并且意在包括相当于权利要求的术语的范围和含义内的任何修改。
附图标记列表
1起点；2中心；3复合缺陷；4直线；5四边形；6内周边区域；7外周边区域；8上端部分；10碳化硅衬底；11第一主表面；12第二主表面；13第三主表面；14主表面；15凹口；16圆；17取向平面；18弧形部分；19外边缘部分；20碳化硅外延膜；30扩展缺陷；31第一侧面部分；32第二侧面部分；33第二区域；34第一区域；35侧面部分；36倾斜部分；37第三侧面部分；38第四侧面部分；39第五区域；40基面位错；41一侧第三区域部分；42一侧第四区域部分；43另一侧第三区域部分；44另一侧第四区域部分；45一侧第四区域端部；46另一侧第四区域端部；47第三区域；48第四区域；49、59、69端部；51一侧第七区域部分；52一侧第八区域部分；53另一侧第七区域部分；54另一侧第八区域部分；55一侧第八区域端部；56另一侧第八区域端部；57第七区域；58第八区域；61一侧第九区域部分；62一侧第十区域部分；63另一侧第九区域部分；64另一侧第十区域部分；65一侧第十区域端部；66另一侧第十区域端部；67第九区域；68第十区域；71上表面；72下表面；73内周表面；74衬底安装表面；75衬底处理部分；100碳化硅外延衬底；101第一方向；102第二方向；103第三方向；104第四方向；105第五方向；106箭头；111最大直径；112、113半径；114厚度；115短边；116长边；131漂移区域；132主体区域；133源极区域；134接触区域；136氧化膜；137层间绝缘膜；138布线层；141栅极电极；142源极电极；143漏极电极；200制造设备；201第二主表面的外边缘；202第一主表面的外边缘；203第二主表面的中心；204第一主表面的中心；205绝热体；206感应加热线圈；207气体入口；208气体出口；210衬托器；212旋转轴线；300碳化硅半导体器件；301反应室；303加热元件；304石英管。

Claims (8)

1.一种碳化硅外延衬底，包括：
碳化硅衬底；
在所述碳化硅衬底上的碳化硅外延膜；以及
在所述碳化硅外延膜中的复合缺陷，
所述碳化硅外延膜的主表面是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面，
所述复合缺陷包括扩展缺陷和基面位错，
所述扩展缺陷包括从位于所述碳化硅衬底与所述碳化硅外延膜之间的边界处的起点起在<11-20>方向上延伸的第一区域，以及沿着<1-100>方向延伸的第二区域，
所述第一区域在所述<1-100>方向上具有从所述起点起朝向所述第二区域增加的宽度，
所述扩展缺陷由具有与形成所述碳化硅外延膜的碳化硅的多型不同的多型的碳化硅制成，
所述基面位错包括连续到所述起点并且沿着所述<1-100>方向延伸的第三区域，以及沿着与所述<1-100>方向相交的方向延伸的第四区域，
当在与所述主表面垂直的方向上观察时，所述第四区域的端部位于沿着所述第二区域的直线上，并且
当所述主表面的面积是第一面积，并且外接于所述复合缺陷的四边形的面积是第二面积时，通过将所述第二面积除以所述第一面积而获得的值不大于0.001。
2.根据权利要求1所述的碳化硅外延衬底，其中
所述碳化硅外延膜具有不小于15μm的厚度。
3.根据权利要求1或2所述的碳化硅外延衬底，其中
在所述起点处存在碳化硅颗粒。
4.根据权利要求1或2所述的碳化硅外延衬底，其中
在所述起点处存在碳颗粒。
5.根据权利要求1至4中的任一项所述的碳化硅外延衬底，其中
所述复合缺陷位于以所述主表面的中心为中心并且具有为所述主表面的半径的三分之二的半径的圆内。
6.一种制造碳化硅半导体器件的方法，包括：
制备根据权利要求1至5中的任一项所述的碳化硅外延衬底；以及
处理所述碳化硅外延衬底。
7.一种碳化硅外延衬底，包括：
碳化硅衬底；以及
碳化硅外延膜，所述碳化硅外延膜在所述碳化硅衬底上并且具有不小于15μm的厚度；
所述碳化硅外延膜的主表面是相对于{0001}面以不小于2°且不大于6°的偏离角倾斜的表面，
所述碳化硅外延衬底不具有复合缺陷，
所述复合缺陷包括扩展缺陷和基面位错，
所述扩展缺陷包括从位于所述碳化硅衬底与所述碳化硅外延膜之间的边界处的起点起在<11-20>方向上延伸的第一区域，以及沿着<1-100>方向延伸的第二区域，
所述第一区域在所述<1-100>方向上具有从所述起点起朝向所述第二区域增加的宽度，
所述扩展缺陷由具有与形成所述碳化硅外延膜的碳化硅的多型不同的多型的碳化硅制成，
所述基面位错包括连续到所述起点并且沿着所述<1-100>方向延伸的第三区域，以及沿着与所述<1-100>方向相交的方向延伸的第四区域，以及
当在与所述主表面垂直的方向上观察时，所述第四区域的端部位于沿着所述第二区域的直线上。
8.一种制造碳化硅半导体器件的方法，包括：
制备根据权利要求7所述的碳化硅外延衬底；以及
处理所述碳化硅外延衬底。
CN201980030451.0A 2018-05-09 2019-03-15 碳化硅外延衬底和制造碳化硅半导体器件的方法 Active CN112074928B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018090301 2018-05-09
JP2018-090301 2018-05-09
PCT/JP2019/010725 WO2019216024A1 (ja) 2018-05-09 2019-03-15 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112074928A true CN112074928A (zh) 2020-12-11
CN112074928B CN112074928B (zh) 2023-12-22

Family

ID=68468286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030451.0A Active CN112074928B (zh) 2018-05-09 2019-03-15 碳化硅外延衬底和制造碳化硅半导体器件的方法

Country Status (4)

Country Link
US (1) US12020924B2 (zh)
JP (1) JP7310805B2 (zh)
CN (1) CN112074928B (zh)
WO (1) WO2019216024A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7294502B1 (ja) * 2022-06-03 2023-06-20 株式会社レゾナック ＳｉＣ単結晶基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120721A (ja) * 2012-12-19 2014-06-30 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP2017084989A (ja) * 2015-10-29 2017-05-18 三菱電機株式会社 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2017199810A (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
CN108028185A (zh) * 2015-10-13 2018-05-11 住友电气工业株式会社 碳化硅外延基板及制造碳化硅半导体装置的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8221549B2 (en) 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
US8293623B2 (en) 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
JP2013038099A (ja) 2011-08-03 2013-02-21 Yu Bridge Kk 気相成長装置
US9777404B2 (en) 2014-11-12 2017-10-03 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide epitaxial substrate, and silicon carbide epitaxial substrate
DE112016005373T5 (de) * 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
JP6069545B2 (ja) 2016-01-20 2017-02-01 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6233555B1 (ja) 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
CN109791879B (zh) 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP7031709B2 (ja) * 2020-09-17 2022-03-08 住友電気工業株式会社 六方晶化合物半導体の製造方法
JP2023182011A (ja) * 2020-11-06 2023-12-26 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120721A (ja) * 2012-12-19 2014-06-30 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
CN108028185A (zh) * 2015-10-13 2018-05-11 住友电气工业株式会社 碳化硅外延基板及制造碳化硅半导体装置的方法
JP2017084989A (ja) * 2015-10-29 2017-05-18 三菱電機株式会社 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2017199810A (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置

Also Published As

Publication number Publication date
US20210225646A1 (en) 2021-07-22
US12020924B2 (en) 2024-06-25
CN112074928B (zh) 2023-12-22
WO2019216024A1 (ja) 2019-11-14
JPWO2019216024A1 (ja) 2021-06-10
JP7310805B2 (ja) 2023-07-19

Similar Documents

Publication Publication Date Title
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JPWO2017138247A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2020039684A1 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2020039745A1 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US12014924B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020009940A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2020009941A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant