JPWO2017138247A1 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017138247A1
JPWO2017138247A1 JP2017517382A JP2017517382A JPWO2017138247A1 JP WO2017138247 A1 JPWO2017138247 A1 JP WO2017138247A1 JP 2017517382 A JP2017517382 A JP 2017517382A JP 2017517382 A JP2017517382 A JP 2017517382A JP WO2017138247 A1 JPWO2017138247 A1 JP WO2017138247A1
Authority
JP
Japan
Prior art keywords
silicon carbide
concentration
epitaxial substrate
carbide layer
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017517382A
Other languages
English (en)
Inventor
洋典 伊東
洋典 伊東
太郎 西口
太郎 西口
健二 平塚
健二 平塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2017138247A1 publication Critical patent/JPWO2017138247A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本開示に係る炭化珪素エピタキシャル基板は、第１の主面を有する炭化珪素単結晶基板と、第１の濃度のキャリアを有し、炭化珪素単結晶基板上の第１の炭化珪素層と、第１の濃度よりも小さい第２の濃度のキャリアを有し、かつ、第１の主面の反対側の第２の主面を含む、第１の炭化珪素層上の第２の炭化珪素層とを備える。第１の炭化珪素層および第２の炭化珪素層の積層方向に沿った、キャリアの濃度プロファイルにおいて、第１の濃度と第２の濃度との間でキャリアの濃度が変化する遷移領域の幅が１μｍ以下である。第２の主面の中心から６０ｍｍ以内の中央領域における第２の濃度の均一性と定義される、第２の濃度の平均値に対する第２の濃度の標準偏差の比率は、５％以下である。中央領域の算術平均粗さは、０．５ｎｍ以下である。

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０１６年２月１０日に出願した日本特許出願である特願２０１６−０２３９３９号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
特開２０１４−１０３３６３号公報（特許文献１）は、炭化珪素半導体基板の製造方法を開示する。この製造方法は、アンモニアガスおよび窒素ガスをドーパントガスに用いて、第１の炭化珪素層および第２の炭化珪素層を形成する工程を備える。
特開２０１４−１０３３６３号公報
本開示に係る炭化珪素エピタキシャル基板は、第１の主面を有する炭化珪素単結晶基板と、第１の濃度のキャリアを有し、炭化珪素単結晶基板上の第１の炭化珪素層と、第１の濃度よりも小さい第２の濃度のキャリアを有し、かつ、第１の主面の反対側の第２の主面を含む、第１の炭化珪素層上の第２の炭化珪素層とを備える。第１の炭化珪素層および第２の炭化珪素層の積層方向に沿った、キャリアの濃度プロファイルにおいて、第１の濃度と第２の濃度との間でキャリアの濃度が変化する遷移領域の幅が１μｍ以下である。第２の主面の中心から６０ｍｍ以内の中央領域における第２の濃度の均一性と定義される、第２の濃度の平均値に対する第２の濃度の標準偏差の比率は、５％以下である。中央領域の算術平均粗さ（Ｓａ）は、０．５ｎｍ以下である。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図３は、キャリア濃度の測定位置を示す平面模式図である。 図４は、ＳａおよびＲａの測定位置を示す平面模式図である。 図５は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を示したフロー図である。 図６は、炭化珪素単結晶基板の模式図である。 図７は、本開示に係る炭化珪素エピタキシャル基板の製造方法を実行するための成膜装置の構成を示す一部断面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の例を示す図である。 図９は、比較例に係る炭化珪素エピタキシャル基板の製造方法の例を示す図である。 図１０は、図８に示された製造方法により製造された、本実施の形態に係る炭化珪素エピタキシャル基板の窒素原子の濃度プロファイルの例を示した図である。 図１１は、図９に示された製造方法により製造された、比較例に係る炭化珪素エピタキシャル基板の窒素原子の濃度プロファイルの例を示した図である。 図１２は、複数枚の炭化珪素単結晶基板を支持するための基板ホルダの一例を示した図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法を示すフロー図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１６は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。
［本開示の実施形態の概要］
まず、本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”−”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、第１の主面１１を有する炭化珪素単結晶基板１０と、第１の濃度のキャリアを有し、炭化珪素単結晶基板１０上の第１の炭化珪素層２０と、第１の濃度よりも小さい第２の濃度のキャリアを有し、かつ、第１の主面の反対側の第２の主面３１を含む、第１の炭化珪素層２０上の第２の炭化珪素層３０とを備える。第１の炭化珪素層２０および第２の炭化珪素層３０の積層方向１０４に沿った、キャリアの濃度プロファイルにおいて、第１の濃度と第２の濃度との間でキャリアの濃度が変化する遷移領域３４の幅１０５が１μｍ以下である。第２の主面３１の中心Ｏから６０ｍｍ以内の中央領域５における第２の濃度の均一性と定義される、第２の濃度の平均値に対する第２の濃度の標準偏差の比率は、５％以下である。中央領域の算術平均粗さ（Ｓａ）は、０．５ｎｍ以下である。
炭化珪素エピタキシャル基板は、炭化珪素半導体装置の製造に用いられる。キャリア濃度の面内均一性の向上と表面粗さの低減との双方を実現することが炭化珪素エピタキシャル基板に求められる。加えて、第１の炭化珪素層と第２の炭化珪素層との境界においてキャリア濃度が急峻に変化することが炭化珪素エピタキシャル基板に求められる。本開示によれば、キャリア濃度の面内均一性を向上可能であり、表面粗さを低減可能であり、かつ、第１の炭化珪素層と第２の炭化珪素層との間の遷移領域において急峻に変化するキャリア濃度を有する炭化珪素エピタキシャル基板を実現することができる。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、遷移領域３４の幅は、０．５μｍ以下である。
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第２の濃度の均一性は、３％以下である。
（４）上記（１）〜（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、中央領域５の算術平均粗さは、０．３ｎｍ以下である。
（５）上記（１）〜（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、中央領域５内の任意の点における、第２の炭化珪素層３０の深さ方向１０３において、第２の濃度の平均値に対する第２の濃度の標準偏差の比率は、２０％以内である。
（６）本開示に係る炭化珪素半導体装置３００の製造方法は、上記（１）〜（５）のいずれかに記載の炭化珪素エピタキシャル基板１００を準備する工程と、炭化珪素エピタキシャル基板１００を加工する工程とを備える。
［本開示の実施形態の概要］
次に、図に基づいて本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（炭化珪素エピタキシャル基板）
図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素単結晶基板１０と、第１の炭化珪素層２０と、第２の炭化珪素層３０とを含む。炭化珪素単結晶基板１０は、第１の主面１１を有する。第２の炭化珪素層３０は、第２の主面３１を有する。第２の主面３１は、第１の主面１１と反対側にある。
炭化珪素エピタキシャル基板１００は、第１の方向１０１に延在する第１フラットおよび第２の方向１０２に延在する第２フラットのうちの少なくとも１つを有してもよい。第１の方向１０１は、たとえば＜１１−２０＞方向である。第２の方向１０２は、たとえば＜１−１００＞方向である。
第２の主面３１の最大径１５１（直径）は、たとえば１５０ｍｍ以上である。最大径１５１は、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１５１の上限は特に限定されない。最大径１５１の上限は、たとえば３００ｍｍであってもよい。
第２の主面３１は、外周領域４と、外周領域４に取り囲まれた中央領域５と、外縁３とを含む。中央領域５は、第２の主面３１の中心Ｏからの距離が６０ｍｍ以内の領域である。
炭化珪素単結晶基板１０は、炭化珪素単結晶により構成される。当該炭化珪素単結晶のポリタイプは、たとえば４Ｈ−ＳｉＣである。４Ｈ−ＳｉＣは、電子移動度、絶縁耐力等において他のポリタイプより優れている。炭化珪素単結晶基板１０は、ｎ型不純物として窒素（Ｎ）を含む。炭化珪素単結晶基板１０の導電型は、ｎ型である。
炭化珪素単結晶基板１０は、第１の主面１１に対して反対側の第３の主面１２を含む。第３の主面１２は、たとえば｛０００１｝面もしくは｛０００１｝面から８°以下傾斜した面である。第３の主面１２が｛０００１｝面から傾斜している場合、第３の主面１２の法線の傾斜方向は、たとえば＜１１−２０＞方向である。
第１の炭化珪素層２０は、炭化珪素単結晶基板１０上に形成されたエピタキシャル層である。第１の炭化珪素層２０は、第３の主面１２上にある。第２の炭化珪素層３０は、第１の炭化珪素層２０上に形成されたエピタキシャル層である。
第１の炭化珪素層２０および第２の炭化珪素層３０の各々の導電型は、ｎ型である。第１の炭化珪素層２０および第２の炭化珪素層３０の各々は、ｎ型不純物として窒素原子を含む。
第１の炭化珪素層２０におけるキャリア濃度は、炭化珪素単結晶基板１０におけるキャリア濃度よりも低くてもよい。第２の炭化珪素層３０におけるキャリア濃度は、第１の炭化珪素層２０におけるキャリア濃度よりも低い。
たとえば炭化珪素単結晶基板１０におけるキャリア濃度は、１×１０１９ｃｍ−３程度である。第１の炭化珪素層２０におけるキャリア濃度は、１×１０１７程度〜１×１０１９ｃｍ−３程度である。第２の炭化珪素層３０におけるキャリア濃度は、たとえば１×１０１６ｃｍ−３以下である。
以下では、第２の主面３１に垂直であり、かつ第２の主面３１から第３の主面１２に向かう方向を「深さ方向」と呼ぶ。一方、「積層方向」とは、「深さ方向」と逆の方向、すなわち、第１の炭化珪素層２０および第２の炭化珪素層３０がこの順に積層される方向である。図２において、深さ方向１０３および積層方向１０４が矢印によって示される。
第１の炭化珪素層２０と第２の炭化珪素層３０との間には、遷移領域３４が存在する。遷移領域３４は、キャリア濃度が積層方向に沿って第１の濃度から第２の濃度まで変化する領域であると定義される。遷移領域３４の幅１０５は、遷移領域３４の積層方向の長さと定義することができる。幅１０５は、１μｍ以下であり、好ましくは、０．５μｍ以下である。
（キャリア濃度の面内均一性）
中央領域５におけるキャリア濃度の面内均一性は、５％以下である。面内均一性とは、第２の主面３１と平行な方向において、第２の炭化珪素層３０のキャリア濃度の平均値に対するキャリア濃度の標準偏差の比率（σ／ａｖｅ）である。キャリア濃度の面内均一性は、好ましくは、３％以下である。
中央領域５におけるキャリア濃度は、たとえば水銀プローブ方式のＣ−Ｖ測定装置により測定される。プローブの面積は、たとえば０．０１ｃｍ2である。図３に示されるように、たとえば中心Ｏを通り、第１の方向１０１に平行な第２の線分７を略１２等分した位置が測定位置とされる。同じく、中心Ｏを通り、第２の方向１０２に平行な第１の線分６を略１２等分した位置が測定位置とされる。中心Ｏは、測定位置の一つとされる。中央領域５における計２５カ所の測定位置（ハッチングで示した領域）においてキャリア濃度が測定される。計２５カ所の測定位置における測定結果に基づいて、キャリア濃度の平均値および標準偏差が計算される。
図２に示されるように、第２の炭化珪素層３０は、表層領域３２と、底層領域３３とを含む。表層領域３２は、たとえば、第２の主面３１に対して垂直な方向において、第２の主面３１から第３の主面１２に向かって１０μｍ以内の領域である。測定深さは、印加電圧によって調整される。底層領域３３は、表層領域３２と第１の炭化珪素層２０とに挟まれる領域である。
キャリア濃度は、表層領域３２において測定される。縦軸を１／Ｃ２とし、横軸をＶとし、測定データがプロットされる。測定データの直線の傾きからキャリア濃度が見積もられる。
（算術平均粗さ：Ｒａ）
中央領域５の算術平均粗さ（Ｒａ）は、１ｎｍ以下である。算術平均粗さ（Ｒａ）は、たとえばＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）により測定することができる。算術平均粗さ（Ｒａ）の測定範囲は、たとえば５μｍ×５μｍの正方形領域である。中央領域５の算術平均粗さ（Ｒａ）は、好ましくは、０．３ｎｍ以下であり、より好ましくは、０．２ｎｍ以下である。
図４に示されるように、たとえば、中央領域５において、第２の主面３１の中心Ｏを通りかつ第１の方向１０１に平行な第１の線分６と、第２の主面３１の中心Ｏを通りかつ第２の方向１０２に平行な第２の線分７とが想定される。第１の線分６上において、中心Ｏから左右に一定の距離だけ離れた点を含む正方形領域と、第２の線分７上において、中心Ｏから上下に一定の距離だけ離れた点を含む正方形領域と、中心Ｏを含む正方形領域とが、算術平均粗さＲａの測定領域とされる。たとえば、第１の線分６上において、中心Ｏを挟む両側に位置する正方形領域と、第２の線分７上において、中心Ｏを挟む両側に位置する正方形領域と、中心Ｏを含む正方形領域（つまり、図４においてハッチングで示された計５カ所の測定領域）において、算術平均粗さＲａが測定される。
（算術平均粗さ：Ｓａ）
中央領域５の算術平均粗さ（Ｓａ）は、１ｎｍ以下である。算術平均粗さ（Ｓａ）は、二次元の算術平均粗さ（Ｒａ）を三次元に拡張したパラメータである。算術平均粗さ（Ｓａ）は、たとえば白色干渉顕微鏡により測定することができる。白色干渉顕微鏡として、たとえばニコン社製のＢＷ−Ｄ５０７を用いることができる。算術平均粗さ（Ｓａ）の測定範囲は、たとえば２５５μｍ×２５５μｍの正方形領域である。中央領域５の算術平均粗さ（Ｓａ）は、好ましくは、０．５ｎｍ以下であり、より好ましくは、０．３ｎｍ以下である。たとえば図４に示された５つの正方形領域において、算術平均粗さＳａが測定される。
（遷移領域の幅）
たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による窒素濃度の測定により、炭化珪素エピタキシャル基板１００の深さ方向１０３に沿ったキャリア濃度を測定することができる。ＳＩＭＳとしては、たとえばＣａｍｅｃａ社製ＩＭＳ７ｆを使用することができる。たとえば、一次イオンＯ２＋、一次イオンエネルギー８ｋｅＶという測定条件を用いることができる。なお、ＳＩＭＳによる測定では窒素濃度が求められる。キャリア濃度は窒素濃度から補償不純物となるｐ型不純物の濃度を差分して求められるが、ｐ型不純物の濃度は実質的に無視できる量まで低減されているので、窒素濃度をキャリア濃度とみなす。
第１の炭化珪素層２０および第２の炭化珪素層３０の各々の窒素濃度は、次のように求めることができる。各層内において、少なくとも０．１μｍの深さにわたり窒素濃度が測定される。その測定によって得られた複数の値が平均される。これにより各層の窒素濃度が決定される。窒素濃度を決定するために、測定結果に対して、スムージング、あるいは補間等の処理が施されてもよい。
（炭化珪素エピタキシャル基板の製造方法）
図５は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を示したフロー図である。図５に示されるように、まず、炭化珪素単結晶基板を準備する工程（１１０）が実施される。炭化珪素単結晶基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素から構成されている。図６に示されるように、第１の主面１１および第３の主面１２を有する炭化珪素単結晶基板１０が準備される。たとえば昇華法により製造された炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板１０が準備される。
第３の主面１２は、基底面からオフ角だけ傾斜した面である。基底面は、たとえば｛０００１｝面であり、特定的には（０００１）Ｓｉ面である。オフ角は、たとえば２°以上８°以下である。オフ方向は、＜１−１００＞方向であってもよく、＜１１−２０＞方向であってもよい。
次に、炭化珪素単結晶基板１０が成膜装置の内部に設置される。成膜装置の内部では、第１の炭化珪素層２０を形成する工程（１２０）が実施される。続いて、第２の炭化珪素層３０を形成する工程（１３０）が成膜装置の内部で実施される。
図７は、本開示に係る炭化珪素エピタキシャル基板の製造方法を実行するための成膜装置４０の構成を示す一部断面模式図である。成膜装置４０は、たとえばＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。図７に示されるように、成膜装置４０は、発熱体４１と、断熱材４２と、石英管４３と、誘導加熱コイル４４と、基板ホルダ４６と、ガス供給源５１〜５４と、配管６１，６３と、バルブ６４と、排気ポンプ６５とを主に有する。
発熱体４１は中空構造であって、その内部に反応室４５が形成されている。断熱材４２は、発熱体４１の外周を囲うように配置されている。石英管４３は、断熱材４２の外周を囲うように配置されている。誘導加熱コイル４４は、石英管４３の外周を巻回するように設けられている。発熱体４１、断熱材４２および誘導加熱コイル４４は、反応室４５を加熱するための加熱機構の要素である。
基板ホルダ４６は、反応室４５の内部に載置される。基板ホルダ４６は、炭化珪素単結晶基板１０を保持するための凹部を有する。第３の主面１２が基板ホルダ４６から露出するように、炭化珪素単結晶基板１０が基板ホルダ４６の凹部に配置される。一例では、基板ホルダ４６は、サセプタである。
ガス供給源５１は、キャリアガスとして水素（Ｈ２）ガスを供給する。ガス供給源５２，５３は、原料ガスを供給する。本開示では、ガス供給源５２は、シラン（ＳｉＨ４）ガスを供給し、ガス供給源５３は、プロパン（Ｃ３Ｈ８）ガスを供給する。ガス供給源５２は、シラン以外のシリコン原子を含むガスを供給してもよい。シリコン原子を含むガスの他の例として、四塩化ケイ素（ＳｉＣｌ４)ガス、トリクロロシラン（ＳｉＨＣｌ３)ガス、およびジクロロシラン（ＳｉＨ２Ｃｌ２）ガスを挙げることができる。
ガス供給源５４は、ドーパントガスとして、アンモニア（ＮＨ３）ガスを供給する。アンモニアガスを用いることにより、炭化珪素エピタキシャル基板のキャリア濃度の面内均一性および面内平坦性の両方を向上することが期待できる。
アンモニアガスは、反応室４５の内部において加熱される。アンモニアガスが反応室４５に導入される前にアンモニアガスを加熱するための予備加熱機構が設けられてもよい。
配管６１は、キャリアガス、原料ガス、およびアンモニアガスを含む混合ガス８０を、ガス導入口４７に導入するように構成される。配管６３は、ガス排出口４８に接続されて、反応室４５からガスを排出するように構成されている。排気ポンプ６５は、配管６３に接続されている。バルブ６４は、配管６３に設けられる。
次に、工程１２０および工程１３０を含む、成膜装置４０によって実行される一連の処理の詳細を説明する。図７および図８に示されるように、時点ｔ１において、炭化珪素単結晶基板１０が、基板ホルダ４６に配置される。時点ｔ１において、反応室４５の中の温度はＴ１であり、反応室４５の中の圧力は、たとえば大気圧である。温度Ｔ１は、たとえば室温である。
時点ｔ２において、反応室４５内の減圧が開始される。時点ｔ３において、反応室４５内の圧力が圧力Ｐ１に達する。圧力Ｐ１は、たとえば１×１０-6Ｐａ程度である。
時点ｔ３において、反応室４５の昇温が開始される。誘導加熱コイル４４に高周波電流を流すことで、電磁誘導作用により、発熱体４１が誘導加熱される。これにより、基板ホルダ４６および炭化珪素単結晶基板１０が加熱される。
時点ｔ４から時点ｔ５までの間、反応室４５の内部の温度が、温度Ｔ２に保持される。温度Ｔ２は、たとえば１１００℃である。保持時間（時点ｔ４から時点ｔ５までの時間）は、たとえば１０分である。保持時間を設定することにより、基板ホルダ４６と炭化珪素単結晶基板１０との間の温度差が小さくなることが期待される。したがって、炭化珪素単結晶基板１０の面内における温度分布が均一になることが期待される。
時点ｔ５において反応室４５の昇温が再開される。本開示では、時点ｔ５から、水素（Ｈ2）ガスが反応室４５に導入される。水素ガスの流量は、たとえば１２０ｓｌｍ程度である。流量の単位「ｓｌｍ」は、標準状態（０℃、１０１．３ｋＰａ）における「Ｌ／ｍｉｎ」を示す。この操作により、たとえば反応室４５の中に残留する窒素を低減することが期待される。さらに、炭化珪素単結晶基板１０の第３の主面１２が水素によりエッチングされる。水素ガスの導入により、反応室４５内の圧力は、圧力Ｐ１から圧力Ｐ２に変化する。圧力Ｐ２は、たとえば８０ｍｂａｒ（８ｋＰａ）である。
反応室４５の温度が温度Ｔ３に達した後、一定時間、反応室４５の温度が、温度Ｔ３に維持される。温度Ｔ３は、たとえば、１６３０℃である。温度Ｔ３は、エピタキシャル成長が進行する成長温度である。
時点ｔ６から時点ｔ７までの間の処理は、工程１２０の処理に対応する。時点ｔ６から、原料ガス（シランガスおよびプロパンガス）およびドーピングガス（アンモニアガス）が反応室４５に導入される。
なお、本開示では、ドーパントガスに窒素ガス（Ｎ２ガス）は用いられない。このため、図８において、窒素ガスの流量は、０ｓｃｃｍと表される。図８に、窒素ガス（Ｎ２ガス）の流量が記載されている理由は、後述する製造方法との比較のためである。
エピタキシャル成長により、第１の炭化珪素層２０が炭化珪素単結晶基板１０上に形成される。たとえば、第１の炭化珪素層２０のキャリア濃度は、１×１０18ｃｍ-3である。時点ｔ６および時点ｔ７の間において、水素ガスの流量は１２０ｓｌｍであり、シランガスの流量は４６ｓｃｃｍであり、プロパンガスの流量は１４ｓｃｃｍであり、アンモニアガスの流量は０．７ｓｃｃｍである。アンモニアガスに対するシランガスの体積率（Ｎ／ＳｉＨ4）は、０．０１５である。
原料ガスのＣ／Ｓｉ比は、たとえば０．９である。第１の炭化珪素層２０の厚みは、たとえば１μｍである。時点ｔ６から時点ｔ７までの時間は、たとえば３分である。エピタキシャル成長によって第１の炭化珪素層２０が形成されている間、基板ホルダ４６が回転する。
時点ｔ７から時点ｔ８までの間の処理は、工程１３０の処理に対応する。工程１３０において、エピタキシャル成長により、第１の炭化珪素層２０上に第２の炭化珪素層３０が形成される。時点ｔ７から時点ｔ８の間において、水素ガスの流量は１２０ｓｌｍであり、シランガスの流量は４６ｓｃｃｍであり、プロパンガスの流量は１５ｓｃｃｍであり、アンモニアガスの流量は３．０×１０-3ｓｃｃｍである。原料ガスのＣ／Ｓｉ比は、たとえば１．０である。第２の炭化珪素層３０の厚みは、たとえば１５μｍである。時点ｔ７から時点ｔ８までの時間は、たとえば３１分である。エピタキシャル成長によって第２の炭化珪素層３０が形成されている間、基板ホルダ４６が回転する。
好ましくは、工程１２０，１３０において、炭化珪素単結晶基板１０の面内方向の温度が均一に維持される。具体的には、時点ｔ６から時点ｔ８までの時間、炭化珪素単結晶基板１０の第３の主面１２内では、最高温度と最低温度との差が１０℃以下に維持される。
工程１２０，１３０の少なくとも一方において、塩素系のガス（たとえばＨＣｌガス）を混合ガス８０に混合してもよい。塩素系のガスを反応室４５の内部に導入することによって、炭化珪素層の成長速度を高めることが期待できる。
時点ｔ８において、シランガス、プロパンガスおよびアンモニアガスの供給が停止されて、それにより工程１３０が終了する。その後に冷却工程が実施される。たとえば、時点ｔ８から時点ｔ９にかけて、炭化珪素エピタキシャル基板１００の温度が、温度Ｔ３から温度Ｔ１まで低下する。時点ｔ８から時点ｔ９までの時間は、たとえば６０分である。温度Ｔ３は、たとえば１６００℃である。炭化珪素エピタキシャル基板１００の冷却速度は、たとえば（１６００−１００）℃／１時間＝１５００℃／時間である。冷却工程における冷却速度は、１５００℃／時間以下であってもよいし、１３００℃／時間以下であってもよいし、１０００℃／時間以下であってもよい。
時点ｔ９から時点ｔ１０までの間、反応室４５の内部の圧力が大気圧に維持されるとともに、反応室４５の内部の温度が室温に維持される。炭化珪素エピタキシャル基板１００の温度が室温付近になった後、炭化珪素エピタキシャル基板１００が反応室４５から取り出される。以上説明した製造方法により、炭化珪素エピタキシャル基板１００が完成する。
なお、冷却工程において、反応室４５内の圧力が低減されてもよい。反応室４５内の圧力は、約１０分間でたとえば１００ｍｂａｒ（１０ｋＰａ）から１０ｍｂａｒ（１ｋＰａ）まで低減されてもよい。
窒素ガスをｎ型の炭化珪素層を形成するためのドーパントガスとして用いることができる。図８に示された製造方法の比較例が、図９に示される。図９に示された製造方法によれば、工程１２０において、アンモニアガスの代わりに、窒素ガスがドーパントガスとして用いられる。窒素ガスの流量は、たとえば７００ｓｃｃｍである。他の条件は、図８に示された条件と同じであるので以後の説明は繰り返さない。
図１０は、図８に示された製造方法により製造された、本実施の形態に係る炭化珪素エピタキシャル基板の窒素原子の濃度プロファイルの例を示した図である。図１０に示された例において、遷移領域３４の幅１０５は、約０．５μｍである。第２の炭化珪素層３０の深さ方向１０３において、窒素濃度の平均値に対する、窒素濃度の標準偏差の比率は、２０％以内である。
図１１は、図９に示された製造方法により製造された、比較例に係る炭化珪素エピタキシャル基板の窒素原子の濃度プロファイルの例を示した図である。図１１に示された例において、遷移領域３４の幅１０５は、約２．０μｍである。
本開示によれば、炭化珪素層のエピタキシャル成長が低いＣ／Ｓｉ比で実行される。これによりステップバンチングを抑えることが期待できる。したがって、炭化珪素エピタキシャル基板１００の第２の主面３１の平坦性が向上することが期待できる。
一方、Ｃ／Ｓｉ比が低い場合には、サイトコンペティション効果によって、窒素原子が炭化珪素層内に取り込まれやすい。窒素原子が反応室４５の内部に残留している場合、その窒素原子が成長中の炭化珪素層に取り込まれる可能性が考えられる。
窒素ガスをドーパントガスに用いた場合には、反応室４５の内部に窒素原子が残留しやすい。その理由は、窒素ガスを十分に熱分解するための温度は、アンモニアガスの熱分解の温度に比べて高くなりやすいためである。第１の炭化珪素層２０の形成時のドーパントガスが窒素ガスである場合、第２の炭化珪素層３０の成長時に、反応室４５内に残留した窒素原子が、第２の炭化珪素層３０に取り込まれることが起こり得る。
第２の炭化珪素層３０のキャリア濃度が第１の炭化珪素層２０のキャリア濃度よりも低くなるように、第２の炭化珪素層３０が形成される。第１の炭化珪素層２０と第２の炭化珪素層３０との間で、キャリア濃度が急峻に切り替わることが望ましい。しかし、反応室４５内に残留した窒素原子が、第２の炭化珪素層３０に取り込まれることにより、図１１に示されるように、第１の濃度から第２の濃度へのキャリア濃度の変化が緩やかになる。したがって遷移領域３４の幅１０５は大きい。遷移領域３４の幅１０５が大きいほど、第２の炭化珪素層３０の実質的な厚みが低下する。
図１０に示されるように、本開示によれば、工程１２０，１３０のいずれにおいても、ドーパントガスにはアンモニアガスが用いられる。工程１２０においてアンモニアガスが十分に熱分解されるので、より多くの窒素原子が炭化珪素層に取り込まれるとともに、反応室４５の内部に残留する窒素原子の量を減らすことができる。したがって本実施形態によれば、第１の炭化珪素層２０と第２の炭化珪素層３０との界面におけるキャリア濃度の変化が急峻となる。言い換えると、遷移領域３４の幅１０５を小さくすることができる。
図１０に示された濃度プロファイルによれば、遷移領域３４において窒素濃度は、ほぼ単調に変化する。しかし、本実施形態に係る炭化珪素エピタキシャル基板１００は、このように限定されるものではない。たとえば、遷移領域３４において窒素濃度は、ステップ状に変化してもよい。
本開示に係る製造方法において、工程１２０と工程１３０との間に、排気ポンプ６５により反応室４５の内部を真空引きする工程が追加されてもよい。第２の炭化珪素層３０の形成を開始するときに反応室４５の内部に残留する窒素原子の量をより少なくすることが期待できる。したがって第１の炭化珪素層２０と第２の炭化珪素層３０との界面における窒素濃度の変化がより急峻となることが期待できる。
本開示に係る製造方法において、複数枚の炭化珪素単結晶基板が、反応室４５内に配置されてもよい。図１２に示されるように、たとえば２枚の炭化珪素単結晶基板１０が、基板ホルダ４６に配置されてもよい。反応室４５の内部において、基板ホルダ４６は、中心軸４９を中心として回転してもよい。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
図１３に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（２１０）と、基板加工工程（２２０）とを主に有する。
まず、エピタキシャル基板準備工程（２１０）が実施される。具体的には、前述した炭化珪素エピタキシャル基板の製造方法によって、炭化珪素エピタキシャル基板が準備される。
次に、基板加工工程（２２０）が実施される。具体的には、炭化珪素エピタキシャル基板を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（２２０）は、イオン注入工程（２２１）、酸化膜形成工程（２２２）、電極形成工程（２２３）およびダイシング工程（２２４）を含む。
まず、イオン注入工程（２２１：図１３）が実施される。開口部を有するマスク（図示せず）が形成された第２の主面３１に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、図１４に示されるように、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される。
第２の炭化珪素層３０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、第２の炭化珪素層３０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気でもよい。活性化アニールの温度は、たとえば１８００℃程度でもよい。活性化アニールの時間は、たとえば３０分程度でもよい。
次に、酸化膜形成工程（２２２：図１３）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第２の主面３１上に酸化膜１３６が形成される（図１５を参照）。酸化膜１３６は、たとえば二酸化珪素（ＳｉＯ2）等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度でもよい。熱酸化処理の時間は、たとえば３０分程度でもよい。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ2Ｏ）等の雰囲気中、１１００℃程度で１時間程度、熱処理が実施されてもよい。さらにその後、アルゴン雰囲気中で熱処理が行なわれてもよい。たとえば、アルゴン雰囲気中、１１００〜１５００℃程度で、１時間程度、熱処理が行われてもよい。
次に、電極形成工程（２２３：図１３）が実施される。第１の電極１４１は、酸化膜１３６上に形成される。第１の電極１４１は、ゲート電極として機能する。第１の電極１４１は、たとえばＣＶＤ法により形成される。第１の電極１４１は、たとえば不純物を含有し導電性を有するポリシリコン等から構成される。第１の電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、第１の電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、第１の電極１４１と酸化膜１３６とに接するように形成される。次に、所定位置の酸化膜１３６および層間絶縁膜１３７がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
たとえばスパッタリング法により当該露出部に第２の電極１４２が形成される。第２の電極１４２はソース電極として機能する。第２の電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。第２の電極１４２が形成された後、第２の電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００〜１１００℃程度の温度で加熱される。これにより、第２の電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、第２の電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。
次に、たとえばプラズマＣＶＤにより、配線層１３８上にパッシベーション保護膜（図示せず）が形成される。パッシベーション保護膜は、たとえばＳｉＮ膜を含む。ボンディングワイヤを接続するため、パッシベーション保護膜の一部が配線層１３８までエッチングされ、パッシベーション保護膜に開口部が形成される。次に、炭化珪素単結晶基板１０の第１の主面１１に対してバックグラインディングが行われる。これにより、炭化珪素単結晶基板１０が薄くされる。次に、第１の主面１１に第３の電極１４３が形成される。第３の電極１４３は、ドレイン電極として機能する。第３の電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（２２４：図１３）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１６を参照）。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰｉＮダイオード等の各種炭化珪素半導体装置に適用可能である。
遷移領域３４の幅が厚い場合には、たとえば炭化珪素半導体装置の耐圧が低下することが起こり得る。炭化珪素半導体装置がＭＯＳＦＥＴである場合、耐圧が低いことによってゲート絶縁膜の信頼性が低下することが考えられる。本実施の形態によれば、遷移領域３４の幅１０５が小さい（１μｍ以下）炭化珪素エピタキシャル基板１００を用いて、炭化珪素半導体装置が製造される。したがって、上記の問題を抑制することが期待できる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
３ 外縁、４ 外周領域、５ 中央領域、６ 第１の線分、７ 第２の線分、１０ 単結晶基板、１１ 第１の主面、１２ 第３の主面、２０ 第１の炭化珪素層、３０ 第２の炭化珪素層、３１ 第２の主面、３２ 表層領域、３３ 底層領域、３４ 遷移領域、４０ 成膜装置、４１ 発熱体、４２ 断熱材、４３ 石英管、４４ 誘導加熱コイル、４５ 反応室、４６ 基板ホルダ、４７ ガス導入口、４８ ガス排出口、４９ 中心軸、５１，５２，５３，５４ ガス供給源、６１，６３ 配管、６４ バルブ、６５ 排気ポンプ、８０ 混合ガス、１００ 炭化珪素エピタキシャル基板、１０１ 第１の方向、１０２ 第２の方向、１０３ 深さ方向、１０４ 積層方向、１０５ 幅、１２０，１３０，２１０，２２０〜２２４ 工程、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ 第１の電極、１４２ 第２の電極、１４３ 第３の電極、１５１ 最大径、３００ 炭化珪素半導体装置、Ｏ 中心、Ｐ１，Ｐ２ 圧力、Ｒａ，Ｓａ 算術平均粗さ、Ｔ１，Ｔ２，Ｔ３ 温度、ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０ 時点。

Claims (6)

  1. 炭化珪素エピタキシャル基板であって、
    第１の主面を有する炭化珪素単結晶基板と、
    第１の濃度のキャリアを有する、前記炭化珪素単結晶基板上の第１の炭化珪素層と、
    前記第１の濃度よりも小さい第２の濃度のキャリアを有し、かつ、前記第１の主面の反対側の第２の主面を含む、前記第１の炭化珪素層上の第２の炭化珪素層とを備え、
    前記第１の炭化珪素層および前記第２の炭化珪素層の積層方向に沿った、前記キャリアの濃度プロファイルにおいて、前記第１の濃度と前記第２の濃度との間で前記キャリアの濃度が変化する遷移領域の幅が１μｍ以下であり、
    前記第２の主面の中心から６０ｍｍ以内の中央領域における前記第２の濃度の均一性と定義される、前記第２の濃度の平均値に対する前記第２の濃度の標準偏差の比率は、５％以下であり、
    前記中央領域の算術平均粗さは、０．５ｎｍ以下である、炭化珪素エピタキシャル基板。
  2. 前記遷移領域の幅は、０．５μｍ以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記第２の濃度の前記均一性は、３％以下である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記中央領域の前記算術平均粗さは、０．３ｎｍ以下である、請求項１から請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記中央領域内の任意の点における、前記第２の炭化珪素層の深さ方向において、前記第２の濃度の平均値に対する前記第２の濃度の標準偏差の比率は、２０％以内である、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 請求項１から請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2017517382A 2016-02-10 2016-12-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Withdrawn JPWO2017138247A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016023939 2016-02-10
JP2016023939 2016-02-10
PCT/JP2016/087209 WO2017138247A1 (ja) 2016-02-10 2016-12-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2017138247A1 true JPWO2017138247A1 (ja) 2018-11-29

Family

ID=59563223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517382A Withdrawn JPWO2017138247A1 (ja) 2016-02-10 2016-12-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20190013198A1 (ja)
JP (1) JPWO2017138247A1 (ja)
CN (1) CN108463871A (ja)
DE (1) DE112016006385T5 (ja)
WO (1) WO2017138247A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109996908B (zh) * 2016-11-28 2021-06-11 三菱电机株式会社 碳化硅半导体晶片、碳化硅半导体芯片及碳化硅半导体装置的制造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
US20210320005A1 (en) * 2018-07-20 2021-10-14 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2020115951A1 (ja) * 2018-12-04 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JPWO2020255698A1 (ja) * 2019-06-19 2020-12-24
FR3103962B1 (fr) * 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
US20220415653A1 (en) * 2019-11-29 2022-12-29 Soitec Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2004343133A (ja) * 2004-06-21 2004-12-02 Hoya Corp 炭化珪素製造方法、炭化珪素及び半導体装置
KR101287787B1 (ko) * 2007-09-12 2013-07-18 쇼와 덴코 가부시키가이샤 에피택셜 ＳｉＣ 단결정 기판 및 에피택셜 ＳｉＣ 단결정 기판의 제조 방법
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5598542B2 (ja) * 2010-05-10 2014-10-01 三菱電機株式会社 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
JP2012164790A (ja) * 2011-02-07 2012-08-30 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2013036376A2 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
WO2013078219A1 (en) * 2011-11-23 2013-05-30 University Of South Carolina Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP2015119083A (ja) * 2013-12-19 2015-06-25 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2015129066A (ja) * 2014-01-08 2015-07-16 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
JP2015207695A (ja) * 2014-04-22 2015-11-19 住友電気工業株式会社 エピタキシャルウエハの製造方法およびエピタキシャルウエハ
JP2016023939A (ja) 2014-07-16 2016-02-08 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置

Also Published As

Publication number Publication date
US20190013198A1 (en) 2019-01-10
WO2017138247A1 (ja) 2017-08-17
CN108463871A (zh) 2018-08-28
DE112016006385T5 (de) 2018-10-18

Similar Documents

Publication Publication Date Title
WO2017138247A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7052851B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2017090285A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6233555B1 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
WO2017051611A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6061060B1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20191114