JP7310805B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7310805B2
JP7310805B2 JP2020518170A JP2020518170A JP7310805B2 JP 7310805 B2 JP7310805 B2 JP 7310805B2 JP 2020518170 A JP2020518170 A JP 2020518170A JP 2020518170 A JP2020518170 A JP 2020518170A JP 7310805 B2 JP7310805 B2 JP 7310805B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
main surface
carbide epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020518170A
Other languages
English (en)
Other versions
JPWO2019216024A1 (ja
Inventor
貴也 宮瀬
勉 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019216024A1 publication Critical patent/JPWO2019216024A1/ja
Application granted granted Critical
Publication of JP7310805B2 publication Critical patent/JP7310805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０１８年５月９日に出願した日本特許出願である特願２０１８－０９０３０１号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
国際公開２００９／０３５０９５号（特許文献１）には、貫通刃状転位列の転位列密度が１０本／ｃｍ２以下である炭化珪素単結晶基板が開示されている。
国際公開２００９／０３５０９５号
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル膜と、複合欠陥とを備えている。炭化珪素エピタキシャル膜は、炭化珪素基板上にある。複合欠陥は、炭化珪素エピタキシャル膜にある。炭化珪素エピタキシャル膜の主表面は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。複合欠陥は、拡張欠陥と基底面転位とを含んでいる。拡張欠陥は、炭化珪素基板と炭化珪素エピタキシャル膜との境界に位置する起点から＜１１－２０＞方向に延在する第１領域と、＜１－１００＞方向に沿って延在する第２領域とを有している。＜１－１００＞方向における第１領域の幅は、起点から第２領域に向かうにつれて拡がっている。拡張欠陥は、炭化珪素エピタキシャル膜を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されている。基底面転位は、起点に連なりかつ＜１－１００＞方向に沿って延在する第３領域と、＜１－１００＞方向に対して交差する方向に沿って延在する第４領域とを有している。主表面に対して垂直な方向に見て、第４領域の端部は第２領域に沿った直線上に位置している。主表面の面積を第１面積とし、複合欠陥に外接する四角形の面積を第２面積とした場合、第２面積を第１面積で除した値は、０．００１以下である。
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル膜とを備えている。炭化珪素エピタキシャル膜は、炭化珪素基板上にあり厚みが１５μｍ以上である。炭化珪素エピタキシャル膜の主表面は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。炭化珪素エピタキシャル基板は、複合欠陥を有していない。複合欠陥は、拡張欠陥と基底面転位とを含んでいる。拡張欠陥は、炭化珪素基板と炭化珪素エピタキシャル膜との境界に位置する起点から＜１１－２０＞方向に延在する第１領域と、＜１－１００＞方向に沿って延在する第２領域とを有している。＜１－１００＞方向における第１領域の幅は、起点から第２領域に向かうにつれて拡がっている。拡張欠陥は、炭化珪素エピタキシャル膜を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されている。基底面転位は、起点に連なりかつ＜１－１００＞方向に沿って延在する第３領域と、＜１－１００＞方向に対して交差する方向に沿って延在する第４領域とを有している。主表面に対して垂直な方向に見て、第４領域の端部は第２領域に沿った直線上に位置している。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１の領域ＩＩの拡大平面模式図である。 図３は、図１の領域ＩＩの拡大斜視模式図である。 図４は、図２のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、図２のＶ－Ｖ線に沿った断面模式図である。 図６は、図２のＶＩ－ＶＩ線に沿った断面模式図である。 図７は、本実施形態に係る炭化珪素エピタキシャル基板の内周領域および外周領域を示す平面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の変形例の構成を示す拡大平面模式図である。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の変形例の構成を示す拡大斜視模式図である。 図１０は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第１工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第２工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１６は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル膜２０と、複合欠陥３とを備えている。炭化珪素エピタキシャル膜２０は、炭化珪素基板１０上にある。複合欠陥３は、炭化珪素エピタキシャル膜２０にある。炭化珪素エピタキシャル膜２０の主表面１４は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。複合欠陥３は、拡張欠陥３０と基底面転位４０とを含んでいる。拡張欠陥３０は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置する起点１から＜１１－２０＞に延在する第１領域３４と、＜１－１００＞方向に沿って延在する第２領域３３とを有している。＜１－１００＞方向における第１領域３４の幅は、起点１から第２領域３３に向かうにつれて拡がっている。拡張欠陥３０は、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されている。基底面転位４０は、起点１に連なりかつ＜１－１００＞方向に沿って延在する第３領域４７と、＜１－１００＞方向に対して交差する方向に沿って延在する第４領域４８とを有している。主表面１４に対して垂直な方向に見て、第４領域４８の端部４９は第２領域３３に沿った直線４上に位置している。主表面１４の面積を第１面積とし、複合欠陥３に外接する四角形５の面積を第２面積とした場合、第２面積を第１面積で除した値は、０．００１以下である。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、炭化珪素エピタキシャル膜２０の厚みは、１５μｍ以上であってもよい。
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、起点１には、炭化珪素粒子があってもよい。
（４）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、起点１には、炭素粒子があってもよい。
（５）上記（１）～（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、複合欠陥３は、主表面１４の中心２を中心とし、かつ主表面１４の半径の２／３の半径を有する円１６の内部に位置していてもよい。
（６）本開示に係る炭化珪素半導体装置の製造方法は、上記（１）～（５）のいずれに記載の炭化珪素エピタキシャル基板１００を準備する工程と、炭化珪素エピタキシャル基板１００を加工する工程とを備えている。
（７）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル膜２０とを備えている。炭化珪素エピタキシャル膜２０は、炭化珪素基板１０上にあり厚みが１５μｍ以上である。炭化珪素エピタキシャル膜２０の主表面１４は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。炭化珪素エピタキシャル基板１００は、複合欠陥３を有していない。複合欠陥３は、拡張欠陥３０と基底面転位４０とを含んでいる。拡張欠陥３０は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置する起点１から＜１１－２０＞に延在する第１領域３４と、＜１－１００＞方向に沿って延在する第２領域３３とを有している。＜１－１００＞方向における第１領域３４の幅は、起点１から第２領域３３に向かうにつれて拡がっている。拡張欠陥３０は、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されている。基底面転位４０は、起点１に連なりかつ＜１－１００＞方向に沿って延在する第３領域４７と、＜１－１００＞方向に対して交差する方向に沿って延在する第４領域４８とを有している。主表面１４に対して垂直な方向に見て、第４領域４８の端部は第２領域３３に沿った直線上に位置している。
（８）本開示に係る炭化珪素半導体装置の製造方法は、上記（７）に記載の炭化珪素エピタキシャル基板１００を準備する工程と、炭化珪素エピタキシャル基板１００を加工する工程とを備えている。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（炭化珪素エピタキシャル基板）
図１に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、主表面１４と、外縁部１９とを有している。主表面１４は、第１方向１０１および第２方向１０２の各々の方向に沿って２次元的に広がっている。外縁部１９は、主表面１４を取り囲んでいる。外縁部１９は、たとえばオリエンテーションフラット１７と、円弧状部１８とを有している。オリエンテーションフラット１７は、第１方向１０１に沿って延在している。円弧状部１８は、オリエンテーションフラット１７に連なっている。
第２方向１０２は、たとえば＜１－１００＞方向である。第２方向は、たとえば［１－１００]方向であってもよい。第１方向１０１は、主表面１４に対して平行であり、かつ第２方向１０２に対して垂直な方向である。第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向である。別の観点から言えば、第１方向は、＜１１－２０＞方向を主表面１４に平行な平面に投影した方向である。第１方向１０１は、たとえば[１１－２０]方向成分を含む方向であってもよい。図１に示されるように、主表面１４の最大径１１１（直径）は、たとえば１５０ｍｍ以上である。最大径１１１は、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。最大径１１１の上限は特に限定されない。最大径１１１は、たとえば３００ｍｍ以下であってもよい。
図２は、図１の領域ＩＩの拡大平面図である。図３は、図１の領域ＩＩの拡大斜視図である。図４は、図２のＩＶ－ＩＶ線に沿った断面模式図である。図５は、図２のＶ－Ｖ線に沿った断面模式図である。図６は、図２のＶＩ－ＶＩ線に沿った断面模式図である。
図２に示されるように、炭化珪素エピタキシャル基板１００は、複合欠陥３を有している。複合欠陥３は、拡張欠陥３０と、基底面転位４０と、起点１とにより構成されている。図２に示されるように、主表面１４に対して垂直な方向に見て、複合欠陥３は、炭化珪素エピタキシャル膜２０に取り囲まれている。拡張欠陥３０は、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されている。炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。拡張欠陥３０を構成する炭化珪素のポリタイプは、たとえば３Ｃである。拡張欠陥３０を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプと異なっていればよく、３Ｃに限定されない。拡張欠陥３０を構成する炭化珪素のポリタイプは、たとえば６Ｈなどであってもよい。
図２および図３に示されるように、拡張欠陥３０は、第１領域３４と、第２領域３３とを有している。図２に示されるように、＜１－１００＞方向における第１領域３４の幅は、起点１から第２領域３３に向かうにつれて拡がっている。主表面１４に対して垂直な方向から見た＜１１－２０＞方向とは、＜１１－２０＞方向を主表面１４と平行な平面に投影した方向である。第１領域３４は、第１辺部３１と、第２辺部３２とを有している。第１領域３４は、第１辺部３１と、第２辺部３２との間に位置している。第１辺部３１と、第２辺部３２とがなす角度θ１は、たとえば４５°以上１３５°以下である。
第１辺部３１および第２辺部３２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第２辺部３２の傾斜方向と反対である。第１辺部３１および第２辺部３２の各々は、起点１に連なっている。図２に示されるように、主表面１４に対して垂直な方向に見て、第２方向に沿った第１辺部３１と第２辺部３２との間隔は、第１方向１０１に向かうにつれて広がっている。
図２に示されるように、主表面１４に対して垂直な方向に見て、第２領域３３は、＜１－１００＞方向に沿って延在している。主表面１４に対して垂直な方向から見た＜１－１００＞方向とは、＜１－１００＞方向を主表面１４と平行な平面に投影した方向である。第２領域３３は、第１辺部３１および第２辺部３２の各々に連なっていてもよい。第２領域３３は、主表面１４に連なっていてもよい。図２に示されるように、主表面１４に対して垂直な方向に見て、第１辺部３１と、第２辺部３２と、第２領域３３とによって囲まれる領域は、三角形であってもよい。
図４～図６に示されるように、炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル膜２０とを有している。炭化珪素エピタキシャル膜２０は、炭化珪素基板１０上にある。炭化珪素基板１０は、第１主面１１と、第１主面１１と反対側の第２主面１２とを有する。炭化珪素エピタキシャル膜２０は、第１主面１１と接する。炭化珪素エピタキシャル膜２０は、第１主面１１と接する第３主面１３と、第３主面１３と反対側の主表面１４とを有する。炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々を構成する炭化珪素のポリタイプは、たとえば４Ｈである。複合欠陥３は、炭化珪素エピタキシャル膜２０にある。複合欠陥３は、炭化珪素エピタキシャル膜２０に接している。複合欠陥３は、炭化珪素基板１０上に位置している。
炭化珪素基板１０は、たとえば炭化珪素単結晶から構成される。炭化珪素基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。第１主面１１は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。第１主面１１が｛０００１｝面に対して傾斜している場合、第１主面１１の傾斜方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１０の厚みは、たとえば３５０μｍ以上５００μｍ以下である。
炭化珪素エピタキシャル膜２０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素エピタキシャル膜２０の導電型は、たとえばｎ型である。炭化珪素エピタキシャル膜２０が含むｎ型不純物の濃度は、炭化珪素基板１０が含むｎ型不純物の濃度より低くてもよい。ｎ型不純物の濃度は、たとえば水銀プローブ方式のＣ－Ｖ測定装置により測定される。プローブの面積は、たとえば０．００５ｃｍ2である。
炭化珪素エピタキシャル膜２０の主表面１４は、｛０００１｝面に対して２°以上６°以下のオフ角θ２で傾斜した面である。具体的には、主表面１４は、（０００１）面に対して２°以上６°以下のオフ角θ２で傾斜した面である。主表面１４は、（０００－１）面に対して２°以上６°以下のオフ角θ２で傾斜した面であってもよい。オフ方向は、たとえば＜１１－２０＞方向である。なお、オフ方向は、＜１１－２０＞方向に限定されない。オフ方向は、たとえば＜１－１００＞方向であってもよいし、＜１－１００＞方向成分と＜１１－２０＞方向成分とを有する方向であってもよい。オフ角θ２は、主表面１４が｛０００１｝面に対して傾斜している角度である。オフ角θ２は、３°以上であってもよい。オフ角θ２は、５°以下であってもよい。
図４～図６において破線で記載された面は、｛０００１｝面である。別の観点から言えば、破線で記載された面は、基底面である。第３方向１０３は、｛０００１｝面に対して垂直な方向である。第３方向１０３は、たとえば［０００１］方向である。第４方向１０４は、第３方向１０３に対して垂直な方向である。第４方向１０４は、たとえば＜１１－２０＞方向である。第４方向１０４は、たとえば[１１－２０]方向であってもよい。第４方向１０４は、たとえばオフ方向である。主表面１４の法線方向は、第５方向１０５である。第５方向は、たとえば［０００１］方向に対してオフ方向にオフ角θ２だけ傾斜した方向である。
図４に示されるように、第１領域３４は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置する起点１から＜１１－２０＞方向に延在している。第１領域３４は、傾斜部３６と、側部３５と、上端部８とを有している。傾斜部３６は、基底面に沿って延在している。傾斜部３６は、起点１に連なっていてもよい。傾斜部３６は、主表面１４に連なっていてもよい。傾斜部３６は、炭化珪素エピタキシャル膜２０に接している。側部３５は、主表面１４に対してほぼ垂直な方向に沿って延在している。側部３５は、傾斜部３６に対して交差する方向に延在している。側部３５は、起点１に連なっていてもよい。上端部８は、第２領域３３において傾斜部３３に連なっていてもよい。
図４に示されるように、起点１には、拡張欠陥３０に連なる粒子がある。当該粒子は、たとえば成長装置内の堆積物が炭化珪素基板１０の表面に落下した粒子状のダウンフォールである。当該粒子は、具体的には、炭化珪素粒子または炭素粒子である。当該粒子の直径は、たとえば１μｍ以上１ｍｍ以下である。当該粒子が炭化珪素から構成されている場合、当該粒子の炭化珪素のポリタイプは、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプと異なっていてもよい。
図４に示されるように、起点１の上方には、凹部１５が形成されていてもよい。凹部１５は、拡張欠陥３０の側部３５に連なっていてもよい。凹部１５および起点１の各々は、主表面１４に垂直な直線上に位置していてもよい。凹部１５は、主表面１４側において開口している。図４に示されるように、炭化珪素エピタキシャル膜２０の厚み１１４は、たとえば１５μｍ以上である。炭化珪素エピタキシャル膜２０の厚み１１４は、たとえば２０μｍ以上であってもよいし、３０μｍ以上であってもよい。
図２および図３に示されるように、基底面転位４０は、第３領域４７と、第４領域４８とを有している。第３領域４７は、起点１に連なっている。第３領域４７は、＜１－１００＞方向に沿って延在している。第３領域４７は、一方側第３領域部４１と、他方側第３領域部４３とにより構成されている。一方側第３領域部４１は、起点１から第２方向１０２に沿って延在する。他方側第３領域部４３は、起点１から第２方向１０２とは反対方向に延在している。起点１は、一方側第３領域部４１と他方側第３領域部４３との間に位置している。第３領域４７は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置している。
図２に示されるように、第４領域４８は、第３領域４７に連なっている。第４領域４８は、＜１－１００＞方向に対して交差する方向に沿って延在している。図２に示されるように、主表面１４に対して垂直な方向に見て、第４領域４８は、第１方向１０１および第２方向１０２の各々に対して傾斜していてもよい。第４領域４８は、一方側第４領域部４２と、他方側第４領域部４４とにより構成されている。一方側第４領域部４２は、一方側第３領域部４１に連なっている。他方側第４領域部４４は、他方側第３領域部４３に連なっている。図２に示されるように、主表面１４に対して垂直な方向に見て、拡張欠陥３０は、一方側第４領域部４２と、他方側第４領域部４４との間に設けられている。第２方向１０２に平行な方向における一方側第４領域部４２と他方側第４領域部４４との間の距離は、第１方向１０１に向かうにつれて大きくなっていてもよい。
図５に示されるように、一方側第４領域部４２は、第３主面から主表面１４まで延在している。一方側第４領域部４２は、一方側第４領域端部４５を有している。一方側第４領域端部４５は、主表面１４に連なっている。図６に示されるように、他方側第４領域部４４は、第３主面１３から主表面１４まで延在している。他方側第４領域部４４は、他方側第４領域端部４６を有している。他方側第４領域端部４６は、主表面１４に連なっている。
図２に示されるように、主表面１４に対して垂直な方向に見て、第４領域４８の端部４９は第２領域３３に沿った直線上に位置している。具体的には、主表面１４に対して垂直な方向に見て、一方側第４領域端部４５と、他方側第４領域端部４６とを通る直線４は、第２領域３３に沿っている。主表面１４に対して垂直な方向に見て、一方側第４領域端部４５と、他方側第４領域端部４６とを通る直線４は、第２方向１０２と平行である。第２領域３３は、一方側第４領域端部４５と、他方側第４領域端部４６との間に位置している。
炭化珪素エピタキシャル基板１００の主表面１４（図１参照）の面積を第１面積とする。図２に示されるように、複合欠陥３に外接する四角形５の面積を第２面積とする。四角形は、たとえば長方形であってもよいし、正方形であってもよいし、台形であってもよい。四角形５が長方形の場合、拡張欠陥３０の第２領域３３は、四角形５の一方側の長辺１１６に位置していてもよい。基底面転位４０の第３領域４７は、四角形５の他方側の長辺１１６に位置していてもよい。四角形５の一対の短辺１１５の各々は、第１方向１０１に平行であってもよい。なお複合欠陥３が複数個存在する場合には、複数の複合欠陥３の各々に外接する四角形５の面積の合計が、第２面積である。第２面積を第１面積で除した値は、０．００１以下である。第２面積を第１面積で除した値は、０．０００５以下であってもよいし、０．０００２以下であってもよい。
図７に示されるように、主表面１４の中心２を中心とし、かつ主表面１４の半径１１２の２／３の半径１１３を有する円１６を想定すると、複合欠陥３は、当該円１６の内部に位置している。主表面１４は、当該円１６の内側の内周領域６と、当該円１６の外側の外周領域７とを有している。外周領域７は、内周領域６を取り囲んでいる。複合欠陥３は、内周領域６に位置している。複合欠陥３は、外周領域７に存在していてもよいが、外周領域７に位置する複合欠陥３に外接する四角形５の面積は、内周領域６に位置する複合欠陥３に外接する四角形５の面積よりも小さいことが望ましい。なお、主表面１４が円の場合、主表面１４の中心２は、当該円の中心である。主表面１４が円でない場合、主表面１４の中心２は、円弧状部１８に内接する正三角形の中心とする。
内周領域６に位置する複合欠陥３に外接する四角形５の面積を内周領域６の面積で除した値は、外周領域７に位置する複合欠陥３に外接する四角形５の面積を外周領域７の面積で除した値よりも大きくてもよい。望ましくは、複合欠陥３は、内周領域６にのみに存在し、外周領域７には存在しない。さらに望ましくは、炭化珪素エピタキシャル基板１００は、複合欠陥３を有していない。つまり、外周領域７および内周領域６のいずれにも複合欠陥３が存在していない。
次に、本実施形態の変形例に係る炭化珪素エピタキシャル基板１００の構成について説明する。
図８および図９に示されるように、拡張欠陥３０は、第１領域３４と、第２領域３３と、第５領域３９とを有していてもよい。主表面１４に対して垂直な方向に見て、第５領域３９は、たとえば台形形状を有している。第５領域３９は、第２方向１０２における幅が、第１方向１０１に向かって狭くなる領域である。第５領域３９は、第３辺部３７と、第４辺部３８とを有している。第５領域３９は、第３辺部３７と、第４辺部３８との間に位置している。第３辺部３７は、第１辺部３１および第２領域３３の各々に連なっている。第４辺部３８は、第２辺部３２および第２領域３３の各々に連なっている。第３辺部３７は、第１辺部３１と第２領域３３との間に位置している。第４辺部３８は、第２辺部３２と第２領域３３との間に位置している。
図８に示されるように、主表面１４に対して垂直な方向に見て、第３辺部３７は、第１辺部３１に対して傾斜している。同様に、第４辺部３８は、第２辺部３２に対して傾斜している。第１方向１０１に対する第３辺部３７の傾斜方向は、第１方向１０１に対する第４辺部３８の傾斜方向と反対である。図８に示されるように、主表面１４に対して垂直な方向に見て、第２方向１０２に沿った第３辺部３７と第４辺部３８との間隔は、第１方向１０１に向かうにつれて小さくなっている。
図８および図９に示されるように、基底面転位４０は、第３領域４７と、第４領域４８と、第７領域５７と、第８領域５８と、第９領域６７と、第１０領域６８とを有していてもよい。第７領域５７は、＜１－１００＞方向に沿って延在している。第７領域５７は、一方側第７領域部５１と、他方側第７領域部５３とにより構成されている。一方側第７領域部５１は、一方側第３領域部４１に連なっている。一方側第７領域部５１は、一方側第３領域部４１から第２方向１０２に沿って延在する。一方側第３領域部４１は、一方側第７領域部５１と起点１との間に位置している。他方側第７領域部５３は、他方側第３領域部４３に連なっている。他方側第７領域部５３は、他方側第３領域部４３から第２方向１０２とは反対方向に延在している。他方側第３領域部４３は、他方側第７領域部５３と起点１との間に位置している。第７領域５７は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置している。
図８に示されるように、第８領域５８は、第７領域５７に連なっている。第８領域５８は、＜１－１００＞方向に対して交差する方向に沿って延在している。第８領域５８は、一方側第８領域部５２と、他方側第８領域部５４とにより構成されている。一方側第８領域部５２は、一方側第７領域部５１に連なっている。他方側第８領域部５４は、他方側第７領域部５３に連なっている。図８に示されるように、主表面１４に対して垂直な方向に見て、拡張欠陥３０および第４領域４８の各々は、一方側第８領域部５２と、他方側第８領域部５４との間に設けられている。第２方向１０２に平行な方向における一方側第８領域部５２と他方側第８領域部５４との間の距離は、第１方向１０１に向かうにつれて大きくなっていてもよい。
一方側第４領域部４２と同様に、一方側第８領域部５２は、第３主面１３から主表面１４まで延在している。一方側第８領域部５２は、一方側第８領域端部５５を有している。一方側第８領域端部５５は、主表面１４に連なっている。他方側第４領域部４４と同様に、他方側第８領域部５４は、第３主面１３から主表面１４まで延在している。他方側第８領域部５４は、他方側第８領域端部５６を有している。他方側第８領域端部５６は、主表面１４に連なっている。
図８に示されるように、主表面１４に対して垂直な方向に見て、第８領域５８の端部５９は第２領域３３に沿った直線上に位置している。具体的には、主表面１４に対して垂直な方向に見て、一方側第８領域端部５５と、他方側第８領域端部５６とを通る直線４は、第２領域３３に沿っている。主表面１４に対して垂直な方向に見て、一方側第８領域端部５５と、他方側第８領域端部５６とを通る直線４は、第２方向１０２と平行である。一方側第４領域端部４５は、第２領域３３と、一方側第８領域端部５５との間に位置している。同様に、他方側第４領域端部４６は、第２領域３３と、他方側第８領域端部５６との間に位置している。
図８および図９に示されるように、第９領域６７は、＜１－１００＞方向に沿って延在している。第９領域６７は、一方側第９領域部６１と、他方側第９領域部６３とにより構成されている。一方側第９領域部６１は、一方側第７領域部５１に連なっている。一方側第９領域部６１は、一方側第７領域部５１から第２方向１０２に沿って延在する。一方側第７領域部５１は、一方側第９領域部６１と一方側第３領域部４１との間に位置している。他方側第９領域部６３は、他方側第７領域部５３に連なっている。他方側第９領域部６３は、他方側第７領域部５３から第２方向１０２とは反対方向に延在している。他方側第７領域部５３は、他方側第９領域部６３と他方側第３領域部４３との間に位置している。第９領域６７は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置している。
図８に示されるように、第１０領域６８は、第９領域６７に連なっている。第１０領域６８は、＜１－１００＞方向に対して交差する方向に沿って延在している。第１０領域６８は、一方側第１０領域部６２と、他方側第１０領域部６４とにより構成されている。一方側第１０領域部６２は、一方側第９領域部６１に連なっている。他方側第１０領域部６４は、他方側第９領域部６３に連なっている。図８に示されるように、主表面１４に対して垂直な方向に見て、拡張欠陥３０、第４領域４８および第８領域５８の各々は、一方側第１０領域部６２と、他方側第１０領域部６４との間に設けられている。第２方向１０２に平行な方向における一方側第１０領域部６２と他方側第１０領域部６４との間の距離は、第１方向１０１に向かうにつれて大きくなっていてもよい。
一方側第４領域部４２と同様に、一方側第１０領域部６２は、第３主面１３から主表面１４まで延在している。一方側第１０領域部６２は、一方側第１０領域端部６５を有している。一方側第１０領域端部６５は、主表面１４に連なっている。他方側第４領域部４４と同様に、他方側第１０領域部６４は、第３主面１３から主表面１４まで延在している。他方側第１０領域部６４は、他方側第１０領域端部６６を有している。他方側第１０領域端部６６は、主表面１４に連なっている。
図８に示されるように、主表面１４に対して垂直な方向に見て、第１０領域６８の端部６９は第２領域３３に沿った直線４上に位置している。具体的には、主表面１４に対して垂直な方向に見て、一方側第１０領域端部６５と、他方側第１０領域端部６６とを通る直線４は、第２領域３３に沿っている。主表面１４に対して垂直な方向に見て、一方側第１０領域端部６５と、他方側第１０領域端部６６とを通る直線４は、第２方向１０２と平行である。一方側第８領域端部５５は、一方側第４領域端部４５と、一方側第１０領域端部６５との間に位置している。同様に、他方側第８領域端部５６は、他方側第４領域端部４６と、他方側第１０領域端部６６との間に位置している。
（複合欠陥の測定方法）
次に、複合欠陥３の測定方法について説明する。基底面転位４０を有する複合欠陥３の観察には、たとえば株式会社フォトンデザイン社製のフォトルミネッセンスイメージング装置（型番：ＰＬＩ－２００）が用いられる。炭化珪素エピタキシャル基板１００の被測定領域に対して励起光が照射されると、被測定領域からフォトルミネッセンス光が観測される。励起光源としては、たとえば水銀キセノンランプが使用される。光源からの励起光は、３１３ｎｍのバンドパスフィルターを通過した後、被測定領域に照射される。７５０ｎｍ以上の波長を有するフォトルミネッセンス光が、カメラ等の受光素子に到達する。以上のように、被測定領域のフォトルミネッセンス画像が撮影される。
拡張欠陥３０のポリタイプは、たとえば３Ｃである。一方、炭化珪素エピタキシャル膜２０のポリタイプは、たとえば４Ｈである。ポリタイプが３Ｃの拡張欠陥３０の発光強度は、ポリタイプが４Ｈの炭化珪素エピタキシャル膜２０の発光強度よりも低い。そのため、ポリタイプが３Ｃの拡張欠陥３０は、ポリタイプが４Ｈの炭化珪素エピタキシャル膜２０と比較して暗く発光している。一方、基底面転位４０の発光強度は、ポリタイプが４Ｈの炭化珪素エピタキシャル膜２０の発光強度よりも高い。そのため、基底面転位４０は、最も明るく発光している。
たとえば炭化珪素エピタキシャル膜２０の主表面１４と平行な方向に炭化珪素エピタキシャル基板１００を移動させながら、主表面１４のフォトルミネッセンス画像が撮影される。１視野の面積は、たとえば２．６ｍｍ×２．６ｍｍである。これにより、主表面１４の全領域におけるフォトルミネッセンス画像がマッピングされる。取得されたフォトルミネッセンス画像において複合欠陥３が特定される。特定された複合欠陥３に外接する四角形５の面積が求められる。複合欠陥３が複数存在する場合には、複数の複合欠陥３の各々に外接する四角形５の全面積が求められる。複合欠陥３に外接する四角形５の全面積（第２面積）を主表面１４の面積（第１面積）で除することにより、第２面積を第１面積で除した値が算出される。
（炭化珪素エピタキシャル基板の製造装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
図１０に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室３０１と、発熱体３０３、石英管３０４、断熱材２０５、誘導加熱コイル２０６とを主に有している。
発熱体３０３は、たとえば筒状の形状を有しており、内部に反応室３０１を形成している。発熱体３０３は、たとえば黒鉛製である。断熱材２０５は、発熱体３０３の外周を取り囲んでいる。断熱材２０５は、石英管３０４の内周面に接するように石英管３０４の内部に設けられている。誘導加熱コイル２０６は、たとえば石英管３０４の外周面に沿って巻回されている。誘導加熱コイル２０６は、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体３０３が誘導加熱される。結果として、反応室３０１が発熱体３０３により加熱される。
反応室３０１は、発熱体３０３に取り囲まれて形成された空間である。反応室３０１内には、炭化珪素基板１０が配置される。反応室３０１は、炭化珪素基板１０を加熱可能に構成されている。反応室３０１には、炭化珪素基板１０を保持するサセプタ２１０が設けられている。サセプタ２１０は、回転軸２１２の周りを自転可能に構成されている。
製造装置２００は、ガス導入口２０７およびガス排気口２０８を有している。ガス排気口２０８は、排気ポンプ（図示せず）に接続されている。図６中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室３０１に導入され、ガス排気口２０８から排気される。反応室３０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
製造装置２００は、たとえば、シラン（ＳｉＨ４）とプロパン（Ｃ３Ｈ８）とアンモニア（ＮＨ３）と水素（Ｈ２）とを含む混合ガスを、反応室３０１に供給可能に構成されたガス供給部（図示せず）を有している。具体的には、ガス供給部は、プロパンガスを供給可能なガスボンベと、水素ガスを供給可能なガスボンベと、シランガスを供給可能なガスボンベと、アンモニアガスを供給可能なガスボンベとを有していてもよい。製造装置２００は、キャリアガスである水素ガスのみを反応室３０１に供給前に加熱可能な予備加熱部（図示せず）を有していてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
まず、炭化珪素基板１０を準備する工程が実施される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板１０が準備される。炭化珪素基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。
炭化珪素基板１０は、第１主面１１と、第１主面１１の反対側にある第２主面１２とを有する。第１主面１１は、たとえば｛０００１｝面に対してオフ角θ２だけオフ方向に傾斜した面である。オフ角θ２は、２°以上６°以下である。オフ方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１０の第１主面１１の最大径は、たとえば１５０ｍｍ以上である。
次に、機械研磨工程が実施される。機械研磨工程においては、炭化珪素基板１０の第１主面１１に対して機械研磨が行われる。具体的には、第１主面１１が定盤に対向するように炭化珪素基板１０が研磨ヘッドに保持される。定盤と第１主面１１との間に砥粒を含むスラリーが供給される。砥粒は、たとえばダイヤモンド砥粒である。第２主面１２に対しても第１主面１１と同様に機械研磨が行われる。
次に、化学的機械研磨工程が実施される。化学的機械研磨工程においては、炭化珪素基板１０の第１主面１１に対して化学的機械研磨が行われる。具体的には、第１主面１１が定盤に対向するように炭化珪素基板１０が研磨ヘッドに保持される。定盤と第１主面１１との間に砥粒を含むスラリーが供給される。砥粒は、たとえばダイヤモンド砥粒である。スラリーは、たとえば過酸化水素水（酸化剤）を含む。第２主面１２に対しても第１主面１１と同様に化学的機械研磨が行われる。
化学的機械研磨工程後、炭化珪素基板１０は、反っている。炭化珪素基板１０の第２主面１２が平面に接するように炭化珪素基板１０を平面上に配置した場合に、第２主面１２の中央２０３が平面に接し、かつ第２主面１２の外縁２０１が平面から離間するように炭化珪素基板１０は反っている。第１主面１１は、第２主面１２の形状に沿って湾曲している。
図１１に示されるように、炭化珪素基板１０がサセプタ２１０に配置される。サセプタ２１０の上面７１には凹状の基板配置部７５が設けられている。基板配置部７５は、基板設置面７４と、内周面７３とにより構成されている。炭化珪素基板１０は、第２主面１２が基板設置面７４と接するように基板配置部７５内に配置される。第２主面１２の中央２０３は、基板設置面７４と接しているが、第２主面１２の外縁２０１は、基板設置面７４から離間している。サセプタ２１０の下面７２は、発熱体３０３に対向している。
次に、反応室３０１が、たとえば１６３０℃程度に昇温される。次に、たとえばシランとプロパンとアンモニアと水素とを含む混合ガスが反応室３０１に導入される。具体的には、シランガスの流量は、たとえば１１５ｓｃｃｍとなるように調整される。プロパンガスの流量は、たとえば５７．６ｓｃｃｍとなるように調整される。アンモニアガスの流量は、たとえば２．５×１０－２ｓｃｃｍとなるように調整される。水素ガスの流量は、１００ｓｌｍとなるように調整される。混合ガスは、炭化珪素基板１０の第１主面１１に対向する領域において、矢印１０６の方向に沿って流れる。反応室３０１に混合ガスを導入することにより、炭化珪素基板１０の第１主面１１上に炭化珪素エピタキシャル膜２０がエピタキシャル成長により形成される（図１２参照）。
図１１および図１２に示されるように、炭化珪素基板１０の第２主面１２の中央２０３が基板設置面７４と接し、かつ第２主面１２の外縁２０１が基板設置面７４から離間するように炭化珪素基板１０が反っていると、サセプタ２１０からの熱伝導により第２主面１２の中央２０３における温度は、比較的高くなる。また炭化珪素基板１０の第１主面１１に対向する領域には、原料ガスおよびキャリアガスが流れていくため、第１主面１１の中央２０４の温度は、比較的低くなる。つまり、炭化珪素基板１０の中央においては、厚み方向において温度差が発生する。温度差が大きいほど、上述した複合欠陥３が発生しやすいと考えられる。
本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法においては、炭化珪素基板１０の中央付近における厚み方向の温度差を大きくし、炭化珪素基板１０の外縁付近における厚み方向の温度差を小さくすることにより、炭化珪素基板１０の中央付近に複合欠陥３を集中させて、外縁付近には複合欠陥３を発生させないようにした。外縁付近に複合欠陥３が発生すると炭化珪素エピタキシャル基板１００の有効面積（基底面転位４０の列が存在していない領域）が小さくなる。
具体的には、第２主面１２の外縁２０１における温度を第１温度とし、第１主面１１の外縁２０２における温度を第２温度とし、第２主面１２の中央２０３における温度を第３温度とし、第１主面１１の中央２０４における温度を第４温度とする。反応室３０１に混合ガスを導入する際、第３温度と第４温度との温度差が大きくなるように、炭化珪素基板１０が加熱される。具体的には、第３温度が第４温度よりも高くなるように、炭化珪素基板１０が加熱される。第３温度から第４温度を差し引いた温度差は、たとえば０℃以上１℃以下である。また反応室３０１に混合ガスを導入する際、第１温度と第２温度との温度差が小さくなるように、炭化珪素基板１０が加熱される。第１温度から第２温度を差し引いた温度差は、たとえば１℃以下である。反応室３０１に混合ガスを導入する際、第４温度と第２温度との温度差が小さくなるように、炭化珪素基板１０が加熱される。第４温度から第２温度を差し引いた温度差は、たとえば１０℃以下である。第１温度、第２温度、第３温度および第４温度の各々は、たとえば１５００℃以上１７００℃以下である。
反応室３０１に混合ガスを導入する前に、原料ガスを運ぶキャリアガス（水素ガス）に対して予備加熱が行われる。これにより、炭化珪素基板１０上に導入される混合ガスの温度を高温化することができる。混合ガスの温度を高温化することにより、炭化珪素基板１０の外縁付近における厚み方向の温度差を低減することができる。そのため、炭化珪素基板１０の外縁付近に複合欠陥３が発生することを抑制することができる。なお、予備加熱は、キャリアガスのみに対して行われる。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図１３）と、基板加工工程（Ｓ２０：図１３）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図１３）が実施される。具体的には、前述した炭化珪素エピタキシャル基板１００の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図１参照）。
次に、基板加工工程（Ｓ２０：図１３）が実施される。具体的には、炭化珪素エピタキシャル基板１００を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図１３）は、たとえばイオン注入工程（Ｓ２１：図１３）、酸化膜形成工程（Ｓ２２：図１３）、電極形成工程（Ｓ２３：図１３）およびダイシング工程（Ｓ２４：図１３）を含む。
まず、イオン注入工程（Ｓ２１：図１３）が実施される。開口部を有するマスク（図示せず）が形成された主表面１４に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図１４参照）。
炭化珪素エピタキシャル膜２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素エピタキシャル膜２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気である。活性化アニールの温度は、たとえば１８００℃程度である。活性化アニールの時間は、たとえば３０分程度である。
次に、酸化膜形成工程（Ｓ２２：図１３）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、主表面１４上に酸化膜１３６が形成される（図１５参照）。酸化膜１３６は、たとえば二酸化珪素等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度である。熱酸化処理の時間は、たとえば３０分程度である。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素の雰囲気中、１１００℃程度で１時間程度、熱処理が実施される。さらにその後、アルゴン雰囲気中で熱処理が行なわれる。たとえば、アルゴン雰囲気中、１１００℃以上１５００℃以下程度で、１時間程度、熱処理が行われる。
次に、電極形成工程（Ｓ２３：図１３）が実施される。具体的には、ゲート電極１４１は、酸化膜１３６上に形成される。ゲート電極１４１は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極１４１は、たとえば導電性を有するポリシリコン等から構成される。ゲート電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、ゲート電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、ゲート電極１４１と酸化膜１３６とに接するように形成される。次に、酸化膜１３６および層間絶縁膜１３７の一部がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
次に、たとえばスパッタリング法により当該露出部にソース電極１４２が形成される。ソース電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。ソース電極１４２が形成された後、ソース電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００℃以上１１００℃以下程度の温度で加熱される。これにより、ソース電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、ソース電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。次に、第２主面１２にドレイン電極１４３が形成される。ドレイン電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図１３）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図１６参照）。
なお上記において、平面型ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばトレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオード等の炭化珪素半導体装置に適用可能である。
次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置３００の製造方法の作用効果について説明する。
本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル膜２０と、複合欠陥３とを有している。主表面１４の面積を第１面積とし、複合欠陥３に外接する四角形５の面積を第２面積とした場合、第２面積を第１面積で除した値は、０．００１以下である。これにより、炭化珪素エピタキシャル基板１００を用いて製造される炭化珪素半導体装置の信頼性を向上することができる。具体的には、たとえばＰＮダイオードに順バイアスを印加すると、ホールがＰ型半導体からＮ型半導体へ拡散し、Ｎ型半導体から電子がホールに拡散することで、拡散電流が流れる。ホールが複合欠陥３の基底面転位４０に衝突すると、基底面転位４０は積層欠陥に変化する。積層欠陥が増えるとＰＮダイオードの抵抗が大きくなる。つまり、順方向に電流を流し続けると、徐々に積層欠陥が増加し、ＰＮダイオードの抵抗が大きくなる。第２面積を第１面積で除した値を０．００１以下とすることにより、炭化珪素半導体装置において積層欠陥が増加することを抑制することができる。
また本実施形態に係る炭化珪素エピタキシャル基板１００においては、炭化珪素エピタキシャル膜２０の厚みは、１５μｍ以上である。炭化珪素エピタキシャル膜２０の厚みが１５μｍ以上になると、炭化珪素エピタキシャル膜２０内の応力が大きくなり、複合欠陥３が発生しやすくなると考えられる。本実施形態に係る炭化珪素エピタキシャル基板１００においては、複合欠陥３が発生しやすい厚膜の場合であっても、複合欠陥３の発生を抑制することができる。
炭化珪素基板１０の外縁付近は、ベベリング加工の影響により歪みが大きい場合がある。当該炭化珪素基板１０上に炭化珪素エピタキシャル膜２０を形成する場合、当該歪に起因して、外縁付近に多数の基底面転位の列が成長する場合がある。外縁付近に複合欠陥３が発生すると、さらに多くの基底面転位の列が外縁付近に成長する。基底面転位の列が長く成長すると、炭化珪素エピタキシャル基板１００の有効面積（基底面転位の列が存在していない領域）が小さくなる。本実施形態に係る炭化珪素エピタキシャル基板１００においては、複合欠陥３は、主表面１４の中心を中心とし、かつ主表面１４の半径の２／３の半径を有する円の内部に位置している。つまり、複合欠陥３を意図的に主表面１４の中心付近に発生させ、主表面１４の外縁付近には発生させないようにする。これにより、外縁付近において基底面転位の列が成長することを抑制することができる。また炭化珪素エピタキシャル膜２０の厚みが大きくなると、基底面転位の列が長くなる。そのため、炭化珪素エピタキシャル膜２０の厚みが大きい場合において、複合欠陥３を意図的に主表面１４の中心付近に発生させ、主表面１４の外縁付近には発生させないようにすることがより望ましい。
（サンプル準備）
まず、サンプル１～８に係る炭化珪素エピタキシャル基板１００が準備された。サンプル１～４に係る炭化珪素エピタキシャル基板１００を比較例とした。サンプル５～８に係る炭化珪素エピタキシャル基板１００を実施例とした。サンプル１～８に係る炭化珪素エピタキシャル基板は、以下の条件を除き、上述した炭化珪素エピタキシャル基板１００の製造方法に従って製造された。サンプル１～４に係る炭化珪素エピタキシャル基板１００は、製造条件Ａを用いて製造された。サンプル５～８に係る炭化珪素エピタキシャル基板１００は、製造条件Ｂを用いて製造された。サンプル１～８に係る炭化珪素エピタキシャル基板１００の直径は、１５０ｍｍであった。
製造条件Ａと製造条件Ｂとは、炭化珪素基板１０上に炭化珪素エピタキシャル膜２０を形成する工程の温度条件において異なっている。製造条件Ａにおいては、第２主面１２の外縁２０１における温度（第１温度）を１５５０℃とし、第１主面１１の外縁２０２における温度（第２温度）を１５４０℃とし、第２主面１２の中央２０３における温度（第３温度）を１５９０℃とし、第１主面１１の中央２０４における温度（第４温度）を１５８５℃とした（図１１参照）。製造条件Ｂにおいては、第２主面１２の外縁２０１における温度（第１温度）を１５９６℃とし、第１主面１１の外縁２０２における温度（第２温度）を１５９５℃とし、第２主面１２の中央２０３における温度（第３温度）を１６００℃とし、第１主面１１の中央２０４における温度（第４温度）を１５９９℃とした（図１１参照）。
サンプル１および５に係る炭化珪素エピタキシャル基板１００の炭化珪素エピタキシャル膜２０の厚みを１０μｍとした。サンプル２および６に係る炭化珪素エピタキシャル基板１００の炭化珪素エピタキシャル膜２０の厚みを１２μｍとした。サンプル３および７に係る炭化珪素エピタキシャル基板１００の炭化珪素エピタキシャル膜２０の厚みを１５μｍとした。サンプル４および８に係る炭化珪素エピタキシャル基板１００の炭化珪素エピタキシャル膜２０の厚みを３０μｍとした。
Figure 0007310805000001
（評価方法）
次に、サンプル１～８に係る炭化珪素エピタキシャル基板１００において、複合欠陥の有無を観察した。複合欠陥３の観察は、上述の複合欠陥３の測定方法に従って行われた。炭化珪素エピタキシャル基板１００に複合欠陥３が存在していた場合には、複合欠陥３に外接する四角形５の全面積（第２面積）を主表面１４の面積（第１面積）で除することにより、第２面積を第１面積で除した値が算出された。第１面積は、７．５×７．５×３．１４（ｃｍ２）とした。
（評価結果）
表１は、サンプル１～８に係る炭化珪素エピタキシャル基板１００の各々における第２面積を第１面積で除した値を示している。炭化珪素エピタキシャル膜２０の厚みを１５μｍ以上の場合において、複合欠陥３が観察された。一方、炭化珪素エピタキシャル膜２０の厚みを１２μｍ以下の場合には、複合欠陥３が観察されなかった。表１に示されるように、サンプル３および４に係る炭化珪素エピタキシャル基板１００の各々における第２面積を第１面積で除した値は、０．００１よりも大きかった。一方、サンプル７および８に係る炭化珪素エピタキシャル基板１００の各々における第２面積を第１面積で除した値は、０．００１以下であった。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 起点、２ 中心、３ 複合欠陥、４ 直線、５ 四角形、６ 内周領域、７ 外周領域、８ 上端部、１０ 炭化珪素基板、１１ 第１主面、１２ 第２主面、１３ 第３主面、１４ 主表面、１５ 凹部、１６ 円、１７ オリエンテーションフラット、１８ 円弧状部、１９ 外縁部、２０ 炭化珪素エピタキシャル膜、３０ 拡張欠陥、３１ 第１辺部、３２ 第２辺部、３３ 第２領域、３４ 第１領域、３５ 側部、３６ 傾斜部、３７ 第３辺部、３８ 第４辺部、３９ 第５領域、４０ 基底面転位、４１ 一方側第３領域部、４２ 一方側第４領域部、４３ 他方側第３領域部、４４ 他方側第４領域部、４５ 一方側第４領域端部、４６ 他方側第４領域端部、４７ 第３領域、４８ 第４領域、４９，５９，６９ 端部、５１ 一方側第７領域部、５２ 一方側第８領域部、５３ 他方側第７領域部、５４ 他方側第８領域部、５５ 一方側第８領域端部、５６ 他方側第８領域端部、５７ 第７領域、５８ 第８領域、６１ 一方側第９領域部、６２ 一方側第１０領域部、６３ 他方側第９領域部、６４ 他方側第１０領域部、６５ 一方側第１０領域端部、６６ 他方側第１０領域端部、６７ 第９領域、６８ 第１０領域、７１ 上面、７２ 下面、７３ 内周面、７４ 基板設置面、７５ 基板配置部、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１０３ 第３方向、１０４ 第４方向、１０５ 第５方向、１０６ 矢印、１１１ 最大径、１１２，１１３ 半径、１１４ 厚み、１１５ 短辺、１１６ 長辺、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ ゲート電極、１４２ ソース電極、１４３ ドレイン電極、２００ 製造装置、２０１ 第２主面の外縁、２０２ 第１主面の外縁、２０３ 第２主面の中央、２０４ 第１主面の中央、２０５ 断熱材、２０６ 誘導加熱コイル、２０７ ガス導入口、２０８ ガス排気口、２１０ サセプタ、２１２ 回転軸、３００ 炭化珪素半導体装置、３０１ 反応室、３０３ 発熱体、３０４ 石英管。

Claims (5)

  1. 炭化珪素基板と、
    前記炭化珪素基板上にある炭化珪素エピタキシャル膜と、
    前記炭化珪素エピタキシャル膜にある複合欠陥とを備え、
    前記炭化珪素エピタキシャル膜の主表面は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面であり、
    前記複合欠陥は、拡張欠陥と基底面転位とを含み、
    前記拡張欠陥は、前記炭化珪素基板と前記炭化珪素エピタキシャル膜との境界に位置する起点から＜１１－２０＞方向に延在する第１領域と、＜１－１００＞方向に沿って延在する第２領域とを有し、
    ＜１－１００＞方向における前記第１領域の幅は、前記起点から前記第２領域に向かうにつれて拡がっており、
    前記拡張欠陥は、前記炭化珪素エピタキシャル膜を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素により構成されており、
    前記基底面転位は、前記起点に連なりかつ＜１－１００＞方向に沿って延在する第３領域と、＜１－１００＞方向に対して交差する方向に沿って延在する第４領域とを有し、
    前記主表面に対して垂直な方向に見て、前記第４領域の端部は前記第２領域に沿った直線上に位置しており、
    前記主表面の面積を第１面積とし、前記複合欠陥に外接する四角形の面積を第２面積とした場合、前記第２面積を前記第１面積で除した値は、０．００１以下であり、
    前記複合欠陥は、前記主表面の中心を中心とし、かつ前記主表面の半径の２／３の半径を有する円の内部のみに位置している、炭化珪素エピタキシャル基板。
  2. 前記炭化珪素エピタキシャル膜の厚みは、１５μｍ以上である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 前記起点には、炭化珪素粒子がある、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記起点には、炭素粒子がある、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  5. 請求項１～請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程と、を備える、炭化珪素半導体装置の製造方法。
JP2020518170A 2018-05-09 2019-03-15 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP7310805B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018090301 2018-05-09
JP2018090301 2018-05-09
PCT/JP2019/010725 WO2019216024A1 (ja) 2018-05-09 2019-03-15 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019216024A1 JPWO2019216024A1 (ja) 2021-06-10
JP7310805B2 true JP7310805B2 (ja) 2023-07-19

Family

ID=68468286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020518170A Active JP7310805B2 (ja) 2018-05-09 2019-03-15 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12020924B2 (ja)
JP (1) JP7310805B2 (ja)
CN (1) CN112074928B (ja)
WO (1) WO2019216024A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7294502B1 (ja) * 2022-06-03 2023-06-20 株式会社レゾナック ＳｉＣ単結晶基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2013038099A (ja) 2011-08-03 2013-02-21 Yu Bridge Kk 気相成長装置
JP2014120721A (ja) 2012-12-19 2014-06-30 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP2016102061A (ja) 2016-01-20 2016-06-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその評価方法
JP2016171348A (ja) 2014-11-12 2016-09-23 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
JP2017076650A (ja) 2015-10-13 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017084989A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2017145150A (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017199810A (ja) 2016-04-27 2017-11-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP6233555B1 (ja) 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8221549B2 (en) 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
US8293623B2 (en) 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
DE112016005373T5 (de) * 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
CN109791879B (zh) 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP7031709B2 (ja) * 2020-09-17 2022-03-08 住友電気工業株式会社 六方晶化合物半導体の製造方法
JP2023182011A (ja) * 2020-11-06 2023-12-26 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2013038099A (ja) 2011-08-03 2013-02-21 Yu Bridge Kk 気相成長装置
JP2014120721A (ja) 2012-12-19 2014-06-30 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP2016171348A (ja) 2014-11-12 2016-09-23 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素エピタキシャル基板
JP2017076650A (ja) 2015-10-13 2017-04-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017084989A (ja) 2015-10-29 2017-05-18 三菱電機株式会社 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2016102061A (ja) 2016-01-20 2016-06-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその評価方法
JP2017145150A (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017199810A (ja) 2016-04-27 2017-11-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP6233555B1 (ja) 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20210225646A1 (en) 2021-07-22
US12020924B2 (en) 2024-06-25
CN112074928A (zh) 2020-12-11
CN112074928B (zh) 2023-12-22
WO2019216024A1 (ja) 2019-11-14
JPWO2019216024A1 (ja) 2021-06-10

Similar Documents

Publication Publication Date Title
US10998406B2 (en) Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7310805B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7036095B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R150 Certificate of patent or registration of utility model

Ref document number: 7310805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150