JP7400715B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7400715B2
JP7400715B2 JP2020530943A JP2020530943A JP7400715B2 JP 7400715 B2 JP7400715 B2 JP 7400715B2 JP 2020530943 A JP2020530943 A JP 2020530943A JP 2020530943 A JP2020530943 A JP 2020530943A JP 7400715 B2 JP7400715 B2 JP 7400715B2
Authority
JP
Japan
Prior art keywords
silicon carbide
defect
region
carbide epitaxial
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020530943A
Other languages
English (en)
Other versions
JPWO2020017208A1 (ja
Inventor
健司 神原
洋典 伊東
勉 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2020017208A1 publication Critical patent/JPWO2020017208A1/ja
Application granted granted Critical
Publication of JP7400715B2 publication Critical patent/JP7400715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０１８年７月２０日に出願した日本特許出願である特願２０１８－１３６６８４号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
国際公開２００９／０３５０９５号（特許文献１）には、貫通刃状転位列の転位列密度が１０本／ｃｍ２以下である炭化珪素単結晶基板が開示されている。
国際公開２００９／０３５０９５号
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素基板上にある炭化珪素エピタキシャル膜とを備えている。炭化珪素エピタキシャル膜の主表面は、外縁と、外縁から３ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とを含んでいる。主表面の最大径は、１５０ｍｍ以上である。中央領域には、マクロ欠陥がある。中央領域を、面積がＡｃｍ2である複数の第１正方領域で区分した場合、複数の第１正方領域は、マクロ欠陥を有する第１領域と、マクロ欠陥を有しない第２領域とを有している。中央領域を、面積がＢｃｍ2である複数の第２正方領域で区分した場合、複数の第２正方領域は、マクロ欠陥を有する第３領域と、マクロ欠陥を有しない第４領域とを有している。第２領域の数を、第１領域の数と第２領域の数との合計で除した値を第１無欠陥領域率とし、第４領域の数を、第３領域の数と第４領域の数との合計で除した値を第２無欠陥領域率とし、かつマクロ欠陥の数を中央領域の面積で除した値をＸｃｍ-2とした場合、ＡはＢよりも小さく、Ｂは４以下であり、Ｘは０よりも大きく４未満であり、かつ数式１を満たす。
Figure 0007400715000001
本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素基板上にある炭化珪素エピタキシャル膜とを備えている。炭化珪素基板および炭化珪素エピタキシャル膜の各々を構成する炭化珪素のポリタイプは、４Ｈである。炭化珪素基板および炭化珪素エピタキシャル膜の各々は、ｎ型不純物を含む。炭化珪素エピタキシャル膜の主表面は、外縁と、外縁から３ｍｍ以内の外周領域と、外周領域に取り囲まれた中央領域とを含んでいる。主表面の最大径は、１５０ｍｍ以上である。中央領域には、マクロ欠陥がある。中央領域を、面積がＡｃｍ2である複数の第１正方領域で区分した場合、複数の第１正方領域は、マクロ欠陥を有する第１領域と、マクロ欠陥を有しない第２領域とを有している。中央領域を、面積がＢｃｍ2である複数の第２正方領域で区分した場合、複数の第２正方領域は、マクロ欠陥を有する第３領域と、マクロ欠陥を有しない第４領域とを有している。第２領域の数を、第１領域の数と第２領域の数との合計で除した値を第１無欠陥領域率とし、第４領域の数を、第３領域の数と第４領域の数との合計で除した値を第２無欠陥領域率とし、かつマクロ欠陥の数を中央領域の面積で除した値をＸｃｍ-2とした場合、Ａは０．０４であり、Ｂは０．２５であり、Ｘは０よりも大きく４未満であり、かつ数式１を満たす。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、図１の領域ＩＩＩの拡大平面模式図である。 図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、本実施形態の第１変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図６は、本実施形態の第２変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図７は、本実施形態の第３変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図８は、本実施形態の第４変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。 図９は、本実施形態の第５変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。 図１０は、本実施形態の第６変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。 図１１は、本実施形態に係る炭化珪素エピタキシャル基板の中央領域を複数の第１正方領域で区分した状態を示す模式図である。 図１２は、本実施形態に係る炭化珪素エピタキシャル基板の中央領域を複数の第２正方領域で区分した状態を示す模式図である。 図１３は、比較例に係る炭化珪素エピタキシャル基板の中央領域を複数の第１正方領域で区分した状態を示す模式図である。 図１４は、比較例に係る炭化珪素エピタキシャル基板の中央領域を複数の第２正方領域で区分した状態を示す模式図である。 図１５は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す断面模式図である。 図１６は、制御部の構成の一例を示す模式図である。 図１７は、制御部の圧力制御弁の角度と時間との関係の第１の例を示す図である。 図１８は、反応室の圧力と時間との関係を示す図である。 図１９は、制御部の圧力制御弁の角度と時間との関係の第２の例を示す図である。 図２０は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 図２１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図２２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図２３は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２４は、サンプル１および２の反応室の圧力と時間との関係を示す図である。 図２５は、サンプル１に係る炭化珪素エピタキシャル基板の中央領域を１辺が２ｍｍである複数の第１正方領域で区分した状態を示す図である。 図２６は、サンプル１に係る炭化珪素エピタキシャル基板の中央領域を１辺が５ｍｍである複数の第２正方領域で区分した状態を示す図である。 図２７は、サンプル２に係る炭化珪素エピタキシャル基板の中央領域を１辺が２ｍｍである複数の第１正方領域で区分した状態を示す図である。 図２８は、サンプル２に係る炭化珪素エピタキシャル基板の中央領域を１辺が５ｍｍである複数の第２正方領域で区分した状態を示す図である。
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素基板１０上にある炭化珪素エピタキシャル膜２０とを備えている。炭化珪素エピタキシャル膜２０の主表面１４は、外縁１９と、外縁１９から３ｍｍ以内の外周領域７と、外周領域７に取り囲まれた中央領域６とを含んでいる。主表面１４の最大径は、１５０ｍｍ以上である。中央領域６には、マクロ欠陥３がある。中央領域６を、面積がＡｃｍ2である複数の第１正方領域５０で区分した場合、複数の第１正方領域５０は、マクロ欠陥３を有する第１領域５１と、マクロ欠陥３を有しない第２領域５２とを有している。中央領域６を、面積がＢｃｍ2である複数の第２正方領域６０で区分した場合、複数の第２正方領域６０は、マクロ欠陥３を有する第３領域６１と、マクロ欠陥３を有しない第４領域６２とを有している。第２領域５２の数を、第１領域５１の数と第２領域５２の数との合計で除した値を第１無欠陥領域率とし、第４領域６２の数を、第３領域６１の数と第４領域６２の数との合計で除した値を第２無欠陥領域率とし、かつマクロ欠陥３の数を中央領域６の面積で除した値をＸｃｍ-2とした場合、ＡはＢよりも小さく、Ｂは４以下であり、Ｘは０よりも大きく４未満であり、かつ数式１を満たす。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ｂは、２以下であってもよい。
（３）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ｂは、０．５以下であってもよい。
（４）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ｂは、０．２５以下であってもよい。
（５）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ａは、０．０１以上であってもよい。
（６）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ａは、０．０４以上であってもよい。
（７）上記（１）に係る炭化珪素エピタキシャル基板１００において、Ａは０．０４であり、かつＢは０．２５であってもよい。
（８）上記（１）から（７）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々を構成する炭化珪素のポリタイプは、４Ｈであってもよい。
（９）上記（１）から（８）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々は、ｎ型不純物を含んでいてもよい。
（１０）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素基板１０上にある炭化珪素エピタキシャル膜２０とを備えている。炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々を構成する炭化珪素のポリタイプは、４Ｈである。炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々は、ｎ型不純物を含んでいる。炭化珪素エピタキシャル膜２０の主表面１４は、外縁１９と、外縁１９から３ｍｍ以内の外周領域７と、外周領域７に取り囲まれた中央領域６とを含んでいる。主表面１４の最大径は、１５０ｍｍ以上である。中央領域６には、マクロ欠陥３がある。中央領域６を、面積がＡｃｍ2である複数の第１正方領域５０で区分した場合、複数の第１正方領域５０は、マクロ欠陥３を有する第１領域５１と、マクロ欠陥３を有しない第２領域５２とを有している。中央領域６を、面積がＢｃｍ2である複数の第２正方領域６０で区分した場合、複数の第２正方領域６０は、マクロ欠陥３を有する第３領域６１と、マクロ欠陥３を有しない第４領域６２とを有している。第２領域５２の数を、第１領域５１の数と第２領域５２の数との合計で除した値を第１無欠陥領域率とし、第４領域６２の数を、第３領域６１の数と第４領域６２の数との合計で除した値を第２無欠陥領域率とし、かつマクロ欠陥３の数を中央領域６の面積で除した値をＸｃｍ-2とした場合、Ａは０．０４であり、Ｂは０．２５であり、Ｘは０よりも大きく４未満であり、かつ数式１を満たす。
（１１）本開示に係る炭化珪素半導体装置の製造方法は、上記（１）から（１０）のいずれかに記載の炭化珪素エピタキシャル基板１００を準備する工程と、炭化珪素エピタキシャル基板１００を加工する工程とを備えている。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（炭化珪素エピタキシャル基板）
図１は、本実施形態に係る炭化珪素エピタキシャル基板１００の構成を示す平面模式図である。図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１０と、炭化珪素エピタキシャル膜２０とを有している。炭化珪素エピタキシャル膜２０は、炭化珪素基板１０上にある。炭化珪素基板１０は、第１主面１１と、第２主面１２とを有する。第２主面１２は、第１主面１１とは反対側にある。炭化珪素エピタキシャル膜２０は、主表面１４と、第３主面１３とを有している。第３主面１３は、第１主面１１に接している。炭化珪素基板１０および炭化珪素エピタキシャル膜２０の各々を構成する炭化珪素のポリタイプは、たとえば４Ｈである。
図１に示されるように、主表面１４は、第１方向１０１および第２方向１０２の各々の方向に沿って２次元的に広がっている。炭化珪素エピタキシャル膜２０の主表面１４は、外縁１９と、外周領域７と、中央領域６とを含んでいる。外周領域７は、外縁１９から３ｍｍ以内の領域である。別の観点から言えば、外縁１９の接線に対して垂直な方向において、外縁１９と、外周領域７と中央領域６との境界１６までの距離１１２は、３ｍｍである。中央領域６は、外周領域７に取り囲まれた領域である。
別の観点から言えば、主表面１４は、外縁１９と、外周領域７と、中央領域６とから構成されている。中央領域６は、主表面１４の中心を含んでいる。外縁１９部は、たとえばオリエンテーションフラット１７と、円弧状部１８とを有している。オリエンテーションフラット１７は、第１方向１０１に沿って延在している。円弧状部１８は、オリエンテーションフラット１７に連なっている。
第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００]方向であってもよい。第１方向１０１は、主表面１４に対して平行であり、かつ第２方向１０２に対して垂直な方向である。第１方向１０１は、オフ方向である。第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向である。別の観点から言えば、第１方向は、＜１１－２０＞方向を主表面１４に平行な平面に投影した方向である。第１方向１０１は、たとえば[１１－２０]方向成分を含む方向であってもよい。図１に示されるように、主表面１４の最大径１１１（直径）は、たとえば１５０ｍｍである。最大径１１１は、２００ｍｍでもよいし、２５０ｍｍでもよい。最大径１１１の上限は、たとえば３００ｍｍであってもよい。最大径１１１は、１５０ｍｍ以上２００ｍｍ以下、あるいは１５０ｍｍ以上２５０ｍｍ以下、あるいは１５０ｍｍ以上３００ｍｍ以下であってもよい。
図３は、図１の領域ＩＩＩの拡大平面模式図である。図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。
図３に示されるように、中央領域６には、マクロ欠陥３がある。図３に示されるように、主表面１４に対して垂直な方向から見て、マクロ欠陥３の形状は、たとえば三角形状である。マクロ欠陥３は、たとえばダウンフォール欠陥、三角欠陥またはキャロット欠陥などである。マクロ欠陥３は、たとえば炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプとは異なるポリタイプの炭化珪素を含んでいる。炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。マクロ欠陥３を構成する炭化珪素のポリタイプは、たとえば３Ｃである。マクロ欠陥３を構成する炭化珪素のポリタイプは、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプと異なっていればよく、３Ｃに限定されない。マクロ欠陥３を構成する炭化珪素のポリタイプは、たとえば６Ｈなどであってもよい。
図３に示されるように、マクロ欠陥３は、第１部分３４と、第２部分３３と、第１辺部３１と、第２辺部３２と、起点１とを有している。図３に示されるように、主表面１４に対して垂直な方向から見て、第１部分３４は、炭化珪素基板１０と炭化珪素エピタキシャル膜２０との境界に位置する起点１から第１方向１０１に向かって拡がる領域である。第１部分３４は、第１辺部３１と、第２辺部３２との間に位置している。第１辺部３１と、第２辺部３２とがなす角度は、たとえば４５°以上１３５°以下である。
図３に示されるように、第１辺部３１および第２辺部３２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第２辺部３２の傾斜方向と反対である。第１辺部３１および第２辺部３２の各々は、起点１に連なっている。図３に示されるように、主表面１４に対して垂直な方向から見て、第２方向１０２に沿った第１辺部３１と第２辺部３２との間隔は、第１方向１０１に向かうにつれて広がっている。
図３に示されるように、主表面１４に対して垂直な方向から見て、第２部分３３は、第２方向１０２に沿って延在している。第２部分３３は、第１辺部３１および第２辺部３２の各々に連なっている。第２部分３３は、主表面１４に連なっていてもよい。図３に示されるように、主表面１４に対して垂直な方向から見て、第１辺部３１と、第２辺部３２と、第２部分３３とによって囲まれる領域は、たとえば三角形である。
図４に示されるように、マクロ欠陥３は、炭化珪素エピタキシャル膜２０に接している。マクロ欠陥３は、炭化珪素基板１０上に位置している。図４において破線で記載された面は、｛０００１｝面である。別の観点から言えば、破線で記載された面は、基底面である。第３方向１０３は、｛０００１｝面に対して垂直な方向である。第３方向１０３は、たとえば＜０００１＞方向である。第３方向１０３は、たとえば［０００１］方向であってもよい。第４方向１０４は、第３方向１０３に対して垂直な方向である。第４方向１０４は、たとえば＜１１－２０＞方向である。第４方向１０４は、たとえば[１１－２０]方向であってもよい。第４方向１０４は、たとえばオフ方向である。主表面１４の法線方向は、第５方向１０５である。第５方向は、たとえば［０００１］方向に対してオフ方向にオフ角θだけ傾斜した方向である。
図４に示されるように、マクロ欠陥３は、傾斜部３６と、側部３５とをさらに有している。傾斜部３６は、基底面に沿って延在している。傾斜部３６は、起点１に連なっていてもよい。傾斜部３６は、主表面１４に連なっていてもよい。傾斜部３６は、炭化珪素エピタキシャル膜２０に接している。側部３５は、主表面１４に対してほぼ垂直な方向に沿って延在している。側部３５は、傾斜部３６に対して交差する方向に延在している。側部３５は、起点１に連なっていてもよい。
図４に示されるように、起点１には、粒子があってもよい。当該粒子は、たとえば成長装置内の堆積物が炭化珪素基板１０の表面に落下した粒子状のダウンフォールである。当該粒子は、具体的には、炭化珪素粒子または炭素粒子である。当該粒子の直径は、たとえば１μｍ以上１ｍｍ以下である。当該粒子が炭化珪素から構成されている場合、当該粒子の炭化珪素のポリタイプは、炭化珪素エピタキシャル膜２０を構成する炭化珪素のポリタイプと異なっていてもよい。
図４に示されるように、起点１の上方には、凹部１５が形成されていてもよい。凹部１５は、マクロ欠陥３の側部３５に連なっていてもよい。凹部１５および起点１の各々は、主表面１４に垂直な直線上に位置していてもよい。凹部１５は、主表面１４側において開口している。図４に示されるように、炭化珪素エピタキシャル膜２０の厚み１１４は、たとえば１５μｍ以上である。炭化珪素エピタキシャル膜２０の厚み１１４は、たとえば２０μｍ以上であってもよいし、３０μｍ以上であってもよい。炭化珪素エピタキシャル膜２０の厚み１１４をＴとし、オフ角θの正接をｔａｎ（θ）とすると、第１方向１０１におけるマクロ欠陥３の長さ１１５は、Ｔ／ｔａｎ（θ）程度となる。
図５は、本実施形態の第１変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。図５に示されるように、マクロ欠陥３は、第３部分４１と、第４部分４２とを有していてもよい。第３部分４１は、第４部分４２上にある。第３部分４１は、主表面１４に露出している。第４部分４２は、基底面に沿った部分を有する。第４部分４２を構成する炭化珪素のポリタイプは、第３部分４１を構成する炭化珪素のポリタイプと異なっていてもよい。第４部分４２を構成する炭化珪素のポリタイプは、たとえば３Ｃであってもよい。第３部分４１を構成する炭化珪素のポリタイプは、たとえば４Ｈであってもよい。
炭化珪素基板１０は、たとえば炭化珪素単結晶から構成されている。炭化珪素基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。第１主面１１は、｛０００１｝面に対して２°以上６°以下のオフ角で傾斜した面である。第１主面１１が｛０００１｝面に対して傾斜している場合、第１主面１１の傾斜方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１０の厚みは、たとえば３５０μｍ以上５００μｍ以下である。
炭化珪素エピタキシャル膜２０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素エピタキシャル膜２０の導電型は、たとえばｎ型である。炭化珪素エピタキシャル膜２０が含むｎ型不純物の濃度は、炭化珪素基板１０が含むｎ型不純物の濃度より低くてもよい。ｎ型不純物の濃度は、たとえば水銀プローブ方式のＣ（静電容量）－Ｖ（電圧）測定装置により測定される。プローブの面積は、たとえば０．００５ｃｍ2である。
炭化珪素エピタキシャル膜２０の主表面１４は、｛０００１｝面に対して２°以上６°以下のオフ角θで傾斜した面である。具体的には、主表面１４は、（０００１）面に対して２°以上６°以下のオフ角θで傾斜した面である。主表面１４は、（０００－１）面に対して２°以上６°以下のオフ角θ２で傾斜した面であってもよい。オフ方向は、たとえば＜１１－２０＞方向である。なお、オフ方向は、＜１１－２０＞方向に限定されない。オフ方向は、たとえば＜１－１００＞方向であってもよいし、＜１－１００＞方向成分と＜１１－２０＞方向成分とを有する方向であってもよい。オフ角θは、主表面１４が｛０００１｝面に対して傾斜している角度である。オフ角θは、３°以上であってもよい。オフ角θは、５°以下であってもよい。
図６は、本実施形態の第２変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。図６に示されるように、炭化珪素エピタキシャル膜２０は、第１エピタキシャル膜２１と、第２エピタキシャル膜２２とを有していてもよい。起点１は、第１エピタキシャル膜２１上に位置していてもよい。別の観点から言えば、起点１は、炭化珪素基板１０から離間していてもよい。さらに別の観点から言えば、起点１は、炭化珪素エピタキシャル膜２０中に位置していてもよい。起点１は、第１エピタキシャル膜２１と第２エピタキシャル膜２２との境界に位置していてもよい。第１エピタキシャル膜２１の厚み（第１厚み１１６）は、第２エピタキシャル膜２２の厚み（第２厚み１１７）よりも小さくてもよい。つまり、起点１は、炭化珪素エピタキシャル膜２０の厚みの半分の位置よりも第１主面１１側の領域に位置していてもよい。
図７は、本実施形態の第３変形例に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。図７に示されるように、炭化珪素エピタキシャル膜２０は、第１エピタキシャル膜２１と、第２エピタキシャル膜２２とを有していてもよい。第１エピタキシャル膜２１の厚み（第１厚み１１６）は、第２エピタキシャル膜２２の厚み（第２厚み１１７）よりも大きくてもよい。つまり、起点１は、炭化珪素エピタキシャル膜２０の厚みの半分の位置よりも主表面１４側の領域に位置していてもよい。
図８は、本実施形態の第４変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。図８に示されるように、マクロ欠陥３は、起点１と、第１欠陥領域７１と、第２欠陥領域７２と、第２部分３３と、第１辺部３１と、第２辺部３２と、第３辺部８１と、第４辺部８２とを有していてもよい。図８に示されるように、主表面１４に対して垂直な方向から見て、第１欠陥領域７１は、起点１から第１方向１０１に向かって拡がる領域である。第１欠陥領域７１は、第１辺部３１と、第２辺部３２との間に位置している。第１辺部３１および第２辺部３２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第２辺部３２の傾斜方向と反対方向である。第１辺部３１および第２辺部３２の各々は、起点１に連なっている。
第２欠陥領域７２は、第１欠陥領域７１に連なっている。第２欠陥領域７２は、第３辺部８１と、第４辺部８２との間に位置している。第３辺部８１および第４辺部８２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第３辺部８１の傾斜方向は、第１方向１０１に対する第４辺部８２の傾斜方向と同じ方向である。第３辺部８１は、第１辺部３１に連なっている。第３辺部８１は、第１辺部３１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第３辺部８１の傾斜方向と反対方向である。
第４辺部８２は、第２辺部３２に連なっている。第４辺部８２は、第２辺部３２に沿っている。第４辺部８２は、第２辺部３２と平行である。第４辺部８２は、第３辺部８１と平行であってもよい。第３辺部８１および第４辺部８２の各々は、第２部分３３に連なっている。第２欠陥領域７２は、第１欠陥領域７１と、第２部分３３の間に位置している。図８に示されるように、主表面１４に対して垂直な方向から見て、第２部分３３は、第２方向１０２に沿って延在していてもよい。
図９は、本実施形態の第５変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。図９に示されるように、マクロ欠陥３は、起点１と、第１欠陥領域７１と、第２欠陥領域７２と、第２部分３３と、第１辺部３１と、第２辺部３２と、第３辺部８１と、第４辺部８２とを有していてもよい。図９に示されるように、主表面１４に対して垂直な方向から見て、第１欠陥領域７１は、起点１から第１方向１０１に向かって拡がる領域である。第１欠陥領域７１は、第１辺部３１と、第２辺部３２との間に位置している。第１辺部３１および第２辺部３２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第２辺部３２の傾斜方向と反対方向である。第１辺部３１および第２辺部３２の各々は、起点１に連なっている。
第２欠陥領域７２は、第１欠陥領域７１に連なっている。第２欠陥領域７２は、第３辺部８１と、第４辺部８２との間に位置している。第３辺部８１および第４辺部８２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第３辺部８１の傾斜方向は、第１方向１０１に対する第４辺部８２の傾斜方向と同じ方向である。第３辺部８１は、第１辺部３１に連なっている。第３辺部８１は、第１辺部３１に沿っている。第３辺部８１は、第１辺部３１と平行である。
第４辺部８２は、第２辺部３２に連なっている。第４辺部８２は、第２辺部３２に対して傾斜している。第１方向１０１に対する第２辺部３２の傾斜方向は、第１方向１０１に対する第４辺部８２の傾斜方向と反対方向である。第４辺部８２は、第３辺部８１と平行であってもよい。第３辺部８１および第４辺部８２の各々は、第２部分３３に連なっている。第２欠陥領域７２は、第１欠陥領域７１と、第２部分３３の間に位置している。図９に示されるように、主表面１４に対して垂直な方向から見て、第２部分３３は、第２方向１０２に沿って延在していてもよい。
図１０は、本実施形態の第６変形例に係る炭化珪素エピタキシャル基板の構成を示す拡大平面模式図である。図１０に示されるように、マクロ欠陥３は、起点１と、第１欠陥領域７１と、第２欠陥領域７２と、第３欠陥領域７３と、第４欠陥領域７４と、第５欠陥領域７５と、第２部分３３と、第１辺部３１と、第２辺部３２と、第３辺部８１と、第４辺部８２と、第５辺部８３と、第６辺部８４と、第７辺部８５と、第８辺部８６と、第９辺部８７と、第１０辺部８８とを有していてもよい。
図１０に示されるように、主表面１４に対して垂直な方向から見て、第１欠陥領域７１は、起点１から第１方向１０１に向かって拡がる領域である。第１欠陥領域７１は、第１辺部３１と、第２辺部３２との間に位置している。第１辺部３１および第２辺部３２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第２辺部３２の傾斜方向と反対方向である。第１辺部３１および第２辺部３２の各々は、起点１に連なっている。
第２欠陥領域７２は、第１欠陥領域７１に連なっている。第２欠陥領域７２は、第３辺部８１と、第４辺部８２との間に位置している。第３辺部８１および第４辺部８２の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第３辺部８１の傾斜方向は、第１方向１０１に対する第４辺部８２の傾斜方向と同じ方向である。第３辺部８１は、第１辺部３１に連なっている。第３辺部８１は、第１辺部３１に対して傾斜している。第１方向１０１に対する第１辺部３１の傾斜方向は、第１方向１０１に対する第３辺部８１の傾斜方向と反対方向である。第４辺部８２は、第２辺部３２に連なっている。第４辺部８２は、第２辺部３２に沿っている。第４辺部８２は、第２辺部３２と平行である。第４辺部８２は、第３辺部８１と平行であってもよい。第２欠陥領域７２は、第１欠陥領域７１と、第３欠陥領域７３との間に位置している。
第３欠陥領域７３は、第２欠陥領域７２に連なっている。第３欠陥領域７３は、第５辺部８３と、第６辺部８４との間に位置している。第５辺部８３および第６辺部８４の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第５辺部８３の傾斜方向は、第１方向１０１に対する第６辺部８４の傾斜方向と反対方向である。第５辺部８３は、第３辺部８１に連なっている。第５辺部８３は、第３辺部８１に対して傾斜している。第１方向１０１に対する第３辺部８１の傾斜方向は、第１方向１０１に対する第５辺部８３の傾斜方向と反対方向である。第６辺部８４は、第４辺部８２に連なっている。第６辺部８４は、第４辺部８２に沿っている。第６辺部８４は、第４辺部８２と平行である。第６辺部８４は、第５辺部８３に対して傾斜している。第３欠陥領域７３は、第２欠陥領域７２と、第４欠陥領域７４との間に位置している。
第４欠陥領域７４は、第３欠陥領域７３に連なっている。第４欠陥領域７４は、第７辺部８５と、第８辺部８６との間に位置している。第７辺部８５および第８辺部８６の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第７辺部８５の傾斜方向は、第１方向１０１に対する第８辺部８６の傾斜方向と反対方向である。第７辺部８５は、第５辺部８３に連なっている。第７辺部８５は、第５辺部８３に対して傾斜している。第１方向１０１に対する第５辺部８３の傾斜方向は、第１方向１０１に対する第７辺部８５の傾斜方向と反対方向である。第８辺部８６は、第６辺部８４に連なっている。第８辺部８６は、第６辺部８４に対して傾斜している。第１方向１０１に対する第６辺部８４の傾斜方向は、第１方向１０１に対する第８辺部８６の傾斜方向と反対方向である。第８辺部８６は、第７辺部８５に対して傾斜している。第４欠陥領域７４は、第３欠陥領域７３と、第５欠陥領域７５との間に位置している。
第５欠陥領域７５は、第４欠陥領域７４に連なっている。第５欠陥領域７５は、第９辺部８７と、第１０辺部８８との間に位置している。第９辺部８７および第１０辺部８８の各々は、第１方向１０１に対して傾斜している。第１方向１０１に対する第９辺部８７の傾斜方向は、第１方向１０１に対する第１０辺部８８の傾斜方向と反対方向である。第９辺部８７は、第７辺部８５に連なっている。第９辺部８７は、第７辺部８５に沿っている。第９辺部８７は、第７辺部８５に平行である。第１０辺部８８は、第８辺部８６から離間している。第１０辺部８８は、第９辺部８７に対して傾斜している。第５欠陥領域７５は、第４欠陥領域７４と、第２部分３３との間に位置している。図１０に示されるように、主表面１４に対して垂直な方向から見て、第２部分３３は、第２方向１０２に沿って延在していてもよい。
（無欠陥領域：Ｄｅｆｅｃｔ Ｆｒｅｅ Ａｒｅａ）
次に、無欠陥領域について説明する。
図１１に示されるように、中央領域６が、面積がＡｃｍ2である複数の第１正方領域５０で区分される。面積がＡｃｍ2である第１正方領域５０の辺の長さは、Ａの平方根である。たとえば面積が０．０４ｃｍ2の正方領域の辺の長さは、０．２ｃｍである。図１１において、破線で示している最小の正方形が、第１正方領域５０である。複数の第１正方領域５０は、マクロ欠陥３を有する第１領域５１と、マクロ欠陥３を有しない第２領域５２とを有している。第２領域５２の数を、第１領域５１の数と第２領域５２の数との合計で除した値が、第１無欠陥領域率である。
図１１に示されるように、主表面１４の中央領域６は、たとえば６９個の正方領域に区分される。６９個の正方領域の内、１個の正方領域にマクロ欠陥３が存在し、６８個の正方領域にはマクロ欠陥３が存在しない。マクロ欠陥３が存在している正方領域は、第１領域５１である。マクロ欠陥３が存在していない正方領域は、第２領域５２である。第１領域５１の数は、１個である。第２領域５２の数は、６８個である。第１無欠陥領域率は、第２領域５２の数（６８個）を、第１領域５１の数（１個）と第２領域５２の数（６８個）との合計（６９個）で除した値である。この場合、第１無欠陥領域率は、６８／６９＝９８．６％である。
次に、中央領域６が、面積がＢｃｍ2である複数の第２正方領域６０で区分される。図１２において、破線で示している最小の正方形が、第２正方領域６０である。複数の第２正方領域６０は、マクロ欠陥３を有する第３領域６１と、マクロ欠陥３を有しない第４領域６２とを有している。面積がＢｃｍ2である第２正方領域６０の辺の長さは、Ｂの平方根である。たとえば面積が０．２５ｃｍ2の正方領域の辺の長さは、０．５ｃｍである。ＡはＢよりも小さい。Ｂは４以下である。Ｂは、２以下であってもよいし、０．５以下であってもよいし、０．２５以下であってもよい。Ａは、０．０１以上であってもよいし、０．０４以上であってもよい。Ｂは４以下で、かつＡは０．０１以上であってもよい。Ｂは４以下で、かつＡは０．０４以上であってもよい。
図１２に示されるように、主表面１４の中央領域６は、たとえば３２個の正方領域に区分される。３２個の正方領域の内、１個の正方領域にマクロ欠陥３が存在し、３１個の正方領域にはマクロ欠陥３が存在しない。マクロ欠陥３が存在している正方領域は、第３領域６１である。マクロ欠陥３が存在していない正方領域は、第４領域６２である。第３領域６１の数は、１個である。第４領域６２の数は、３１個である。第２無欠陥領域率は、第４領域６２の数（３１個）を、第３領域６１の数（１個）と第４領域６２の数（３１個）との合計（３２個）で除した値である。この場合、第２無欠陥領域率は、３１／３２＝９６．９％である。第２無欠陥領域率を第１無欠陥領域率で除した値は、９６．９％／９８．６％＝９８．３％である。
マクロ欠陥３の数を中央領域６の面積で除した値（欠陥密度）は、Ｘｃｍ-2である、Ｘは０よりも大きく４未満である。Ｘは、３．５未満であってもよいし、３未満であってもよいし、２．５未満であってもよい。中央領域６の面積をたとえば２００ｃｍ2とすると、マクロ欠陥３の数（５個）を中央領域６の面積（２００ｃｍ2）で除した値は、０．０２５／ｃｍ2である。第２無欠陥領域率を第１無欠陥領域率で除した値は、数式１を満たす。
次に、マクロ欠陥３が局所的に集中している場合ではなく、中央領域６全体に散らばっている場合について説明する。
図１３に示されるように、主表面１４の中央領域６は、たとえば６９個の正方領域に区分される。６９個の正方領域の内、５個の正方領域にマクロ欠陥３が存在し、６４個の正方領域にはマクロ欠陥３が存在しない。マクロ欠陥３が存在している正方領域は、第１領域５１である。マクロ欠陥３が存在していない正方領域は、第２領域５２である。第１領域５１の数は、５個である。第２領域５２の数は、６４個である。第１無欠陥領域率は、第２領域５２の数（６４個）を、第１領域５１の数（５個）と第２領域５２の数（６４個）との合計（６９個）で除した値である。この場合、第１無欠陥領域率は、６８／６９＝９２．８％である。
図１４に示されるように、主表面１４の中央領域６は、たとえば３２個の正方領域に区分される。３２個の正方領域の内、５個の正方領域にマクロ欠陥３が存在し、２７個の正方領域にはマクロ欠陥３が存在しない。マクロ欠陥３が存在している正方領域は、第３領域６１である。マクロ欠陥３が存在していない正方領域は、第４領域６２である。第３領域６１の数は、５個である。第４領域６２の数は、２７個である。第２無欠陥領域率は、第４領域６２の数（２７個）を、第３領域６１の数（５個）と第４領域６２の数（２７個）との合計（３２個）で除した値である。この場合、第２無欠陥領域率は、２７／３２＝８４．４％である。第２無欠陥領域率を第１無欠陥領域率で除した値は、８４．４％／９２．８％＝９１．０％である。
マクロ欠陥３がランダムに分散している場合において、中央領域６を面積がＡｃｍ2である複数の第１正方領域５０で区分し、かつマクロ欠陥３の数を中央領域６の面積で除した値をＸｃｍ-2とすると、第１無欠陥領域率（Ｙ）は、以下の数式２で表わされる。
Figure 0007400715000002
同様に、マクロ欠陥３がランダムに分散している場合において、中央領域６を面積がＢｃｍ2である複数の第２正方領域６０で区分し、かつマクロ欠陥３の数を中央領域６の面積で除した値をＸｃｍ-2とすると、第２無欠陥領域率（Ｙ）は、以下の数式３で表わされる。
Figure 0007400715000003
本実施形態に係る炭化珪素エピタキシャル基板１００においては、第２無欠陥領域率を第１無欠陥領域率で除した値は、数式３を数式２で除した値よりも大きい。マクロ欠陥３が局所的に集中している場合には、第２無欠陥領域率を第１無欠陥領域率で除した値が大きくなる。第２無欠陥領域率を第１無欠陥領域率で除した値は、数式３を数式２で除した値の１．１倍以上であることが好ましく、１．２倍以上であることがさらに好ましい。Ａが０．０４ｃｍ2である場合において、第１無欠陥領域率は、９５％以上であることが好ましく、９８％以上であることがさらに好ましい。Ｂが０．２５ｃｍ2である場合において、第２無欠陥領域率は、８５％以上であることが好ましく、９０％以上であることがさらに好ましい。
なお、中央領域６を複数の正方領域に区分する際、中央領域６の外周付近においては、正方領域の一部が中央領域６と外周領域７との境界１６と重なる領域が存在する。無欠陥領域率の計算においては、当該境界１６と重なる正方領域は考慮しないものとする。具体的には、図１１および図１３において、中央領域６内の実線で記載された第１多角形４に囲まれた領域内における第１正方領域５０に基づいて、無欠陥領域率が計算される。第１多角形４の外側にある第１正方領域５０は、無欠陥領域率の計算には用いない。同様に、図１２および図１４において、中央領域６内の実線で記載された第２多角形５に囲まれた領域内における第２正方領域６０に基づいて、無欠陥領域率が計算される。第２多角形５の外側にある第２正方領域６０は、無欠陥領域率の計算には用いない。
（マクロ欠陥の測定方法）
次に、マクロ欠陥３の測定方法について説明する。マクロ欠陥３は、共焦点微分干渉顕微鏡を有する欠陥検査装置を用いて特定することができる。共焦点微分干渉顕微鏡を有する欠陥検査装置としては、たとえばレーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ ６Ｘ」を用いることができる。対物レンズの倍率は、たとえば１０倍である。当該欠陥検査装置の検出感度の閾値は、標準試料を用いて取り決められる。予め、マクロ欠陥３の典型的な寸法、ポリタイプなどを考慮して、マクロ欠陥３が定義される。観測された画像に基づいて、定義を満たす欠陥の位置および個数が特定される。具体的には、炭化珪素エピタキシャル膜２０の厚み１１４をＴとし、かつオフ角θの正接をｔａｎ（θ）とした場合、オフ方向（第１方向１０１）の長さ１１５が、０．９×Ｔ／ｔａｎ（θ）以上１．１×Ｔ／ｔａｎ（θ）以下であり、かつ炭化珪素エピタキシャル膜２０を構成する炭化珪素とは異なるポリタイプの炭化珪素を含む欠陥をマクロ欠陥３と定義した。
（炭化珪素エピタキシャル基板の製造装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
図１５に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室３０１と、発熱体３０３、石英管３０４、断熱材２０５、誘導加熱コイル２０６と、ガス導入口２０７と、ガス排気口２０８と、圧力計２２０と、制御部２２１と、真空ポンプ２２２とを主に有している。
発熱体３０３は、たとえば筒状の形状を有しており、内部に反応室３０１を形成している。発熱体３０３は、たとえば黒鉛製である。断熱材２０５は、発熱体３０３の外周を取り囲んでいる。断熱材２０５は、石英管３０４の内周面に接するように石英管３０４の内部に設けられている。誘導加熱コイル２０６は、たとえば石英管３０４の外周面に沿って巻回されている。誘導加熱コイル２０６は、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体３０３が誘導加熱される。結果として、反応室３０１が発熱体３０３により加熱される。
反応室３０１は、発熱体３０３に取り囲まれて形成された空間である。反応室３０１内には、炭化珪素基板１０が配置される。反応室３０１は、炭化珪素基板１０を加熱可能に構成されている。反応室３０１には、炭化珪素基板１０を保持するサセプタ２１０が設けられている。サセプタ２１０は、回転軸２１２の周りを自転可能に構成されている。
ガス排気口２０８は、真空ポンプ２２２に接続されている。図１５中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室３０１に導入され、ガス排気口２０８から排気される。圧力計２２０は、反応室３０１の内部の圧力を測定可能に構成されている。制御部２２１は、圧力計２２０と接続されている。真空ポンプ２２２は、制御部２２１に接続されている。制御部２２１は、圧力計２２０の指示値に基づいて、ガス排気口２０８からの流量を調整可能に構成されている。反応室３０１内の圧力は、制御部２２１を用いて調整される。
図１６に示されるように、制御部２２１は、たとえば流量制御弁２２３を有している。反応室３０１の排気が行われる前においては、流量制御弁２２３は、排気方向に対して垂直な方向に配置されている（閉方向２２４）。たとえば、閉方向に対する流量制御弁２２３の角度φを調整することで、排気速度を調整することができる。
製造装置２００は、たとえば、シラン（ＳｉＨ４）とプロパン（Ｃ３Ｈ８）とアンモニア（ＮＨ３）と水素（Ｈ２）とを含む混合ガスを、反応室３０１に供給可能に構成されたガス供給部（図示せず）を有している。具体的には、ガス供給部は、プロパンガスを供給可能なガスボンベと、水素ガスを供給可能なガスボンベと、シランガスを供給可能なガスボンベと、アンモニアガスを供給可能なガスボンベとを有していてもよい。製造装置２００は、キャリアガスである水素ガスのみを反応室３０１に供給前に加熱可能な予備加熱部（図示せず）を有していてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
まず、炭化珪素基板１０を準備する工程が実施される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板１０が準備される。炭化珪素基板１０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素基板１０の導電型は、たとえばｎ型である。
炭化珪素基板１０は、第１主面１１と、第１主面１１の反対側にある第２主面１２とを有する。第１主面１１は、たとえば｛０００１｝面に対してオフ角θ２だけオフ方向に傾斜した面である。オフ角θ２は、２°以上６°以下である。オフ方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１０の第１主面１１の最大径は、たとえば１５０ｍｍ以上である。
次に、機械研磨工程が実施される。機械研磨工程においては、炭化珪素基板１０の第１主面１１に対して機械研磨が行われる。具体的には、第１主面１１が定盤に対向するように炭化珪素基板１０が研磨ヘッドに保持される。定盤と第１主面１１との間に砥粒を含むスラリーが供給される。砥粒は、たとえばダイヤモンド砥粒である。第２主面１２に対しても第１主面１１と同様に機械研磨が行われる。
次に、化学的機械研磨工程が実施される。化学的機械研磨工程においては、炭化珪素基板１０の第１主面１１に対して化学的機械研磨が行われる。具体的には、第１主面１１が定盤に対向するように炭化珪素基板１０が研磨ヘッドに保持される。定盤と第１主面１１との間に砥粒を含むスラリーが供給される。砥粒は、たとえばダイヤモンド砥粒である。スラリーは、たとえば過酸化水素水（酸化剤）を含む。第２主面１２に対しても第１主面１１と同様に化学的機械研磨が行われる。
次に、反応室３０１を排気する工程が実施される。まず、図１５に示されるように、炭化珪素基板１０がサセプタ２１０に配置される。次に、反応室３０１の排気が行われる。反応室３０１の排気速度は、制御部２２１によって調整される。反応室３０１の排気が行われる前においては、流量制御弁２２３は、排気方向に対して垂直な方向に配置されている（閉方向２２４）。図１６に示されるように、閉方向に対する流量制御弁２２３の角度φを調整することで、排気速度を調整することができる。
図１７および図１８の破線で示されるように、閉方向に対する流量制御弁２２３の角度φを急激に増加させると、反応室３０１の圧力は急激に低減する。一方、図１７および図１８の実線および一点鎖線で示されるように、閉方向に対する流量制御弁２２３の角度φを徐々に増加させると、反応室３０１の圧力は徐々に低減する。反応室３０１の圧力が急減に低減されると、発熱体に付着していた微粒子が炭化珪素基板１０上に広範囲に落下しやすくなる。当該微粒子は、マクロ欠陥３の原因となる。本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法においては、反応室３０１の圧力が緩やかに低減される。これにより、発熱体に付着していた微粒子が炭化珪素基板１０上に広範囲に落下することを抑制することができる。結果として、マクロ欠陥３が炭化珪素エピタキシャル基板上に広範囲に形成されることを抑制することができる。
具体的には、減圧開始時点からの１分間における圧力低減速度は、３００ｍｂａｒ／分以下に調整される。減圧開始時点からの１分間における圧力低減速度は、好ましくは１００ｍｂａｒ／分以下に調整される、より好ましくは５０ｍｂａｒ／分以下に調整される。なお１ｍｂａｒは、１００Ｐａである。
図１８の一点鎖線で示されるように、減圧開始時点（時点Ｔ０）から時点Ｔ１までの時間における圧力低減速度は、時点Ｔ１から時点Ｔ２までの時間における圧力低減速度よりも小さくてもよい。図１８の実線で示されるように、減圧開始時点（時点Ｔ０）から時点Ｔ１までの時間における圧力低減速度は、時点Ｔ１から時点Ｔ２までの時間における圧力低減速度とほぼ同じであってもよい。なお、減圧開始時点（時点Ｔ０）から時点Ｔ１までの時間は、時点Ｔ１から時点Ｔ２までの時間と同じである。時点Ｔ０から時点Ｔ１までの時間は、たとえば２分間である。また図１９の実線で示すように、閉方向２２４に対する流量制御弁２２３の角度φを階段状に変化させることで、反応室３０１の圧力が調整されてもよい。
次に、反応室３０１が、たとえば１６３０℃程度に昇温された状態で、シランとプロパンとアンモニアと水素とを含む混合ガスが反応室３０１に導入される。具体的には、シランガスの流量は、たとえば１１５ｓｃｃｍとなるように調整される。プロパンガスの流量は、たとえば５７．６ｓｃｃｍとなるように調整される。アンモニアガスの流量は、たとえば２．５×１０－２ｓｃｃｍとなるように調整される。水素ガスの流量は、１００ｓｌｍとなるように調整される。混合ガスは、炭化珪素基板１０の第１主面１１に対向する領域において、矢印１０６の方向に沿って流れる。反応室３０１に混合ガスを導入することにより、炭化珪素基板１０の第１主面１１上に炭化珪素エピタキシャル膜２０がエピタキシャル成長により形成される（図２参照）。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
本実施形態に係る炭化珪素半導体装置の製造方法は、エピタキシャル基板準備工程（Ｓ１０：図２０）と、基板加工工程（Ｓ２０：図２０）とを主に有する。
まず、エピタキシャル基板準備工程（Ｓ１０：図２０）が実施される。具体的には、前述した炭化珪素エピタキシャル基板１００の製造方法によって、炭化珪素エピタキシャル基板１００が準備される（図１参照）。
次に、基板加工工程（Ｓ２０：図２０）が実施される。具体的には、炭化珪素エピタキシャル基板１００を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工ステップは、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
以下では、炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。基板加工工程（Ｓ２０：図２０）は、たとえばイオン注入工程（Ｓ２１：図２０）、酸化膜形成工程（Ｓ２２：図２０）、電極形成工程（Ｓ２３：図２０）およびダイシング工程（Ｓ２４：図２０）を含む。
まず、イオン注入工程（Ｓ２１：図２０）が実施される。開口部を有するマスク（図示せず）が形成された主表面１４に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される（図２１参照）。
炭化珪素エピタキシャル膜２０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素エピタキシャル膜２０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気である。活性化アニールの温度は、たとえば１８００℃程度である。活性化アニールの時間は、たとえば３０分程度である。
次に、酸化膜形成工程（Ｓ２２：図２０）が実施される。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、主表面１４上に酸化膜１３６が形成される（図２２参照）。酸化膜１３６は、たとえば二酸化珪素等から構成される。酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度である。熱酸化処理の時間は、たとえば３０分程度である。
酸化膜１３６が形成された後、さらに窒素雰囲気中で熱処理が行なわれてもよい。たとえば、一酸化窒素の雰囲気中、１１００℃程度で１時間程度、熱処理が実施される。さらにその後、アルゴン雰囲気中で熱処理が行なわれる。たとえば、アルゴン雰囲気中、１１００℃以上１５００℃以下程度で、１時間程度、熱処理が行われる。
次に、電極形成工程（Ｓ２３：図２０）が実施される。具体的には、ゲート電極１４１は、酸化膜１３６上に形成される。ゲート電極１４１は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極１４１は、たとえば導電性を有するポリシリコン等から構成される。ゲート電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。
次に、ゲート電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、ゲート電極１４１と酸化膜１３６とに接するように形成される。次に、酸化膜１３６および層間絶縁膜１３７の一部がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、酸化膜１３６から露出する。
次に、たとえばスパッタリング法により当該露出部にソース電極１４２が形成される。ソース電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。ソース電極１４２が形成された後、ソース電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００℃以上１１００℃以下程度の温度で加熱される。これにより、ソース電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、ソース電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。次に、第２主面１２にドレイン電極１４３が形成される。ドレイン電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。
次に、ダイシング工程（Ｓ２４：図２０）が実施される。たとえば炭化珪素エピタキシャル基板１００がダイシングラインに沿ってダイシングされることにより、炭化珪素エピタキシャル基板１００が複数の半導体チップに分割される。以上より、炭化珪素半導体装置３００が製造される（図２３参照）。
なお上記において、平面型ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばトレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオード等の炭化珪素半導体装置に適用可能である。
次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置３００の製造方法の作用効果について説明する。
本実施形態に係る炭化珪素エピタキシャル基板１００においては、中央領域６を、面積がＡｃｍ2である複数の第１正方領域５０で区分した場合、複数の第１正方領域５０は、マクロ欠陥３を有する第１領域５１と、マクロ欠陥３を有しない第２領域５２とを有している。中央領域６を、面積がＢｃｍ2である複数の第２正方領域６０で区分した場合、複数の第２正方領域６０は、マクロ欠陥３を有する第３領域６１と、マクロ欠陥３を有しない第４領域６２とを有している。第２領域５２の数を、第１領域５１の数と第２領域５２の数との合計で除した値を第１無欠陥領域率とし、第４領域６２の数を、第３領域６１の数と第４領域６２の数との合計で除した値を第２無欠陥領域率とし、かつマクロ欠陥３の数を中央領域６の面積で除した値をＸｃｍ-2とした場合、ＡはＢよりも小さく、Ｂは４以下であり、Ｘは０よりも大きく４未満であり、かつ数式１を満たす。これにより、マクロ欠陥３の面密度がある程度高い場合であっても、マクロ欠陥３を中央領域６の一部のチップに局所的に集中させることにより、マクロ欠陥３が存在していないチップの数を多く確保することができる。結果として、炭化珪素半導体装置の歩留まりを向上することができる。
（サンプル準備）
まず、サンプル１および２に係る炭化珪素エピタキシャル基板１００が準備された。サンプル１に係る炭化珪素エピタキシャル基板１００を比較例とした。サンプル２に係る炭化珪素エピタキシャル基板１００を実施例とした。サンプル１および２に係る炭化珪素エピタキシャル基板は、以下の条件を除き、上述した炭化珪素エピタキシャル基板１００の製造方法に従って製造された。
サンプル１および２に係る炭化珪素エピタキシャル基板の製造方法は、反応室を排気する工程における反応室３０１の圧力変化プロファイルにおいて異なっている。図２４に示されるように、サンプル１に係る炭化珪素エピタキシャル基板の製造方法においては、反応室３０１の圧力を急速に低減した。具体的には、反応室３０１の圧力は、２分半程度の時間で、約９３０ｍｂａｒから１００ｍｂａｒまで低減された。一方、サンプル２に係る炭化珪素エピタキシャル基板の製造方法においては、反応室３０１の圧力を徐々に低減した。具体的には、反応室３０１の圧力は、６分程度の時間をかけて、約９３０ｍｂａｒから１００ｍｂａｒまで低減された。
（評価方法）
次に、サンプル１および２に係る炭化珪素エピタキシャル基板１００の主表面１４において、マクロ欠陥３を観察した。図２５は、サンプル１に係る炭化珪素エピタキシャル基板の中央領域６を１辺が２ｍｍである複数の第１正方領域５０で区分した状態を示す図である。図２６は、サンプル１に係る炭化珪素エピタキシャル基板の中央領域６を１辺が５ｍｍである複数の第２正方領域６０で区分した状態を示す図である。図２５において、黒色で塗りつぶされている領域は、マクロ欠陥３が存在する第１正方領域（第１領域５１）である。図２６において、黒色で塗りつぶされている領域は、マクロ欠陥３が存在する第２正方領域（第３領域６１）である。図２５および図２６に示されるように、サンプル１に係る炭化珪素エピタキシャル基板の中央領域６においては、マクロ欠陥３は広範囲に分散している。
図２７は、サンプル２に係る炭化珪素エピタキシャル基板の中央領域６を１辺が２ｍｍである複数の第１正方領域５０で区分した状態を示す図である。図２８は、サンプル２に係る炭化珪素エピタキシャル基板の中央領域６を１辺が５ｍｍである複数の第２正方領域６０で区分した状態を示す図である。図２７において、黒色で塗りつぶされている領域は、マクロ欠陥３が存在する第１正方領域（第１領域５１）である。図２８において、黒色で塗りつぶされている領域は、マクロ欠陥３が存在する第２正方領域（第３領域６１）である。図２７および図２８に示されるように、サンプル２に係る炭化珪素エピタキシャル基板の中央領域６においては、マクロ欠陥３は局所的に集中している。具体的には、図２７に示されるように、マクロ欠陥３は、中央領域６の右上方に集中している。
（評価結果）
Figure 0007400715000004
表１に示されるように、サンプル１に係る炭化珪素エピタキシャル基板の中央領域６に存在するマクロ欠陥３の数を中央領域６の面積で除した値（欠陥密度）は、４．４ｃｍ-2であった。サンプル１に係る炭化珪素エピタキシャル基板の中央領域６を１辺が２ｍｍである複数の第１正方領域５０で区分した場合、無欠陥領域率（第１無欠陥領域率）は、８４．９％であった。サンプル１に係る炭化珪素エピタキシャル基板の中央領域６を１辺が５ｍｍである複数の第２正方領域６０で区分した場合、無欠陥領域率（第２無欠陥領域率）は、４４．７％であった。第２無欠陥領域率を第１無欠陥領域率で除した値は、５２．７％であった。
サンプル２に係る炭化珪素エピタキシャル基板の中央領域６に存在するマクロ欠陥３の数を中央領域６の面積で除した値（欠陥密度）は、２．２ｃｍ-2であった。サンプル２に係る炭化珪素エピタキシャル基板の中央領域６を１辺が２ｍｍである複数の第１正方領域５０で区分した場合、無欠陥領域率（第１無欠陥領域率）は、９１．９％であった。サンプル２に係る炭化珪素エピタキシャル基板の中央領域６を１辺が５ｍｍである複数の第２正方領域６０で区分した場合、無欠陥領域率（第２無欠陥領域率）は、７１．５％であった。第２無欠陥領域率を第１無欠陥領域率で除した値は、７７．８％であった。以上のように、反応室を排気する工程における圧力変化速度を低減することにより、第２無欠陥領域率を第１無欠陥領域率で除した値が高い炭化珪素エピタキシャル基板を得ることができた。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 起点、３ マクロ欠陥、４ 第１多角形、５ 第２多角形、６ 中央領域、７ 外周領域、１０ 炭化珪素基板、１１ 第１主面、１２ 第２主面、１３ 第３主面、１４ 主表面、１５ 凹部、１６ 境界、１７ オリエンテーションフラット、１８ 円弧状部、１９ 外縁、２０ 炭化珪素エピタキシャル膜、２１ 第１エピタキシャル膜、２２ 第２エピタキシャル膜、３１ 第１辺部、３２ 第２辺部、３３ 第２部分、３４ 第１部分、３５ 側部、３６ 傾斜部、４１ 第３部分、４２ 第４部分、５０ 第１正方領域、５１ 第１領域、５２ 第２領域、６０ 第２正方領域、６１ 第３領域、６２ 第４領域、７１ 第１欠陥領域、７２ 第２欠陥領域、７３ 第３欠陥領域、７４ 第４欠陥領域、７５ 第５欠陥領域、８１ 第３辺部、８２ 第４辺部、８３ 第５辺部、８４ 第６辺部、８５ 第７辺部、８６ 第８辺部、８７ 第９辺部、８８ 第１０辺部、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１０３ 第３方向、１０４ 第４方向、１０５ 第５方向、１０６ 矢印、１１１ 最大径、１１２ 距離、１１４ 厚み、１１５ 長さ、１１６ 第１厚み、１１７ 第２厚み、１３１ ドリフト領域、１３２ ボディ領域、１３３ ソース領域、１３４ コンタクト領域、１３６ 酸化膜、１３７ 層間絶縁膜、１３８ 配線層、１４１ ゲート電極、１４２ ソース電極、１４３ ドレイン電極、２００ 製造装置、２０５ 断熱材、２０６ 誘導加熱コイル、２０７ ガス導入口、２０８ ガス排気口、２１０ サセプタ、２１２ 回転軸、２２０ 圧力計、２２１ 制御部、２２２ 真空ポンプ、２２３ 流量制御弁、２２４ 閉方向、３００ 炭化珪素半導体装置、３０１ 反応室、３０３ 発熱体、３０４ 石英管、Ｔ０，Ｔ１，Ｔ２ 時点。

Claims (11)

  1. 炭化珪素基板と、
    前記炭化珪素基板上にある炭化珪素エピタキシャル膜とを備え、
    前記炭化珪素エピタキシャル膜の主表面は、外縁と、前記外縁から３ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とを含み、
    前記主表面の最大径は、１５０ｍｍ以上であり、
    前記中央領域には、マクロ欠陥があり、
    前記中央領域を、面積がＡｃｍ2である複数の第１正方領域で区分した場合、前記複数の第１正方領域は、前記マクロ欠陥を有する第１領域と、前記マクロ欠陥を有しない第２領域とを有し、
    前記中央領域を、面積がＢｃｍ2である複数の第２正方領域で区分した場合、前記複数の第２正方領域は、前記マクロ欠陥を有する第３領域と、前記マクロ欠陥を有しない第４領域とを有し、
    前記第２領域の数を、前記第１領域の数と前記第２領域の数との合計で除した値を第１無欠陥領域率とし、前記第４領域の数を、前記第３領域の数と前記第４領域の数との合計で除した値を第２無欠陥領域率とし、かつ前記マクロ欠陥の数を前記中央領域の面積で除した値をＸｃｍ-2とした場合、
    ＡはＢよりも小さく、Ｂは４以下であり、Ｘは２．２または２．２よりも大きく４未満であり、かつ数式１を満たす、炭化珪素エピタキシャル基板。
    Figure 0007400715000005
  2. Ｂは、２以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. Ｂは、０．５以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  4. Ｂは、０．２５以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  5. Ａは、０．０１以上である、請求項１に記載の炭化珪素エピタキシャル基板。
  6. Ａは、０．０４以上である、請求項１に記載の炭化珪素エピタキシャル基板。
  7. Ａは０．０４であり、かつＢは０．２５である、請求項１に記載の炭化珪素エピタキシャル基板。
  8. 前記炭化珪素基板および前記炭化珪素エピタキシャル膜の各々を構成する炭化珪素のポリタイプは、４Ｈである、請求項１から請求項７のいずれか１項に記載の炭化珪素エピタキシャル基板。
  9. 前記炭化珪素基板および前記炭化珪素エピタキシャル膜の各々は、ｎ型不純物を含む、請求項１から請求項８のいずれか１項に記載の炭化珪素エピタキシャル基板。
  10. 炭化珪素基板と、
    前記炭化珪素基板上にある炭化珪素エピタキシャル膜とを備え、
    前記炭化珪素基板および前記炭化珪素エピタキシャル膜の各々を構成する炭化珪素のポリタイプは、４Ｈであり、
    前記炭化珪素基板および前記炭化珪素エピタキシャル膜の各々は、ｎ型不純物を含み、
    前記炭化珪素エピタキシャル膜の主表面は、外縁と、前記外縁から３ｍｍ以内の外周領域と、前記外周領域に取り囲まれた中央領域とを含み、
    前記主表面の最大径は、１５０ｍｍ以上であり、
    前記中央領域には、マクロ欠陥があり、
    前記中央領域を、面積がＡｃｍ2である複数の第１正方領域で区分した場合、前記複数の第１正方領域は、前記マクロ欠陥を有する第１領域と、前記マクロ欠陥を有しない第２領域とを有し、
    前記中央領域を、面積がＢｃｍ2である複数の第２正方領域で区分した場合、前記複数の第２正方領域は、前記マクロ欠陥を有する第３領域と、前記マクロ欠陥を有しない第４領域とを有し、
    前記第２領域の数を、前記第１領域の数と前記第２領域の数との合計で除した値を第１無欠陥領域率とし、前記第４領域の数を、前記第３領域の数と前記第４領域の数との合計で除した値を第２無欠陥領域率とし、かつ前記マクロ欠陥の数を前記中央領域の面積で除した値をＸｃｍ-2とした場合、
    Ａは０．０４であり、Ｂは０．２５であり、Ｘは２．２または２．２よりも大きく４未満であり、かつ数式１を満たす、炭化珪素エピタキシャル基板。
    Figure 0007400715000006
  11. 請求項１から請求項１０のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    前記炭化珪素エピタキシャル基板を加工する工程とを備える、炭化珪素半導体装置の製造方法。
JP2020530943A 2018-07-20 2019-06-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Active JP7400715B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018136684 2018-07-20
JP2018136684 2018-07-20
PCT/JP2019/023624 WO2020017208A1 (ja) 2018-07-20 2019-06-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020017208A1 JPWO2020017208A1 (ja) 2021-07-15
JP7400715B2 true JP7400715B2 (ja) 2023-12-19

Family

ID=69163502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530943A Active JP7400715B2 (ja) 2018-07-20 2019-06-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US12014924B2 (ja)
JP (1) JP7400715B2 (ja)
CN (1) CN112470255B (ja)
WO (1) WO2020017208A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018767A (ja) 2004-07-05 2006-01-19 Ckd Corp 真空圧力制御システム
WO2011074453A1 (ja) 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013216554A (ja) 2012-04-12 2013-10-24 Nippon Steel & Sumitomo Metal Corp 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP2014001108A (ja) 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014019596A (ja) 2012-07-17 2014-02-03 Mitsubishi Electric Corp エピタキシャル成長装置、炭化珪素エピタキシャルウエハ、および炭化珪素エピタキシャルウエハ製造方法
JP2016183087A (ja) 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
JP2017011102A (ja) 2015-06-22 2017-01-12 昭和電工株式会社 炭化珪素膜の成膜装置のクリーニング方法
WO2017138247A1 (ja) 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017141486A1 (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500921B2 (ja) * 1997-08-07 2004-02-23 株式会社デンソー 炭化珪素単結晶の製造方法
US8293623B2 (en) 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
JP2013053049A (ja) * 2011-09-06 2013-03-21 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5839069B2 (ja) * 2014-03-28 2016-01-06 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
CN106537568B (zh) * 2014-07-30 2019-07-12 三菱电机株式会社 半导体装置的制造方法及半导体装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6579710B2 (ja) * 2015-12-24 2019-09-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6465193B2 (ja) * 2017-11-28 2019-02-06 住友電気工業株式会社 炭化珪素単結晶基板および炭化珪素エピタキシャル基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018767A (ja) 2004-07-05 2006-01-19 Ckd Corp 真空圧力制御システム
WO2011074453A1 (ja) 2009-12-14 2011-06-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2013216554A (ja) 2012-04-12 2013-10-24 Nippon Steel & Sumitomo Metal Corp 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP2014001108A (ja) 2012-06-19 2014-01-09 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014019596A (ja) 2012-07-17 2014-02-03 Mitsubishi Electric Corp エピタキシャル成長装置、炭化珪素エピタキシャルウエハ、および炭化珪素エピタキシャルウエハ製造方法
JP2016183087A (ja) 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
JP2017011102A (ja) 2015-06-22 2017-01-12 昭和電工株式会社 炭化珪素膜の成膜装置のクリーニング方法
WO2017138247A1 (ja) 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017141486A1 (ja) 2016-02-15 2017-08-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20210320005A1 (en) 2021-10-14
JPWO2020017208A1 (ja) 2021-07-15
WO2020017208A1 (ja) 2020-01-23
US12014924B2 (en) 2024-06-18
CN112470255A (zh) 2021-03-09
CN112470255B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
JP6690282B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6481582B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6908160B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018142744A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020114796A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017090279A1 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7310805B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7036095B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7400715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150