CN112470255B - 碳化硅外延衬底和碳化硅半导体器件的制造方法 - Google Patents

碳化硅外延衬底和碳化硅半导体器件的制造方法 Download PDF

Info

Publication number
CN112470255B
CN112470255B CN201980048360.XA CN201980048360A CN112470255B CN 112470255 B CN112470255 B CN 112470255B CN 201980048360 A CN201980048360 A CN 201980048360A CN 112470255 B CN112470255 B CN 112470255B
Authority
CN
China
Prior art keywords
silicon carbide
region
defect
regions
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980048360.XA
Other languages
English (en)
Other versions
CN112470255A (zh
Inventor
神原健司
伊东洋典
堀勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN112470255A publication Critical patent/CN112470255A/zh
Application granted granted Critical
Publication of CN112470255B publication Critical patent/CN112470255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

一种碳化硅外延衬底，具备：碳化硅衬底及碳化硅外延膜，在利用面积为Acm2的多个第一正方形区域划分中心区域时，多个第一正方形区域具有存在宏观缺陷的第一区域和不存在宏观缺陷的第二区域，在利用面积为Bcm2的多个第二正方形区域划分中心区域时，多个第二正方形区域具有存在宏观缺陷的第三区域和不存在宏观缺陷的第四区域，在将第二区域的数量除以第一区域的数量与第二区域的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域的数量除以第三区域的数量与第四区域的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷的数量除以中心区域的面积所得的值设为Xcm‑2时，A小于B，B为4以下，X大于0且小于4，并满足数学式1，

Description

碳化硅外延衬底和碳化硅半导体器件的制造方法
技术领域
本公开涉及碳化硅外延衬底和碳化硅半导体器件的制造方法。本申请要求2018年07月20日提交的日本专利申请特愿2018-136684号作为优先权。该日本专利申请中记载的全部记载内容通过参照援引至本说明书。
背景技术
国际公开2009/035095号(专利文献1)中公开了一种穿透刃型位错阵列的位错阵列密度为10列/cm2以下的碳化硅单晶衬底。
现有技术文献
专利文献
专利文献1：国际公开2009/035095号
发明内容
本公开涉及的碳化硅外延衬底具备碳化硅衬底和位于碳化硅衬底上的碳化硅外延膜。碳化硅外延膜的主表面包括外缘、距外缘3mm以内的外周区域以及被外周区域包围的中心区域。主表面的最大直径为150mm以上。中心区域中存在宏观缺陷。在利用面积为Acm2的多个第一正方形区域划分中心区域的情况下，多个第一正方形区域具有存在宏观缺陷的第一区域和不存在宏观缺陷的第二区域。在利用面积为Bcm2的多个第二正方形区域划分中心区域的情况下，多个第二正方形区域具有存在宏观缺陷的第三区域和不存在宏观缺陷的第四区域。在将第二区域的数量除以第一区域的数量与第二区域的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域的数量除以第三区域的数量与第四区域的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷的数量除以中心区域的面积所得的值设为Xcm-2的情况下，A小于B，B为4以下，X大于0且小于4，并且满足数学式1。
【数学式1】
本公开涉及的碳化硅外延衬底具备碳化硅衬底和位于碳化硅衬底上的碳化硅外延膜。构成碳化硅衬底和碳化硅外延膜中的每一个的碳化硅的多型为4H。碳化硅衬底和碳化硅外延膜分别包含n型杂质。碳化硅外延膜的主表面包括外缘、距外缘3mm以内的外周区域以及被外周区域包围的中心区域。主表面的最大直径为150mm以上。中心区域中存在宏观缺陷。在利用面积为Acm2的多个第一正方形区域划分中心区域的情况下，多个第一正方形区域具有存在宏观缺陷的第一区域和不存在宏观缺陷的第二区域。在利用面积为Bcm2的多个第二正方形区域划分中心区域的情况下，多个第二正方形区域具有存在宏观缺陷的第三区域和不存在宏观缺陷的第四区域。在将第二区域的数量除以第一区域的数量与第二区域的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域的数量除以第三区域的数量与第四区域的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷的数量除以中心区域的面积所得的值设为Xcm-2的情况下，A为0.04，B为0.25，X大于0且小于4，并且满足数学式1。
附图说明
图1是表示本实施方式涉及的碳化硅外延衬底的结构的俯视示意图。
图2是沿图1的II-II线的剖面示意图。
图3是图1的区域III的放大俯视示意图。
图4是沿图3的IV-IV线的剖面示意图。
图5是表示本实施方式的第一变形例涉及的碳化硅外延衬底的结构的剖面示意图。
图6是表示本实施方式的第二变形例涉及的碳化硅外延衬底的结构的剖面示意图。
图7是表示本实施方式的第三变形例涉及的碳化硅外延衬底的结构的剖面示意图。
图8是表示本实施方式的第四变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。
图9是表示本实施方式的第五变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。
图10是表示本实施方式的第六变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。
图11是表示利用多个第一正方形区域划分本实施方式涉及的碳化硅外延衬底的中心区域的状态的示意图。
图12是表示利用多个第二正方形区域划分本实施方式涉及的碳化硅外延衬底的中心区域的状态的示意图。
图13是表示利用多个第一正方形区域划分比较例涉及的碳化硅外延衬底的中心区域的状态的示意图。
图14是表示利用多个第二正方形区域划分比较例涉及的碳化硅外延衬底的中心区域的状态的示意图。
图15是表示本实施方式涉及的碳化硅外延衬底的制造装置的结构的剖面示意图。
图16是表示控制部的结构的一例的示意图。
图17是表示控制部的压力控制阀的角度与时间的关系的第一例的图。
图18是表示反应室的压力与时间的关系的图。
图19是表示控制部的压力控制阀的角度与时间的关系的第二例的图。
图20是概略示出本实施方式涉及的碳化硅半导体器件的制造方法的流程图。
图21是表示本实施方式涉及的碳化硅半导体器件的制造方法的第一工序的剖面示意图。
图22是表示本实施方式涉及的碳化硅半导体器件的制造方法的第二工序的剖面示意图。
图23是表示本实施方式涉及的碳化硅半导体器件的结构的剖面示意图。
图24是表示样品1和2的反应室的压力与时间的关系的图。
图25是表示利用边长为2mm的多个第一正方形区域划分样品1涉及的碳化硅外延衬底的中心区域的状态的图。
图26是表示利用边长为5mm的多个第二正方形区域划分样品1涉及的碳化硅外延衬底的中心区域的状态的图。
图27是表示利用边长为2mm的多个第一正方形区域划分样品2涉及的碳化硅外延衬底的中心区域的状态的图。
图28是表示利用边长为5mm的多个第二正方形区域划分样品2涉及的碳化硅外延衬底的中心区域的状态的图。
具体实施方式
[本公开的实施方式的详细情况]
首先，对本公开的实施方式的详细情况进行说明。在本说明书的结晶学记载中，分别用[]表示单独的晶向，用＜＞表示组晶向，用()表示单独面，用{}表示组面。结晶学上的指数为负的情况通常通过在数字上方标注“-”(横杠)来表现，但在本说明书中，通过在数字之前标注负的符号来表现结晶学上的负的指数。
(1)本公开涉及的碳化硅外延衬底100具备碳化硅衬底10和位于碳化硅衬底10上的碳化硅外延膜20。碳化硅外延膜20的主表面14包括外缘19、距外缘19在3mm以内的外周区域7、以及被外周区域7包围的中心区域6。主表面14的最大直径为150mm以上。中心区域6中存在宏观缺陷3。在利用面积为Acm2的多个第一正方形区域50划分中心区域6的情况下，多个第一正方形区域50具有存在宏观缺陷3的第一区域51和不存在宏观缺陷3的第二区域52。在利用面积为Bcm2的多个第二正方形区域60划分中心区域6的情况下，多个第二正方形区域60具有存在宏观缺陷3的第三区域61和不存在宏观缺陷3的第四区域62。在将第二区域52的数量除以第一区域51的数量与第二区域52的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域62的数量除以第三区域61的数量与第四区域62的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷3的数量除以中心区域6的面积所得的值设为Xcm-2的情况下，A小于B，B为4以下，X大于0且小于4，并且满足数学式1。
(2)在上述(1)涉及的碳化硅外延衬底100中，B可以为2以下。
(3)在上述(1)涉及的碳化硅外延衬底100中，B可以为0.5以下。
(4)在上述(1)涉及的碳化硅外延衬底100中，B可以为0.25以下。
(5)在上述(1)涉及的碳化硅外延衬底100中，A可以为0.01以上。
(6)在上述(1)涉及的碳化硅外延衬底100中，A可以为0.04以上。
(7)在上述(1)涉及的碳化硅外延衬底100中，可以是A为0.04，且B为0.25。
(8)在上述(1)至(7)中任一项涉及的碳化硅外延衬底100中，构成碳化硅衬底10和碳化硅外延膜20中的每一个的碳化硅的多型可以是4H。
(9)在上述(1)至(8)中任一项涉及的碳化硅外延衬底100中，碳化硅衬底10和碳化硅外延膜20分别可以包含n型杂质。
(10)本公开涉及的碳化硅外延衬底100具备碳化硅衬底10和位于碳化硅衬底10上的碳化硅外延膜20。构成碳化硅衬底10和碳化硅外延膜20中的每一个的碳化硅的多型是4H。碳化硅衬底10和碳化硅外延膜20分别包含n型杂质。碳化硅外延膜20的主表面14包括外缘19、距外缘19在3mm以内的外周区域7、以及被外周区域7包围的中心区域6。主表面14的最大直径为150mm以上。中心区域6中存在宏观缺陷3。在利用面积为Acm2的多个第一正方形区域50划分中心区域6的情况下，多个第一正方形区域50具有存在宏观缺陷3的第一区域51和不存在宏观缺陷3的第二区域52。在利用面积为Bcm2的多个第二正方形区域60划分中心区域6的情况下，多个第二正方形区域60具有存在宏观缺陷3的第三区域61和不存在宏观缺陷3的第四区域62。在将第二区域52的数量除以第一区域51的数量与第二区域52的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域62的数量除以第三区域61的数量与第四区域62的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷3的数量除以中心区域6的面积所得的值设为Xcm-2的情况下，A为0.04，B为0.25，X大于0且小于4，并且满足数学式1。
(11)本公开涉及的碳化硅半导体器件的制造方法具有：制备上述(1)至(10)中任一项所述的碳化硅外延衬底100的工序和对碳化硅外延衬底100进行加工的工序。
[本公开的实施方式的详细情况]
以下，对本公开的实施方式的详细情况进行说明。在以下的说明中，对相同或对应的要素标注相同的附图标记，并对此省略重复说明。
(碳化硅外延衬底)
图1是表示本实施方式涉及的碳化硅外延衬底100的结构的俯视示意图。图2是沿图1的II-II线的剖面示意图。如图1和图2所示，本实施方式涉及的碳化硅外延衬底100具有碳化硅衬底10和碳化硅外延膜20。碳化硅外延膜20位于碳化硅衬底10上。碳化硅衬底10具有第一主面11和第二主面12。第二主面12位于与第一主面11相反的一侧。碳化硅外延膜20具有主表面14和第三主面13。第三主面13与第一主面11相接。构成碳化硅衬底10和碳化硅外延膜20中的每一个的碳化硅的多型例如为4H。
如图1所示，主表面14沿着第一方向101及第二方向102中的每个方向呈二维地扩展。碳化硅外延膜20的主表面14包括外缘19、外周区域7以及中心区域6。外周区域7是距外缘19在3mm以内的区域。从另一观点来说，在与外缘19的切线垂直的方向上，从外缘19到外周区域7与中心区域6的边界16的距离112为3mm。中心区域6是被外周区域7包围的区域。
从另一观点来说，主表面14由外缘19、外周区域7以及中心区域6构成。中心区域6包含主表面14的中心。外缘19例如具有定向平面17和圆弧状部18。定向平面17沿第一方向101延伸。圆弧状部18与定向平面17相连。
第二方向102例如是＜1-100＞方向。第二方向102例如也可以是[1-100]方向。第一方向101是与主表面14平行且与第二方向102垂直的方向。第一方向101是偏离方向。第一方向101例如是包含＜11-20＞方向分量的方向。从另一观点来说，第一方向是将＜11-20＞方向投影到与主表面14平行的平面上的方向。第一方向101例如也可以是包含[11-20]方向分量的方向。如图1所示，主表面14的最大直径111(直径)例如为150mm。最大直径111可以为200mm，也可以为250mm。最大直径111的上限例如可以为300mm。最大直径111也可以为150mm以上且200mm以下、或者150mm以上且250mm以下、或者150mm以上且300mm以下。
图3是图1的区域III的放大俯视示意图。图4是沿图3的IV-IV线的剖面示意图。
如图3所示，中心区域6中存在宏观缺陷3。如图3所示，从与主表面14垂直的方向观察时，宏观缺陷3的形状例如为三角形状。宏观缺陷3例如为塌陷(downfall)缺陷、三角形缺陷或者锥形(carrot)缺陷等。宏观缺陷3包含的碳化硅的多型例如与构成碳化硅外延膜20的碳化硅的多型不同。构成碳化硅外延膜20的碳化硅的多型例如为4H。构成宏观缺陷3的碳化硅的多型例如为3C。构成宏观缺陷3的碳化硅的多型只要与构成碳化硅外延膜20的碳化硅的多型不同即可，并不限定于3C。构成宏观缺陷3的碳化硅的多型例如可以为6H等。
如图3所示，宏观缺陷3具有第一部分34、第二部分33、第一边部31、第二边部32以及起点1。如图3所示，从与主表面14垂直的方向观察时，第一部分34是从位于碳化硅衬底10与碳化硅外延膜20的边界处的起点1朝向第一方向101扩展的区域。第一部分34位于第一边部31与第二边部32之间。第一边部31与第二边部32所形成的角度例如为45°以上且135°以下。
如图3所示，第一边部31和第二边部32分别相对于第一方向101倾斜。第一边部31相对于第一方向101的倾斜方向与第二边部32相对于第一方向101的倾斜方向相反。第一边部31和第二边部32分别与起点1相连。如图3所示，从与主表面14垂直的方向观察时，第一边部31与第二边部32在第二方向102上的间隔随着朝向第一方向101而变宽。
如图3所示，从与主表面14垂直的方向观察时，第二部分33沿第二方向102延伸。第二部分33与第一边部31和第二边部32分别相连。第二部分33可以与主表面14相连。如图3所示，从与主表面14垂直的方向观察时，被第一边部31、第二边部32以及第二部分33包围的区域例如为三角形。
如图4所示，宏观缺陷3与碳化硅外延膜20相接。宏观缺陷3位于碳化硅衬底10上。在图4中，用虚线表示的面是{0001}面。从另一观点来说，用虚线表示的面是基底面。第三方向103是与{0001}面垂直的方向。第三方向103例如是＜0001＞方向。第三方向103例如也可以是[0001]方向。第四方向104是与第三方向103垂直的方向。第四方向104例如是＜11-20＞方向。第四方向104例如也可以是[11-20]方向。第四方向104例如是偏离方向。主表面14的法线方向是第五方向105。第五方向例如是相对于[0001]方向朝向偏离方向倾斜了偏离角θ的方向。
如图4所示，宏观缺陷3还具有倾斜部36和侧部35。倾斜部36沿基底面延伸。倾斜部36可以与起点1相连。倾斜部36可以与主表面14相连。倾斜部36与碳化硅外延膜20相接。侧部35沿着与主表面14大致垂直的方向延伸。侧部35沿着与倾斜部36交叉的方向延伸。侧部35可以与起点1相连。
如图4所示，可以在起点1存在颗粒。该颗粒例如是生长装置内的堆积物落至碳化硅衬底10的表面而成的颗粒状的塌陷。具体而言，该颗粒为碳化硅颗粒或碳颗粒。该颗粒的直径例如为1μm以上且1mm以下。在该颗粒由碳化硅构成的情况下，该颗粒的碳化硅的多型可以与构成碳化硅外延膜20的碳化硅的多型不同。
如图4所示，可以在起点1的上方形成凹部15。凹部15可以与宏观缺陷3的侧部35相连。凹部15和起点1可以分别位于与主表面14垂直的直线上。凹部15在主表面14侧开口。如图4所示，碳化硅外延膜20的厚度114例如为15μm以上。碳化硅外延膜20的厚度114例如可以为20μm以上，也可以为30μm以上。若将碳化硅外延膜20的厚度114设为T、将偏离角θ的正切设为tan(θ)，则宏观缺陷3的第一方向101上的长度115为T/tan(θ)左右。
图5是表示本实施方式的第一变形例涉及的碳化硅外延衬底的结构的剖面示意图。如图5所示，宏观缺陷3可以具有第三部分41和第四部分42。第三部分41位于第四部分42上。第三部分41露出于主表面14。第四部分42具有沿着基底面的部分。构成第四部分42的碳化硅的多型可以与构成第三部分41的碳化硅的多型不同。构成第四部分42的碳化硅的多型例如可以是3C。构成第三部分41的碳化硅的多型例如可以是4H。
碳化硅衬底10例如由碳化硅单晶构成。碳化硅衬底10包含例如氮(N)等的n型杂质。碳化硅衬底10的导电型例如为n型。第一主面11是相对于{0001}面以2°以上且6°以下的偏离角倾斜的面。在第一主面11相对于{0001}面倾斜的情况下，第一主面11的倾斜方向例如为＜11-20＞方向。碳化硅衬底10的厚度例如为350μm以上且500μm以下。
碳化硅外延膜20包含例如氮等的n型杂质。碳化硅外延膜20的导电型例如为n型。碳化硅外延膜20所包含的n型杂质的浓度可以低于碳化硅衬底10所包含的n型杂质的浓度。n型杂质的浓度例如通过水银探针方式的C(电容)-V(电压)测定装置来测定。探针的面积例如为0.005cm2。
碳化硅外延膜20的主表面14是相对于{0001}面以2°以上且6°以下的偏离角θ倾斜的面。具体而言，主表面14是相对于(0001)面以2°以上且6°以下的偏离角θ倾斜的面。主表面14也可以是相对于(000-1)面以2°以上且6°以下的偏离角θ2倾斜的面。偏离方向例如是＜11-20＞方向。此外，偏离方向并不限定于＜11-20＞方向。偏离方向例如也可以是＜1-100＞方向，还可以是具有＜1-100＞方向分量和＜11-20＞方向分量的方向。偏离角θ是主表面14相对于{0001}面倾斜的角度。偏离角θ可以为3°以上。偏离角θ也可以为5°以下。
图6是表示本实施方式的第二变形例涉及的碳化硅外延衬底的结构的剖面示意图。如图6所示，碳化硅外延膜20可以具有第一外延膜21和第二外延膜22。起点1可以位于第一外延膜21上。从另一观点来说，起点1可以与碳化硅衬底10分离。从又一观点来说，起点1可以位于碳化硅外延膜20中。起点1可以位于第一外延膜21与第二外延膜22的边界。第一外延膜21的厚度(第一厚度116)可以小于第二外延膜22的厚度(第二厚度117)。即，起点1可以位于相比碳化硅外延膜20的厚度一半的位置更靠近第一主面11侧的区域中。
图7是表示本实施方式的第三变形例涉及的碳化硅外延衬底的结构的剖面示意图。如图7所示，碳化硅外延膜20可以具有第一外延膜21和第二外延膜22。第一外延膜21的厚度(第一厚度116)可以大于第二外延膜22的厚度(第二厚度117)。也就是说，起点1可以位于相比碳化硅外延膜20的厚度一半的位置更靠主表面14侧的区域中。
图8是表示本实施方式的第四变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。如图8所示，宏观缺陷3可以具有起点1、第一缺陷区域71、第二缺陷区域72、第二部分33、第一边部31、第二边部32、第三边部81以及第四边部82。如图8所示，从与主表面14垂直的方向观察时，第一缺陷区域71是从起点1朝向第一方向101扩展的区域。第一缺陷区域71位于第一边部31与第二边部32之间。第一边部31和第二边部32分别相对于第一方向101倾斜。第一边部31相对于第一方向101的倾斜方向是与第二边部32相对于第一方向101的倾斜方向相反的方向。第一边部31和第二边部32分别与起点1相连。
第二缺陷区域72与第一缺陷区域71相连。第二缺陷区域72位于第三边部81与第四边部82之间。第三边部81和第四边部82分别相对于第一方向101倾斜。第三边部81相对于第一方向101的倾斜方向是与第四边部82相对于第一方向101的倾斜方向相同的方向。第三边部81与第一边部31相连。第三边部81相对于第一边部31倾斜。第一边部31相对于第一方向101的倾斜方向是与第三边部81相对于第一方向101的倾斜方向相反的方向。
第四边部82与第二边部32相连。第四边部82沿着第二边部32。第四边部82与第二边部32平行。第四边部82可以与第三边部81平行。第三边部81和第四边部82分别与第二部分33相连。第二缺陷区域72位于第一缺陷区域71与第二部分33之间。也可以是，如图8所示，从与主表面14垂直的方向观察时，第二部分33可以沿着第二方向102延伸。
图9是表示本实施方式的第五变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。如图9所示，宏观缺陷3可以具有起点1、第一缺陷区域71、第二缺陷区域72、第二部分33、第一边部31、第二边部32、第三边部81以及第四边部82。如图9所示，从与主表面14垂直的方向观察时，第一缺陷区域71是从起点1朝向第一方向101扩展的区域。第一缺陷区域71位于第一边部31与第二边部32之间。第一边部31和第二边部32分别相对于第一方向101倾斜。第一边部31相对于第一方向101的倾斜方向是与第二边部32相对于第一方向101的倾斜方向相反的方向。第一边部31和第二边部32分别与起点1相连。
第二缺陷区域72与第一缺陷区域71相连。第二缺陷区域72位于第三边部81与第四边部82之间。第三边部81和第四边部82分别相对于第一方向101倾斜。第三边部81相对于第一方向101的倾斜方向是与第四边部82相对于第一方向101的倾斜方向相同的方向。第三边部81与第一边部31相连。第三边部81沿着第一边部31。第三边部81与第一边部31平行。
第四边部82与第二边部32相连。第四边部82相对于第二边部32倾斜。第二边部32相对于第一方向101的倾斜方向是与第四边部82相对于第一方向101的倾斜方向相反的方向。第四边部82可以与第三边部81平行。第三边部81和第四边部82分别与第二部分33相连。第二缺陷区域72位于第一缺陷区域71与第二部分33之间。如图9所示，从与主表面14垂直的方向观察时，第二部分33可以沿着第二方向102延伸。
图10是表示本实施方式的第六变形例涉及的碳化硅外延衬底的结构的放大俯视示意图。如图10所示，宏观缺陷3可以具有起点1、第一缺陷区域71、第二缺陷区域72、第三缺陷区域73、第四缺陷区域74、第五缺陷区域75、第二部分33、第一边部31、第二边部32、第三边部81、第四边部82、第五边部83、第六边部84、第七边部85、第八边部86、第九边部87以及第十边部88。
如图10所示，从与主表面14垂直的方向观察时，第一缺陷区域71是从起点1朝向第一方向101扩展的区域。第一缺陷区域71位于第一边部31与第二边部32之间。第一边部31和第二边部32分别相对于第一方向101倾斜。第一边部31相对于第一方向101的倾斜方向是与第二边部32相对于第一方向101的倾斜方向相反的方向。第一边部31和第二边部32分别与起点1相连。
第二缺陷区域72与第一缺陷区域71相连。第二缺陷区域72位于第三边部81与第四边部82之间。第三边部81和第四边部82分别相对于第一方向101倾斜。第三边部81相对于第一方向101的倾斜方向是与第四边部82相对于第一方向101的倾斜方向相同的方向。第三边部81与第一边部31相连。第三边部81相对于第一边部31倾斜。第一边部31相对于第一方向101的倾斜方向是与第三边部81相对于第一方向101的倾斜方向相反的方向。第四边部82与第二边部32相连。第四边部82沿着第二边部32。第四边部82与第二边部32平行。第四边部82可以与第三边部81平行。第二缺陷区域72位于第一缺陷区域71与第三缺陷区域73之间。
第三缺陷区域73与第二缺陷区域72相连。第三缺陷区域73位于第五边部83与第六边部84之间。第五边部83和第六边部84分别相对于第一方向101倾斜。第五边部83相对于第一方向101的倾斜方向是与第六边部84相对于第一方向101的倾斜方向相反的方向。第五边部83与第三边部81相连。第五边部83相对于第三边部81倾斜。第三边部81相对于第一方向101的倾斜方向是与第五边部83相对于第一方向101的倾斜方向相反的方向。第六边部84与第四边部82相连。第六边部84沿着第四边部82延伸。第六边部84与第四边部82平行。第六边部84相对于第五边部83倾斜。第三缺陷区域73位于第二缺陷区域72与第四缺陷区域74之间。
第四缺陷区域74与第三缺陷区域73相连。第四缺陷区域74位于第七边部85与第八边部86之间。第七边部85和第八边部86分别相对于第一方向101倾斜。第七边部85相对于第一方向101的倾斜方向是与第八边部86相对于第一方向101的倾斜方向相反的方向。第七边部85与第五边部83相连。第七边部85相对于第五边部83倾斜。第五边部83相对于第一方向101的倾斜方向是与第七边部85相对于第一方向101的倾斜方向相反的方向。第八边部86与第六边部84相连。第八边部86相对于第六边部84倾斜。第六边部84相对于第一方向101的倾斜方向是与第八边部86相对于第一方向101的倾斜方向相反的方向。第八边部86相对于第七边部85倾斜。第四缺陷区域74位于第三缺陷区域73与第五缺陷区域75之间。
第五缺陷区域75与第四缺陷区域74相连。第五缺陷区域75位于第九边部87与第十边部88之间。第九边部87和第十边部88分别相对于第一方向101倾斜。第九边部87相对于第一方向101的倾斜方向是与第十边部88相对于第一方向101的倾斜方向相反的方向。第九边部87与第七边部85相连。第九边部87沿着第七边部85。第九边部87与第七边部85平行。第十边部88与第八边部86分离。第十边部88相对于第九边部87倾斜。第五缺陷区域75位于第四缺陷区域74与第二部分33之间。也可以是，如图10所示，从与主表面14垂直的方向观察时，第二部分33可以沿着第二方向102延伸。
(无缺陷区域：Defect Free Area)
接着，对无缺陷区域进行说明。
如图11所示，中心区域6被面积为Acm2的多个第一正方形区域50划分。面积为Acm2的第一正方形区域50的边长为A的平方根。例如，面积为0.04cm2的正方形区域的边长为0.2cm。在图11中，虚线所示的最小正方形是第一正方形区域50。多个第一正方形区域50具有存在宏观缺陷3的第一区域51和不存在宏观缺陷3的第二区域52。第二区域52的数量除以第一区域51的数量和第二区域52的数量的合计数量所得的值为第一无缺陷区域率。
如图11所示，主表面14的中心区域6例如被划分为69个正方形区域。69个正方形区域中的1个正方形区域中存在宏观缺陷3，68个正方形区域中不存在宏观缺陷3。存在宏观缺陷3的正方形区域是第一区域51。不存在宏观缺陷3的正方形区域是第二区域52。第一区域51的数量为1个。第二区域52的数量为68个。第一无缺陷区域率是第二区域52的数量(68个)除以第一区域51的数量(1个)和第二区域52的数量(68个)的合计数量(69个)所得的值。该情况下，第一无缺陷区域率为68/69＝98.6％。
接着，中心区域6被面积为Bcm2的多个第二正方形区域60划分。在图12中，虚线所示的最小正方形是第二正方形区域60。多个第二正方形区域60具有存在宏观缺陷3的第三区域61和不存在宏观缺陷3的第四区域62。面积为Bcm2的第二正方形区域60的边长为B的平方根。例如，面积为0.25cm2的正方形区域的边长为0.5cm。A小于B。B为4以下。B可以为2以下，也可以为0.5以下，还可以为0.25以下。A可以为0.01以上，也可以为0.04以上。也可以是B为4以下，且A为0.01以上。也可以是B为4以下，且A为0.04以上。
如图12所示，主表面14的中心区域6例如被划分为32个正方形区域。32个正方形区域中的1个正方形区域中存在宏观缺陷3，31个正方形区域中不存在宏观缺陷3。存在宏观缺陷3的正方形区域是第三区域61。不存在宏观缺陷3的正方形区域是第四区域62。第三区域61的数量为1个。第四区域62的数量为31个。第二无缺陷区域率是第四区域62的数量(31个)除以第三区域61的数量(1个)和第四区域62的数量(31个)的合计数量(32个)所得的值。该情况下，第二无缺陷区域率为31/32＝96.9％。第二无缺陷区域率除以第一无缺陷区域率所得的值为96.9％/98.6％＝98.3％。
宏观缺陷3的数量除以中心区域6的面积所得的值(缺陷密度)为Xcm-2，X大于0且小于4。X可以小于3.5，也可以小于3，还可以小于2.5。若将中心区域6的面积设为例如200cm2，则宏观缺陷3的数量(5个)除以中心区域6的面积(200cm2)所得的值为0.025/cm2。第二无缺陷区域率除以第一无缺陷区域率所得的值满足数学式1。
接着，对于宏观缺陷3并非局部集中而是分散于整个中心区域6中的情况进行说明。
如图13所示，主表面14的中心区域6例如被划分为69个正方形区域。69个正方形区域中的5个正方形区域中存在宏观缺陷3，64个正方形区域中不存在宏观缺陷3。存在宏观缺陷3的正方形区域是第一区域51。不存在宏观缺陷3的正方形区域是第二区域52。第一区域51的数量为5个。第二区域52的数量为64个。第一无缺陷区域率是第二区域52的数量(64个)除以第一区域51的数量(5个)和第二区域52的数量(64个)的合计数量(69个)所得的值。该情况下，第一无缺陷区域率为64/69＝92.8％。
如图14所示，主表面14的中心区域6例如被划分为32个正方形区域。32个正方形区域中的5个正方形区域中存在宏观缺陷3，27个正方形区域中不存在宏观缺陷3。存在宏观缺陷3的正方形区域是第三区域61。不存在宏观缺陷3的正方形区域是第四区域62。第三区域61的数量为5个。第四区域62的数量为27个。第二无缺陷区域率是第四区域62的数量(27个)除以第三区域61的数量(5个)和第四区域62的数量(27个)的合计数量(32个)所得的值。该情况下，第二无缺陷区域率为27/32＝84.4％。第二无缺陷区域率除以第一无缺陷区域率所得的值为84.4％/92.8％＝91.0％。
在宏观缺陷3随机分散的情况下，若将中心区域6用面积为Acm2的多个第一正方形区域50划分，且将宏观缺陷3的数量除以中心区域6的面积所得的值设为Xcm-2，则第一无缺陷区域率(Y)由以下的数学式2表示。
【数学式2】
Y＝e-AX…(数学式2)
同样地，在宏观缺陷3随机分散的情况下，若将中心区域6用面积为Bcm2的多个第二正方形区域60划分，且将宏观缺陷3的数量除以中心区域6的面积所得的值设为Xcm-2，则第二无缺陷区域率(Y)由以下的数学式3表示。
【数学式3】
Y＝e-BX…(数学式3)
在本实施方式涉及的碳化硅外延衬底100中，第二无缺陷区域率除以第一无缺陷区域率所得的值大于数学式3除以数学式2所得的值。在宏观缺陷3局部集中的情况下，第二无缺陷区域率除以第一无缺陷区域率所得的值变大。第二无缺陷区域率除以第一无缺陷区域率所得的值优选为数学式3除以数学式2所得的值的1.1倍以上，进一步优选为1.2倍以上。在A为0.04cm2的情况下，第一无缺陷区域率优选为95％以上，进一步优选为98％以上。在B为0.25cm2的情况下，第二无缺陷区域率优选为85％以上，进一步优选为90％以上。
此外，在将中心区域6划分为多个正方形区域时，在中心区域6的外周附近，存在正方形区域的一部分和中心区域6与外周区域7的边界16重叠的区域。在无缺陷区域率的计算中，不考虑与该边界16重叠的正方形区域。具体而言，在图11和图13中，根据中心区域6内的实线所表示的第一多边形4所包围的区域内的第一正方形区域50计算无缺陷区域率。在无缺陷区域率的计算中不使用位于第一多边形4的外侧的第一正方形区域50。同样地，在图12和图14中，根据中心区域6内的实线所表示的第二多边形5所包围的区域内的第二正方形区域60计算无缺陷区域率。在无缺陷区域率的计算中不使用位于第二多边形5的外侧的第二正方形区域60。
(宏观缺陷的测定方法)
接着，对宏观缺陷3的测定方法进行说明。宏观缺陷3可以使用具有共焦微分干涉显微镜的缺陷检查装置来确定。作为具有共焦微分干涉显微镜的缺陷检查装置，例如可以使用Lasertec株式会社制造的WASAVI系列“SICA 6X”。物镜的倍率例如为10倍。使用标准试样来确定该缺陷检查装置的检测灵敏度的阈值。预先考虑到宏观缺陷3的典型尺寸、多型等来定义宏观缺陷3。根据观测到的图像，确定满足定义的缺陷的位置和数量。具体而言，在将碳化硅外延膜20的厚度114设为T，且将偏离角θ的正切设为tan(θ)的情况下，偏离方向(第一方向101)的长度115为0.9×T/tan(θ)以上且1.1×T/tan(θ)以下，并且包含与构成碳化硅外延膜20的碳化硅具有不同的多型的碳化硅的缺陷被定义为宏观缺陷3。
(碳化硅外延衬底的制造装置)
接着，对本实施方式涉及的碳化硅外延衬底100的制造装置200的结构进行说明。
如图15所示，碳化硅外延衬底100的制造装置200例如是热壁方式的卧式CVD(Chemical Vapor Deposition：化学气相沉积)装置。制造装置200主要具有反应室301、发热体303、石英管304、隔热材料205、感应加热线圈206、气体导入口207、气体排出口208、压力计220、控制部221以及真空泵222。
发热体303例如具有筒状的形状，在内部形成有反应室301。发热体303例如由石墨制成。隔热材料205包围发热体303的外周。隔热材料205以与石英管304的内周面接触的方式设置在石英管304的内部。感应加热线圈206例如沿着石英管304的外周面卷绕。感应加热线圈206构成为能够通过外部电源(未图示)供给交流电流。由此，发热体303感应发热。由此，反应室301被发热体303加热。
反应室301是由发热体303包围而形成的空间。反应室301内配置有碳化硅衬底10。反应室301构成为能够对碳化硅衬底10进行加热。反应室301中设置有保持碳化硅衬底10的基座210。基座210构成为能够绕旋转轴212自转。
气体排出口208与真空泵222连接。图15中的箭头表示气体的流向。气体从气体导入口207导入反应室301，从气体排出口208排出。压力计220构成为能够测量反应室301的内部的压力。控制部221与压力计220连接。真空泵222与控制部221连接。控制部221构成为能够根据压力计220的指示值来调整来自气体排出口208的流量。使用控制部221来调整反应室301内的压力。
如图16所示，控制部221例如具有流量控制阀223。在进行反应室301的排气之前，流量控制阀223配置为与排气方向垂直的方向(关闭方向224)。例如，通过调整流量控制阀223相对于关闭方向的角度能够调整排气速度。
制造装置200具有气体供给部(未图示)，该气体供给部例如构成为能够向反应室301供给包含硅烷(SiH4)、丙烷(C3H8)、氨(NH3)以及氢(H2)的混合气体。具体而言，气体供给部可以具有：能够供给丙烷气体的储气瓶、能够供给氢气的储气瓶、能够供给硅烷气体的储气瓶、以及能够供给氨气的储气瓶。制造装置200可以具有能够仅将作为载气的氢气在供给至反应室301之前加热的预加热部(未图示)。
(碳化硅外延衬底的制造方法)
接着，对本实施方式涉及的碳化硅外延衬底100的制造方法进行说明。
首先，实施制备碳化硅衬底10的工序。例如，通过升华法制造多型为4H的碳化硅单晶。接着，通过例如线锯对碳化硅单晶进行切片，由此制备出碳化硅衬底10。碳化硅衬底10包含诸如氮(N)等的n型杂质。碳化硅衬底10的导电型例如为n型。
碳化硅衬底10包括第一主面11和位于与第一主面11相反的一侧的第二主面12。第一主面11例如是相对于{0001}面朝向偏离方向倾斜了偏离角θ2的量的面。偏离角θ2为2°以上且6°以下。偏离方向例如为＜11-20＞方向。碳化硅衬底10的第一主面11的最大直径例如为150mm以上。
接着，实施机械研磨工序。在机械研磨工序中，对碳化硅衬底10的第一主面11进行机械研磨。具体而言，以第一主面11与平台对置的方式将碳化硅衬底10保持于研磨头。向平台与第一主面11之间供给含有磨粒的浆料。磨粒例如是金刚石磨粒。对于第二主面12，也与第一主面11同样地进行机械研磨。
接着，实施化学机械研磨工序。在化学机械研磨工序中，对碳化硅衬底10的第一主面11进行化学机械研磨。具体而言，以第一主面11与平台对置的方式将碳化硅衬底10保持于研磨头。向平台与第一主面11之间供给含有磨粒的浆料。磨粒例如是金刚石磨粒。浆料例如包含双氧水(氧化剂)。对于第二主面12，也与第一主面11同样地进行化学机械研磨。
接着，实施对反应室301进行排气的工序。首先，如图15所示，将碳化硅衬底10配置于基座210上。接着，进行反应室301的排气。反应室301的排气速度通过控制部221进行调整。在进行反应室301的排气之前，流量控制阀223配置为与排气方向垂直的方向(关闭方向224)。如图16所示，通过调整流量控制阀223相对于关闭方向的角度能够调整排气速度。
如图17和图18的虚线所示，若使流量控制阀223相对于关闭方向的角度急剧增加，则反应室301的压力急剧降低。另一方面，如图17和图18的实线及单点划线所示，若使流量控制阀223相对于关闭方向的角度/>缓慢增加，则反应室301的压力缓慢降低。当反应室301的压力急剧降低时，附着于发热体上的微粒容易大范围地落到碳化硅衬底10上。该微粒会引起宏观缺陷3。在本实施方式涉及的碳化硅外延衬底100的制造方法中，反应室301的压力缓慢降低。由此，能够抑制附着于发热体的微粒大范围地落到碳化硅衬底10上。其结果，能够抑制在碳化硅外延衬底上大范围地形成宏观缺陷3。
具体而言，从减压开始时刻起的1分钟内的压力降低速度调整为300mbar/分钟以下。从减压开始时刻起的1分钟内的压力降低速度优选调整为100mbar/分钟以下，更优选调整为50mbar/分钟以下。需要说明的是，1mbar为100Pa。
如图18的单点划线所示，从减压开始时刻(时刻T0)至时刻T1为止的时间内的压力降低速度可以小于从时刻T1至时刻T2为止的时间内的压力降低速度。如图18的实线所示，从减压开始时刻(时刻T0)至时刻T1为止的时间内的压力降低速度可以与从时刻T1至时刻T2为止的时间内的压力降低速度大致相同。此外，从减压开始时刻(时刻T0)至时刻T1为止的时间与从时刻T1至时刻T2为止的时间相同。从时刻T0至时刻T1为止的时间例如为2分钟。另外，如图19的实线所示，可以通过使流量控制阀223相对于关闭方向224的角度阶梯式变化，从而调整反应室301的压力。
接着，在反应室301升温至例如1630℃左右的状态下，将包含硅烷、丙烷、氨以及氢的混合气体导入反应室301。具体而言，硅烷气体的流量例如调整为115sccm。丙烷气体的流量例如调整为57.6sccm。氨气的流量例如调整为2.5×10-2sccm。氢气的流量调整为100slm。混合气体在与碳化硅衬底10的第一主面11对置的区域中沿箭头106的方向流动。通过向反应室301导入混合气体，从而在碳化硅衬底10的第一主面11上通过外延生长形成碳化硅外延膜20(参照图2)。
(碳化硅半导体器件的制造方法)
接着，对本实施方式涉及的碳化硅半导体器件300的制造方法进行说明。
本实施方式涉及的碳化硅半导体器件的制造方法主要具有外延衬底制备工序(S10：图20)和衬底加工工序(S20：图20)。
首先，实施外延衬底制备工序(S10：图20)。具体而言，通过上述碳化硅外延衬底100的制造方法制备碳化硅外延衬底100(参照图1)。
接着，实施衬底加工工序(S20：图20)。具体而言，通过对碳化硅外延衬底100进行加工，从而制造碳化硅半导体器件。“加工”例如包括离子注入、热处理、蚀刻、氧化膜形成、电极形成、切割等的各种加工。即，衬底加工步骤可以包括离子注入、热处理、蚀刻、氧化膜形成、电极形成以及切割中的至少任意一种加工。
以下，对作为碳化硅半导体器件的一例的MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)的制造方法进行说明。衬底加工工序(S20：图20)例如包括离子注入工序(S21：图20)、氧化膜形成工序(S22：图20)、电极形成工序(S23：图20)以及切割工序(S24：图20)。
首先，实施离子注入工序(S21：图20)。对形成有具有开口部的掩模(未图示)的主表面14注入例如铝(Al)等的p型杂质。由此，形成具有p型导电型的体区132。接着，向体区132内的规定位置注入例如磷(P)等的n型杂质。由此，形成具有n型导电型的源极区133。接着，向源极区133内的规定位置注入铝等的p型杂质。由此，形成具有p型导电型的接触区134(参照图21)。
在碳化硅外延膜20中，除了体区132、源极区133以及接触区134之外的部分成为漂移区131。源极区133与漂移区131被体区132隔开。离子注入可以在将碳化硅外延衬底100加热至300℃以上且600℃以下左右之后进行。在离子注入之后，对碳化硅外延衬底100进行活化退火。通过活化退火使注入至碳化硅外延膜20中的杂质活性化，在各区域中生成载流子。活化退火的气氛例如为氩(Ar)气氛。活化退火的温度例如为1800℃左右。活化退火的时间例如为30分钟左右。
接着，实施氧化膜形成工序(S22：图20)。例如，通过在包含氧的气氛中加热碳化硅外延衬底100，从而在主表面14上形成氧化膜136(参照图22)。氧化膜136例如由二氧化硅等构成。氧化膜136作为栅极绝缘膜发挥功能。热氧化处理的温度例如为1300℃左右。热氧化处理的时间例如为30分钟左右。
可以在形成氧化膜136之后，进一步在氮气氛中进行热处理。例如，在一氧化氮的气氛中，在1100℃左右实施1小时左右的热处理。然后，在氩气氛中进行热处理。例如，在氩气氛中，在1100℃以上且1500℃以下左右进行1小时左右的热处理。
接着，实施电极形成工序(S23：图20)。具体而言，在氧化膜136上形成栅电极141。栅电极141例如通过CVD(Chemical Vapor Deposition：化学气相沉积)法形成。栅电极141例如由具有导电性的多晶硅等构成。栅电极141形成于与源极区133和体区132相对的位置处。
接着，形成覆盖栅电极141的层间绝缘膜137。层间绝缘膜137例如通过CVD法形成。层间绝缘膜137例如由二氧化硅等构成。层间绝缘膜137形成为与栅电极141和氧化膜136相接。接着，通过蚀刻除去氧化膜136和层间绝缘膜137的一部分。由此，源极区133和接触区134从氧化膜136露出。
接着，通过例如溅射法在该露出部上形成源电极142。源电极142例如由钛、铝以及硅等构成。在形成源电极142之后，在例如900℃以上1100℃以下左右的温度下加热源电极142和碳化硅外延衬底100。由此，源电极142与碳化硅外延衬底100成为欧姆接触。接着，以与源电极142相接的方式形成布线层138。布线层138例如由包含铝的材料构成。接着，在第二主面12上形成漏电极143。漏电极143例如由包含镍和硅的合金(例如NiSi等)构成。
接着，实施切割工序(S24：图20)。例如，通过沿着切割线切割碳化硅外延衬底100，将碳化硅外延衬底100分割成多个半导体芯片。至此，制成碳化硅半导体器件300(参照图23)。
需要说明的是，以上例示了平面型MOSFET，对本发明涉及的碳化硅半导体器件的制造方法进行了说明，但本公开涉及的制造方法不限于此。本公开涉及的制造方法能够应用于例如沟槽型MOSFET、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、SBD(Schottky Barrier Diode：肖特基势垒二极管)、晶闸管、GTO(Gate Turn-Offthyristor：可关断晶闸管)、PN二极管等的碳化硅半导体器件。
接着，对本实施方式涉及的碳化硅外延衬底100和碳化硅半导体器件300的制造方法的作用效果进行说明。
在本实施方式涉及的碳化硅外延衬底100中，在利用面积为Acm2的多个第一正方形区域50划分中心区域6的情况下，多个第一正方形区域50具有存在宏观缺陷3的第一区域51和不存在宏观缺陷3的第二区域52。在利用面积为Bcm2的多个第二正方形区域60划分中心区域6的情况下，多个第二正方形区域60具有存在宏观缺陷3的第三区域61和不存在宏观缺陷3的第四区域62。在将第二区域52的数量除以第一区域51的数量与第二区域52的数量的合计数量所得的值设为第一无缺陷区域率，将第四区域62的数量除以第三区域61的数量与第四区域62的数量的合计数量所得的值设为第二无缺陷区域率，并将宏观缺陷3的数量除以中心区域6的面积所得的值设为Xcm-2的情况下，A小于B，B为4以下，X大于0且小于4，并满足数学式1。由此，即使在宏观缺陷3的面密度某种程度较高的情况下，通过使宏观缺陷3局部集中于中心区域6的一部分的芯片中，也能够确保较多数量的不存在宏观缺陷3的芯片。由此，能够提高碳化硅半导体器件的成品率。
实施例
(样品制备)
首先，制备样品1和2涉及的碳化硅外延衬底100。将样品1涉及的碳化硅外延衬底100作为比较例。将样品2涉及的碳化硅外延衬底100作为实施例。除了以下的条件以外，样品1和2涉及的碳化硅外延衬底按照上述碳化硅外延衬底100的制造方法进行制造。
样品1和2涉及的碳化硅外延衬底的制造方法在对反应室进行排气的工序中的反应室301的压力变化曲线上不同。如图24所示，在样品1涉及的碳化硅外延衬底的制造方法中，使反应室301的压力迅速降低。具体而言，反应室301的压力在2.5分钟左右的时间从约930mbar降低至100mbar。另一方面，在样品2涉及的碳化硅外延衬底的制造方法中，使反应室301的压力缓慢降低。具体而言，反应室301的压力花费6分钟左右的时间从约930mbar降低至100mbar。
(评价方法)
接着，在样品1和2涉及的碳化硅外延衬底100的主表面14上观察宏观缺陷3。图25是表示利用边长为2mm的多个第一正方形区域50划分了样品1涉及的碳化硅外延衬底的中心区域6的状态的图。图26是表示利用边长为5mm的多个第二正方形区域60划分了样品1涉及的碳化硅外延衬底的中心区域6的状态的图。在图25中，涂黑的区域是存在宏观缺陷3的第一正方形区域(第一区域51)。在图26中，涂黑的区域是存在宏观缺陷3的第二正方形区域(第三区域61)。如图25和图26所示，在样本1涉及的碳化硅外延衬底的中心区域6中，宏观缺陷3分散在较大的范围内。
图27是表示利用边长为2mm的多个第一正方形区域50划分了样品2涉及的碳化硅外延衬底的中心区域6的状态的图。图28是表示利用边长为5mm的多个第二正方形区域60划分了样品2涉及的碳化硅外延衬底的中心区域6的状态的图。在图27中，涂黑的区域是存在宏观缺陷3的第一正方形区域(第一区域51)。在图28中，涂黑的区域是存在宏观缺陷3的第二正方形区域(第三区域61)。如图27和图28所示，在样本2涉及的碳化硅外延衬底的中心区域6中，宏观缺陷3局部集中。具体而言，如图27所示，宏观缺陷3集中于中心区域6的右上方。
(评价结果)
[表1]
如表1所示，样品1涉及的碳化硅外延衬底的中心区域6中存在的宏观缺陷3的数量除以中心区域6的面积所得的值(缺陷密度)为4.4cm-2。在利用边长为2mm的多个第一正方形区域50划分样品1涉及的碳化硅外延衬底的中心区域6的情况下，无缺陷区域率(第一无缺陷区域率)为84.9％。在利用边长为5mm的多个第二正方形区域60划分样品1涉及的碳化硅外延衬底的中心区域6的情况下，无缺陷区域率(第二无缺陷区域率)为44.7％。第二无缺陷区域率除以第一无缺陷区域率所得的值为52.7％。
样品2涉及的碳化硅外延衬底的中心区域6中存在的宏观缺陷3的数量除以中心区域6的面积所得的值(缺陷密度)为2.2cm-2。在利用边长为2mm的多个第一正方形区域50划分样品2涉及的碳化硅外延衬底的中心区域6的情况下，无缺陷区域率(第一无缺陷区域率)为91.9％。在利用边长为5mm的多个第二正方形区域60划分样品2涉及的碳化硅外延衬底的中心区域6的情况下，无缺陷区域率(第二无缺陷区域率)为71.5％。第二无缺陷区域率除以第一无缺陷区域率所得的值为77.8％。如上所述，通过降低对反应室进行排气的工序中的压力变化速度，能够得到第二无缺陷区域率除以第一无缺陷区域率所得的值高的碳化硅外延衬底。
应认为本次公开的实施方式及实施例在所有方面均为示例，而非限制性的内容。本发明的范围并非由上述实施方式及实施例而是由权利要求书示出，旨在包含与权利要求的范围等同的意思及范围内的所有变更。
附图标记说明
1：起点；3：宏观缺陷；4：第一多边形；5：第二多边形；6：中心区域；7：外周区域；10：碳化硅衬底；11：第一主面；12：第二主面；13：第三主面；14：主表面；15：凹部；16：边界；17：定向平面；18：圆弧状部；19：外缘；20：碳化硅外延膜；21：第一外延膜；22：第二外延膜；31：第一边部；32：第二边部；33：第二部分；34：第一部分；35：侧部；36：倾斜部；41：第三部分；42：第四部分；50：第一正方形区域；51：第一区域；52：第二区域；60：第二正方形区域；61：第三区域；62：第四区域；71：第一缺陷区域；72：第二缺陷区域；73：第三缺陷区域；74：第四缺陷区域；75：第五缺陷区域；81：第三边部；82：第四边部；83：第五边部；84：第六边部；85：第七边部；86：第八边部；87：第九边部；88：第十边部；100：碳化硅外延衬底；101：第一方向；102：第二方向；103：第三方向；104：第四方向；105：第五方向；106：箭头；111：最大直径；112：距离；114：厚度；115：长度；116：第一厚度；117：第二厚度；131：漂移区；132：体区；133：源极区；134：接触区；136：氧化膜；137：层间绝缘膜；138：布线层；141：栅电极；142：源电极；143：漏电极；200：制造装置；205：隔热材料；206：感应加热线圈；207：气体导入口；208：气体排出口；210：基座；212：旋转轴；220：压力计；221：控制部；222：真空泵；223：流量控制阀；224：关闭方向；300：碳化硅半导体器件；301：反应室；303：发热体；304：石英管；T0、T1、T2：时刻。

Claims (11)

1.一种碳化硅外延衬底，具备：
碳化硅衬底；以及
碳化硅外延膜，位于所述碳化硅衬底上，
所述碳化硅外延膜的主表面包括外缘、距所述外缘3mm以内的外周区域以及被所述外周区域包围的中心区域，
所述主表面的最大直径为150mm以上，
所述中心区域中存在宏观缺陷，
在利用面积为Acm2的多个第一正方形区域划分所述中心区域的情况下，所述多个第一正方形区域具有存在所述宏观缺陷的第一区域和不存在所述宏观缺陷的第二区域，
在利用面积为Bcm2的多个第二正方形区域划分所述中心区域的情况下，所述多个第二正方形区域具有存在所述宏观缺陷的第三区域和不存在所述宏观缺陷的第四区域，
在将所述第二区域的数量除以所述第一区域的数量与所述第二区域的数量的合计数量所得的值设为第一无缺陷区域率，将所述第四区域的数量除以所述第三区域的数量与所述第四区域的数量的合计数量所得的值设为第二无缺陷区域率，并将所述宏观缺陷的数量除以所述中心区域的面积所得的值设为Xcm-2的情况下，
A小于B，B为4以下，X大于0且小于4，并且满足数学式1，
2.根据权利要求1所述的碳化硅外延衬底，其中，
B为2以下。
3.根据权利要求1所述的碳化硅外延衬底，其中，
B为0.5以下。
4.根据权利要求1所述的碳化硅外延衬底，其中，
B为0.25以下。
5.根据权利要求1所述的碳化硅外延衬底，其中，
A为0.01以上。
6.根据权利要求1所述的碳化硅外延衬底，其中，
A为0.04以上。
7.根据权利要求1所述的碳化硅外延衬底，其中，
A为0.04，并且，B为0.25。
8.根据权利要求1至7中任一项所述的碳化硅外延衬底，其中，
构成所述碳化硅衬底和所述碳化硅外延膜中的每一个的碳化硅的多型为4H。
9.根据权利要求1至7中任一项所述的碳化硅外延衬底，其中，
所述碳化硅衬底和所述碳化硅外延膜分别包含n型杂质。
10.一种碳化硅外延衬底，具备：
碳化硅衬底；以及
碳化硅外延膜，位于所述碳化硅衬底上，
构成所述碳化硅衬底和所述碳化硅外延膜中的每一个的碳化硅的多型为4H，
所述碳化硅衬底和所述碳化硅外延膜分别包含n型杂质，
所述碳化硅外延膜的主表面包括外缘、距所述外缘3mm以内的外周区域以及被所述外周区域包围的中心区域，
所述主表面的最大直径为150mm以上，
所述中心区域中存在宏观缺陷，
在利用面积为Acm2的多个第一正方形区域划分所述中心区域的情况下，所述多个第一正方形区域具有存在所述宏观缺陷的第一区域和不存在所述宏观缺陷的第二区域，
在利用面积为Bcm2的多个第二正方形区域划分所述中心区域的情况下，所述多个第二正方形区域具有存在所述宏观缺陷的第三区域和不存在所述宏观缺陷的第四区域，
在将所述第二区域的数量除以所述第一区域的数量与所述第二区域的数量的合计数量所得的值设为第一无缺陷区域率，将所述第四区域的数量除以所述第三区域的数量与所述第四区域的数量的合计数量所得的值设为第二无缺陷区域率，并将所述宏观缺陷的数量除以所述中心区域的面积所得的值设为Xcm-2的情况下，
A为0.04，B为0.25，X大于0且小于4，并且满足数学式1，
11.一种碳化硅半导体器件的制造方法，具有：
制备权利要求1至10中任一项所述的碳化硅外延衬底的工序；以及
对所述碳化硅外延衬底进行加工的工序。
CN201980048360.XA 2018-07-20 2019-06-14 碳化硅外延衬底和碳化硅半导体器件的制造方法 Active CN112470255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-136684 2018-07-20
JP2018136684 2018-07-20
PCT/JP2019/023624 WO2020017208A1 (ja) 2018-07-20 2019-06-14 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN112470255A CN112470255A (zh) 2021-03-09
CN112470255B true CN112470255B (zh) 2024-03-19

Family

ID=69163502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980048360.XA Active CN112470255B (zh) 2018-07-20 2019-06-14 碳化硅外延衬底和碳化硅半导体器件的制造方法

Country Status (4)

Country Link
US (1) US20210320005A1 (zh)
JP (1) JP7400715B2 (zh)
CN (1) CN112470255B (zh)
WO (1) WO2020017208A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969241A (zh) * 2004-07-05 2007-05-23 喜开理株式会社 真空压力控制系统
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018021575A1 (ja) * 2016-07-29 2018-02-01 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500921B2 (ja) * 1997-08-07 2004-02-23 株式会社デンソー 炭化珪素単結晶の製造方法
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2013053049A (ja) * 2011-09-06 2013-03-21 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
JP5827921B2 (ja) 2012-04-12 2015-12-02 新日鐵住金株式会社 炭化珪素エピタキシャルウェハの製造装置及び炭化珪素エピタキシャルウェハの製造方法
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5865796B2 (ja) 2012-07-17 2016-02-17 三菱電機株式会社 エピタキシャル成長装置および炭化珪素エピタキシャルウエハ製造方法
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5839069B2 (ja) * 2014-03-28 2016-01-06 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
CN106537568B (zh) * 2014-07-30 2019-07-12 三菱电机株式会社 半导体装置的制造方法及半导体装置
JP2016183087A (ja) 2015-03-27 2016-10-20 パナソニック株式会社 炭化珪素エピタキシャル基板の製造方法
JP6541257B2 (ja) 2015-06-22 2019-07-10 昭和電工株式会社 炭化珪素膜の成膜装置のクリーニング方法
US20170275779A1 (en) * 2015-10-07 2017-09-28 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6579710B2 (ja) * 2015-12-24 2019-09-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6748572B2 (ja) * 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6465193B2 (ja) * 2017-11-28 2019-02-06 住友電気工業株式会社 炭化珪素単結晶基板および炭化珪素エピタキシャル基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1969241A (zh) * 2004-07-05 2007-05-23 喜开理株式会社 真空压力控制系统
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018021575A1 (ja) * 2016-07-29 2018-02-01 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2020017208A1 (ja) 2021-07-15
JP7400715B2 (ja) 2023-12-19
CN112470255A (zh) 2021-03-09
US20210320005A1 (en) 2021-10-14
WO2020017208A1 (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
CN107924823B (zh) 制造碳化硅外延基板的方法、制造碳化硅半导体装置的方法以及制造碳化硅外延基板的设备
CN110214362B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP6696499B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN110214363B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN112470255B (zh) 碳化硅外延衬底和碳化硅半导体器件的制造方法
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7310822B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7371632B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JP7115084B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7131146B2 (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
US20230059737A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
CN113272480A (zh) 碳化硅再生基板和碳化硅半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant