CN110214362B - 碳化硅外延衬底和制造碳化硅半导体器件的方法 - Google Patents

碳化硅外延衬底和制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN110214362B
CN110214362B CN201780084634.1A CN201780084634A CN110214362B CN 110214362 B CN110214362 B CN 110214362B CN 201780084634 A CN201780084634 A CN 201780084634A CN 110214362 B CN110214362 B CN 110214362B
Authority
CN
China
Prior art keywords
silicon carbide
defects
epitaxial substrate
main surface
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780084634.1A
Other languages
English (en)
Other versions
CN110214362A (zh
Inventor
和田圭司
堀勉
伊东洋典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN110214362A publication Critical patent/CN110214362A/zh
Application granted granted Critical
Publication of CN110214362B publication Critical patent/CN110214362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中偏离角为θ°，在垂直于第二主面的方向上碳化硅层的厚度为Wμm，通过将平行于偏离方向的方向投影到所述第二主面上而获得的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上的一个或多个缺陷各自的宽度为Yμm。通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5。

Description

碳化硅外延衬底和制造碳化硅半导体器件的方法
技术领域
本发明涉及一种碳化硅外延衬底和制造碳化硅半导体器件的方法。本发明要求于2017年1月31日提交的日本专利申请2017-015501号的优先权，通过参考将其全部内容并入本文中。
背景技术
日本特开2014-170891号公报(专利文献1)公开了一种在碳化硅单晶衬底上外延生长碳化硅层的方法。
引用列表
专利文献
专利文献1：日本特开2014-170891号公报
发明内容
根据本发明的碳化硅外延衬底包含：具有第一主面的碳化硅单晶衬底；和在所述第一主面上的碳化硅层。所述碳化硅层包含与所述碳化硅单晶衬底接触的面、以及与所述面相反的第二主面。第二主面是相对于{0001}面在偏离方向上以偏离角倾斜的面。所述第二主面具有一个或多个缺陷。假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中所述偏离角为θ°，在垂直于所述第二主面的方向上所述碳化硅层的厚度为Wμm，通过将平行于偏离方向的方向投影到第二主面上而获得的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于偏离方向并且平行于第二主面的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将第二缺陷的数量除以第一缺陷的数量和第二缺陷的数量之和而得到的值大于0.5，
附图说明
图1是显示根据本实施方案的碳化硅外延衬底的构造的示意性平面图。
图2是在图3中箭头的方向上沿II-II线截取的示意性截面图。
图3是显示根据本实施方案的碳化硅外延衬底的第二主面的第一部分的构造的示意性平面图。
图4是显示根据本实施方案的碳化硅外延衬底的第二主面的第二部分的构造的示意性平面图。
图5是在图4中箭头的方向上沿V-V线截取的示意性截面图。
图6是显示根据本实施方案的制造碳化硅外延衬底的设备的构造的示意性局部截面图。
图7是示意性显示根据本实施方案的制造碳化硅外延衬底的方法的流程图。
图8是显示根据本实施方案的制造碳化硅外延衬底的方法的第一步骤的示意性截面图。
图9是显示根据本实施方案的制造碳化硅外延衬底的方法的第二步骤的示意性截面图。
图10是示意性显示根据本实施方案的制造碳化硅半导体器件的方法的流程图。
图11是显示根据本实施方案的制造碳化硅半导体器件的方法的第一步骤的示意性截面图。
图12是显示根据本实施方案的制造碳化硅半导体器件的方法的第二步骤的示意性截面图。
图13是显示根据本实施方案的碳化硅半导体器件的构造的示意性截面图。
具体实施方式
[本发明的实施方案的概述]
首先提供本发明实施方案的概述。关于本文中的晶体学指标，单个取向用[]表示，集合取向用<>表示，单个面用()表示，并且集合面用{}表示。尽管晶体学上的负指数通常由在其上具有横杠“-”的数字来表示，但是本文中数字前面的负号表示晶体学上的负指数。
(1)根据本发明的碳化硅外延衬底100包含：具有第一主面11的碳化硅单晶衬底10；和在第一主面11上的碳化硅层20。碳化硅层20包含与所述碳化硅单晶衬底10接触的面14、以及与所述面14相反的第二主面12。第二主面12是相对于{0001}面在偏离方向上以偏离角倾斜的面。第二主面12具有一个或多个缺陷。假设满足式1和式2的关系的一个或多个缺陷是第一缺陷1，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷2，其中所述偏离角为θ°，在垂直于第二主面12的方向上碳化硅层20的厚度为Wμm，在与通过将偏离方向投影到第二主面12上而获得的方向平行的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于偏离方向并且平行于第二主面12的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值大于0.5。结果，能够抑制一个或多个缺陷的二维延伸。
(2)在根据上述(1)的碳化硅外延衬底100中，碳化硅层20的厚度可以是5μm以上且100μm以下。
(3)在根据上述(1)或(2)的碳化硅外延衬底100中，所述偏离角可以大于0°且小于或等于8°。
(4)在根据上述(1)～(3)中任一项的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.6。
(5)在根据上述(4)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.7。
(6)在根据上述(5)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.8。
(7)在根据上述(6)的碳化硅外延衬底100中，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值可以大于0.9。
(8)根据本发明的制造碳化硅半导体器件300的方法包括如下步骤。准备根据上述(1)～(7)中任一项的碳化硅外延衬底100。对碳化硅外延衬底100进行加工。
[本发明实施方案的细节]
下面将对本发明实施方案的细节进行描述。在如下描述中，相同或相应的元件由相同的符号表示，并且将不重复其相同的描述。
(碳化硅外延衬底)
如图1和图2所示，根据本实施方案的碳化硅外延衬底100具有碳化硅单晶衬底10和碳化硅层20。碳化硅单晶衬底10包含第一主面11和与第一主面11相反的第三主面13。碳化硅层20包含与碳化硅单晶衬底10接触的第四主面14以及与第四主面14相反的第二主面12。如图1所示，碳化硅外延衬底100可以具有在第一方向101上延伸的第一平坦部16。碳化硅外延衬底100可以具有在第二方向102上延伸的第二平坦部(未示出)。
第一方向101是平行于第二主面12并垂直于第二方向102的方向。例如，第二方向102是<1-100>方向。如图1所示，第二主面12的最大直径111(直径)例如为100mm以上。最大直径111可以是150mm以上，200mm以上或250mm以上。最大直径111的上限没有特别限制。例如，最大直径111的上限可以是300mm。
碳化硅单晶衬底10由碳化硅单晶制成。碳化硅单晶具有例如4H-SiC的多型。在电子迁移率、介电强度等方面，4H-SiC比其他多型更优异。碳化硅单晶衬底10包含诸如氮的n型杂质。碳化硅单晶衬底10的传导类型例如是n型。第一主面11是相对于{0001}面在8°以下的角度下倾斜的面。当第一主面11相对于{0001}面倾斜时，例如第一主面11的法线的倾斜方向是<11-20>方向。
如图2所示，碳化硅层20位于碳化硅单晶衬底10的第一主面11上。碳化硅层20是外延层。碳化硅层20与第一主面11接触。碳化硅层20包含诸如氮的n型杂质。碳化硅层20的传导类型例如是n型。第二主面是相对于{0001}面在偏离方向上以偏离角θ(°)倾斜的面。具体地，第二主面12可以是相对于(0001)面在偏离方向上倾斜8°以下的面。或者，第二主面12可以是相对于(000-1)面在偏离方向上倾斜8°以下的面。例如，偏离方向是<11-20>方向。偏离方向不限于<11-20>方向。例如，偏离方向可以是<1-100>方向，或者具有<1-100>方向分量和<11-20>方向分量的方向。
偏离角θ是第二主面相对于{0001}面的倾斜角。换句话说，偏离角θ是第二主面的法线相对于<0001>方向的倾斜角。偏离角θ例如大于0°且小于或等于8°。偏离角θ可以是1°以上或2°以上。偏离角可以是7°以下或6°以下。
例如，图2中由虚线表示的面15是{0001}面。第三方向103是垂直于面15的方向。例如，第三方向103是<0001>方向。第四方向104是垂直于第三方向103的方向。例如，第四方向104是<11-20>方向。
第四方向104是偏离方向。第二主面12的法线方向是第五方向105。
第五方向是相对于<0001>方向在偏离方向上倾斜偏离角θ的方向。
碳化硅层20包含缓冲层21和漂移层22。缓冲层21与第一主面11接触。缓冲层21形成碳化硅层20的第四主面14。漂移层22在缓冲层21上。漂移层22形成碳化硅层20的第二主面12。缓冲层21包含诸如氮的n型杂质。缓冲层21中包含的n型杂质的浓度例如为1×1018cm-3。缓冲层21中包含的n型杂质的浓度可以例如为5×1017cm-3以上且1×1019cm-3以下。漂移层中包含的n型杂质的浓度例如为3×1015cm-3。漂移层22中包含的n型杂质的浓度低于缓冲层21中包含的n型杂质的浓度。缓冲层21中包含的n型杂质的浓度可以低于碳化硅单晶衬底10中包含的n型杂质的浓度。
如图3所示，第二主面12可以具有第一缺陷1。例如，第一缺陷1是三角形缺陷。如图2和3所示，第一缺陷1是满足上述式1和上述式2的关系的缺陷，其中偏离角是θ(°)，碳化硅层在垂直于第二主面12的第五方向105上的厚度为W(μm)，通过将平行于偏离方向的方向投影到第二主面上而得到的第一方向101上的缺陷的宽度为L(μm)，并且缺陷在垂直于偏离方向并且平行于第二主面的第二方向102上的宽度为Y(μm)。碳化硅层的厚度W例如为5μm以上且100μm以下。碳化硅层的厚度W的下限没有特别限制，并且例如可以为10μm或20μm。碳化硅层的厚度W的上限没有特别限制，并且例如可以为80μm或50μm。
如图2和3所示，第一缺陷1源自例如螺纹螺旋位错25，并且在第一方向101上延伸。当在垂直于第二主面12的方向上观察时，第一缺陷1延伸以覆盖相对于第一方向101在±45°内的区域。当在垂直于第二主面12的方向上观察时，第一缺陷1具有例如三角形形状。形成第一缺陷1的碳化硅的多型与形成碳化硅层20的多型不同。形成第一缺陷1的碳化硅的多型可以是例如3C或8H。第一缺陷1面向第一方向101的面可以与第二主面12对齐。第一缺陷1的与第一方向101相反的面的高度可以低于第二主面12。第二主面12理想地不具有第一缺陷1。
如图4所示，第二主面12具有一个或多个第二缺陷2。如图4和5所示，第二缺陷2是满足式3和式2的关系的缺陷，其中偏离角是θ(°)，碳化硅层20在垂直于第二主面12的第五方向105上的厚度为W(μm)，缺陷在通过将平行于偏离方向的方向投影到第二主面12上而得到的第一方向101上的宽度为L(μm)，并且缺陷在垂直于偏离方向并且平行于第二主面12的第二方向102上的宽度为Y(μm)。
如图4和5所示，第二缺陷2源自例如螺纹螺旋位错25，并且在第一方向101上延伸。当在垂直于第二主面12的方向上观察时，第二缺陷2可以占据相对于第一方向101在±45°内的区域的一部分。当在垂直于第二主面12的方向上观察时，第二缺陷2可以具有例如具有四个以上边的多边形形状。形成第二缺陷2的碳化硅的多型与形成碳化硅层20的多型不同。形成第二缺陷2的碳化硅的多型可以例如是3C或8H。面向第一方向101的第二缺陷2的面可以与第二主面12对齐。第二缺陷2的与第一方向101相反的面的高度可以低于第二主面12。当在垂直于第二主面12的方向上观察时，第二缺陷2的面积小于第一缺陷1。
期望在碳化硅外延衬底100的第二主面12上减少第一缺陷1的数量并增加第二缺陷2的数量。根据本实施方案的碳化硅外延衬底100，通过将第二缺陷2的数量除以第一缺陷1的数量和第二缺陷2的数量之和而得到的值大于0.5。例如，当在第二主面12上的第一缺陷的数量为1并且第二缺陷的数量为9时，通过将第二缺陷2的数量除以第一缺陷的数量1和第二缺陷2的数量之和而得到的值为9/(1+9)＝0.9。通过将第二缺陷2的数量除以第一缺陷的数量1和第二缺陷2的数量之和而得到的值可以大于0.6，大于0.7，大于0.8或大于0.9。
(测量缺陷数量的方法)
通过使用例如包含共焦微分干涉显微镜的缺陷检查装置对碳化硅外延衬底100的第二主面12进行观察，能够测量第一缺陷1和第二缺陷2的数量。作为包含共焦微分干涉显微镜的缺陷检查装置，例如能够使用Lasertec Corporation制造的WASAVI系列“SICA 6X”。物镜的放大倍率为10倍。使用标准样品确定该缺陷检查装置的检测灵敏度的阈值。该缺陷检查装置能够用于定量评价第一缺陷1和第二缺陷2的数量。
具体地，首先将第二主面12分成多个观察区域。例如，一个观察区域是1.3mm×1.3mm的正方形区域。拍摄所有观察区域的图像。用规定的方法处理每个观察区域的图像，以识别图像中的缺陷。基于缺陷的尺寸，将所识别的缺陷分为第一缺陷1、第二缺陷2和其他缺陷。在第二主面12的每个观察区域中计算第一缺陷1和第二缺陷2的数量，以确定整个第二主面12上的第一缺陷1和第二缺陷2的数量。
(制造碳化硅外延衬底的设备)
接下来，对根据本实施方案的制造碳化硅外延衬底100的设备200的构造进行描述。
如图6所示，用于制造碳化硅外延衬底100的设备200是例如热壁型横向CVD(化学气相沉积)设备。制造设备200主要具有反应室201、加热元件203、石英管204、绝热体205和感应加热线圈206。
加热元件203例如具有圆筒形状，并在其中形成反应室201。加热元件203由例如石墨制成。绝热体205围绕加热元件203的外周。绝热体205设置在石英管204内，以便与石英管204的内周面接触。感应加热线圈206例如沿石英管204的外周面缠绕。感应加热线圈206以从外部电源(未示出)供应交流电的方式构造。由此对加热元件203进行感应加热。由此，用加热元件203对反应室201进行加热。
反应室201是由加热元件203围绕形成的空间。碳化硅单晶衬底10设置在反应室201内。反应室201以加热碳化硅单晶衬底10的方式构造。反应室201具有用于保持碳化硅单晶衬底10的基座210。基座210以绕旋转轴212旋转的方式构造。
制造设备200具有气体入口207和气体出口208。气体出口208连接到排气泵(未示出)。图6中的箭头表示气体流动。气体通过气体入口207引入反应室201，并通过气体出口208排出。反应室201中的压力通过供应气体量与排出气体量之间的平衡来调节。
制造设备200具有以将包含例如硅烷、氨、氢气和丙烷的混合气体供应到反应室201的方式构造的气体供应单元(未示出)。具体地，气体供应单元可以具有能够供应丙烷气体的气瓶、能够供应氢气的气瓶、能够供应硅烷气体的气瓶以及能够供应氨气或氨气和氮气的混合气体的气瓶。
在反应室201的轴向上，可以改变感应加热线圈206的匝数密度。匝数密度[计数/m]是指在设备的轴向上每单位长度的线圈的卷绕数。例如，上游侧的感应加热线圈206的匝数密度可以高于下游侧的感应加热线圈206的匝数密度，从而有效地热分解上游侧的氨。
(制造碳化硅外延衬底的方法)
接下来，对根据本实施方案的制造碳化硅外延衬底的方法进行描述。
首先，实施碳化硅单晶衬底准备步骤(S11：图7)。例如，通过升华制造具有4H多型的碳化硅单晶。然后，例如通过线锯对碳化硅单晶进行切割，由此准备碳化硅单晶衬底10。碳化硅单晶衬底10包含诸如氮的n型杂质。碳化硅单晶衬底10的传导类型例如是n型。
如图8所示，碳化硅单晶衬底10具有第一主面11和与第一主面11相反的第三主面13。第一主面11是例如相对于{0001}面15在偏离方向上以偏离角θ倾斜的面。例如，偏离方向是<11-20>方向。例如，碳化硅单晶衬底10的第一主面11的最大直径为150mm以上。例如，在碳化硅单晶衬底10中可以存在螺纹螺旋位错25或碳夹杂物。螺纹螺旋位错或碳夹杂物经常用作发生诸如三角形缺陷的第一缺陷的起因。螺纹螺纹位错25在垂直于{0001}面15的方向103上延伸。
接下来，实施缓冲层形成步骤(S12：图7)。首先，将碳化硅单晶衬底10设置在反应室201内的基座210上(参见图6)。例如，利用真空泵将反应室201中的压力从大气压降低至约1×10-3Pa～1×10-6Pa。在反应室201内的诸如大气成分和水的残余气体减少之后，开始升高碳化硅单晶衬底10的温度。
在碳化硅单晶衬底10的温度达到1600℃以上之后，将例如源材料气体、掺杂剂气体和载气供应到反应室201。具体地，将包含硅烷、丙烷、氨和氢气的混合气体供应到反应室201。各种气体在反应室201中热分解，由此在碳化硅单晶衬底10上形成缓冲层21(参见图9)。在形成缓冲层21的步骤中，基座210绕旋转轴212旋转。碳化硅单晶衬底10围绕旋转轴212旋转(参见图6)。
在形成缓冲层的步骤中，以使(C+N)/Si比为1.0以下的方式调节氨、硅烷和丙烷的流速。具体地，将硅烷气体的流速调整为例如96sccm。将丙烷气体的流速调节为例如30.3sccm。将氨气的流速调节为0.25sccm。在这种情况下，得到(C+N)/Si＝(30.3×3+0.25)/96＝约0.95。缓冲层21中含有的氮原子浓度为约1×1018cm-3。缓冲层21的厚度为例如1.0μm。以这种方式，通过外延生长在碳化硅单晶衬底10上形成缓冲层21。
与具有三键的氮气相比，氨气更易于热分解。氨气比氮气更易于并入碳化硅中。如果使用氮气代替氨气形成具有相似氮原子浓度的缓冲层21，则氮气需要具有约50sccm的流速。在这种情况下，得到(C+N)/Si＝(30.3×3+50×2)/96＝约1.99。
接下来，实施漂移层形成步骤(S13：图7)。将包含硅烷、丙烷、氨和氢气的混合气体供应到反应室201，同时将碳化硅单晶衬底10的温度保持在例如约1640℃。各种气体在反应室201中发生热分解，由此在缓冲层21上形成漂移层22(参见图2和5)。在形成漂移层22的步骤中，基座210绕旋转轴212旋转。碳化硅单晶衬底10绕旋转轴212旋转(参见图6)。
在形成漂移层的步骤中，以使(C+N)/Si比为约1.35的方式调节氨、硅烷和丙烷的流速。具体地，将硅烷气体的流速调整为例如140sccm。将丙烷气体的流速调节为例如63sccm。将氨气的流速调节为0.07sccm。在这种情况下，得到(C+N)/Si＝(63×3+0.07)/140＝约1.35。漂移层22中包含的氮原子浓度为约3×1015cm-3。漂移层22的厚度为例如30μm。以这种方式，通过外延生长在缓冲层21上形成漂移层22，由此制造碳化硅外延衬底100。
如果使用氮气代替氨气形成具有相似氮原子浓度的缓冲层21，则氮气需要具有约15sccm的流速。在这种情况下，得到(C+N)/Si＝(63×3+15×2)/140＝约1.56。
(抑制缺陷延伸的机制)
接下来，对抑制缺陷延伸的评价机制进行描述。
在碳化硅层的外延生长期间，认为尺寸上相比Si原子更接近C原子的N原子进入C位点而不是Si位点。与具有C原子和N原子时相比，具有Si原子或Si的自由基或前体具有在阶梯流动生长期间易于在生长面上迁移的性质。因此，当在Si原子对C原子和N原子之比更高的条件下实施外延生长时，能够实现令人满意的阶梯流动生长，结果得到平坦的生长面。相反，当在Si原子对C原子和N原子之比更低的条件下实施外延生长时，难以实现令人满意的阶梯流动生长，并且认为因此在生长面上易于发生阶梯聚束。
因为如上所述氨气比具有三键的氮气更易于发生热分解，所以N原子易于并入碳化硅层中。在氨气的情况下，能够以氮气流速的约几百分之一的流速形成具有相同N原子浓度的碳化硅层。由此，当使用氨气时，与使用氮气时相比，能够得到更高的Si原子对C原子和N原子之比。因此认为当使用氨气时能够实现令人满意的阶梯流动生长。
由于螺纹螺旋位错、碳夹杂物等而认为发生具有诸如三角形缺陷的二维延伸的缺陷。更具体地，假设如下机理起作用：硅(单独的Si原子或具有连接在一起的Si和氢的自由基)在形成膜期间在外延层的表面上扩散，同时在表面上出现螺纹螺旋位错。Si在螺旋位错上的扩散受到C原子和/或N原子的抑制，导致通过相互作用来键合。这种键合不形成4H-SiC，而是形成诸如3C-SiC的缺陷，并且这些缺陷各自形成具有二维延伸的缺陷的核。也就是说，这些缺陷可能各自有助于三角形缺陷的发生。通过在生长的早期阶段(晶体生长的早期阶段)形成缓冲层的步骤中使用氨气，即使在(C+N)/Si的比率降低至例如约1.0以下时，也能够形成具有约1×1018cm-3的高N原子浓度的缓冲层。
换句话说，通过使用氨气在富Si条件下能够形成缓冲层。由此，在晶体生长的早期阶段能够实现令人满意的阶梯流动生长，从而能够抑制缺陷的二维延伸，其源自存在于碳化硅单晶衬底中的螺纹螺旋位错或碳夹杂物。结果，认为螺纹螺旋位错或碳夹杂物生长为具有大的二维延伸的第一缺陷的可能性能够减少，并且螺纹螺旋位错或碳夹杂物生长为具有小的二维延伸的第二缺陷的可能性能够增加。
(制造碳化硅半导体器件的方法)
接着，将对根据本实施方案的制造碳化硅半导体器件300的方法进行描述。
根据本实施方案的制造碳化硅半导体器件的方法主要具有外延衬底准备步骤(S10：图10)和衬底加工步骤(S20：图10)。
首先，实施碳化硅外延衬底准备步骤(S10：图10)。具体地，利用上述制造碳化硅外延衬底的方法准备碳化硅外延衬底100(参见图7)。
接下来，实施衬底加工步骤(S20：图10)。具体地，对碳化硅外延衬底进行加工，由此制造碳化硅半导体器件。“加工”包括各种加工如离子注入、热处理、腐蚀、氧化膜形成、电极形成和切割。也就是说，衬底加工步骤可以包括包含如下中的至少一种加工：离子注入、热处理、腐蚀、氧化膜形成、电极形成和切割。
下面将对用于制造作为碳化硅半导体器件实例的MOSFET(金属氧化物半导体场效应晶体管)的方法进行描述。衬底加工步骤(S20：图10)包括例如离子注入步骤(S21：图10)、氧化膜形成步骤(S22：图10)、电极形成步骤(S23：图10)和切割步骤(S24：图10)。
首先，实施离子注入步骤(S21：图10)。将诸如铝(Al)的p型杂质注入到在其上形成有具有开口的掩模(未示出)的第二主面12中。由此，形成具有p型传导性的主体区132。然后，将诸如磷(P)的n型杂质注入到主体区132内的预定位置。由此，形成具有n型传导性的源区133。然后，在源区133内的预定位置注入诸如铝的p型杂质。由此，形成具有p型传导性的接触区134(参见图11)。
在碳化硅层20中，除主体区132、源区133和接触区134之外的部分用作漂移区131。源区133通过主体区132与漂移区131隔开。离子注入可以在将碳化硅外延衬底100在约300℃以上且600℃以下加热的同时来实施。在离子注入之后，对碳化硅外延衬底100进行活化退火。所述活化退火将注入到碳化硅层20中的杂质活化，以在各个区域中产生载流子。所述活化退火在例如氩气(Ar)气氛下实施。例如，活化退火在约1800℃的温度下进行。例如，活化退火进行约30分钟的时间。
接下来，实施氧化膜形成步骤(S22：图10)。例如，在含氧气的气氛中加热碳化硅外延衬底100，由此在第二主面12上形成氧化膜136(参见图12)。例如，氧化膜136由二氧化硅制成。氧化膜136用作栅绝缘膜。例如，热氧化工艺在约1300℃的温度下进行。例如，热氧化工艺进行约30分钟的时间。
在形成氧化膜136之后，可以进一步在氮气气氛中进行热处理。例如，热处理可以在约1100℃下在一氧化氮的气氛中进行约1小时。随后，可以在氩气气氛中进一步进行热处理。例如，热处理在约1100～1500℃下在氩气气氛中实施约1小时。
接下来，实施电极形成步骤(S23：图10)。在氧化膜136上形成第一电极141。第一电极141用作栅极。例如，第一电极141通过CVD法形成。第一电极141例如由具有导电性的多晶硅制成。第一电极141形成在面对源区133和主体区132的位置处。
接下来，形成层间绝缘膜137以覆盖第一电极141。层间绝缘膜137例如通过CVD法形成。层间绝缘膜137例如由二氧化硅制成。层间绝缘膜137以与第一电极141和氧化膜136接触的方式形成。然后，通过腐蚀除去预定位置处的氧化膜136和层间绝缘膜137。由此，源区133和接触区134从氧化膜136露出。
接下来，例如通过溅射在该露出部分处形成第二电极142。第二电极142用作源极。第二电极142例如由钛、铝和硅制成。在形成第二电极142之后，将第二电极142和碳化硅外延衬底100例如在约900℃以上且1100℃以下的温度下进行加热。由此，第二电极142和碳化硅外延衬底100彼此欧姆接触。接着，以与第二电极142接触的方式形成布线层138。布线层138例如由包含铝的材料制成。
接下来，在第三主面13上形成第三电极143。第三电极143用作漏极。第三电极143例如由包含镍和硅的合金(例如NiSi)制成。
接下来，实施切割步骤(S24：图10)。沿例如切割线对碳化硅外延衬底100进行切割，由此将碳化硅外延衬底100分割成多个半导体芯片。以此方式，制造碳化硅半导体器件300(参见图13)。
尽管上面已经参考MOSFET作为实例对根据本发明的制造碳化硅半导体器件的方法进行了描述，但是根据本发明的制造方法不限于此。根据本发明的制造方法能够应用于碳化硅半导体器件如IGBT(绝缘栅双极晶体管)、SBD(肖特基(Schottky)势垒二极管)、晶闸管、GTO(栅极关断晶闸管)和PiN二极管。
应理解，本文中公开的实施方案在各个方面都是说明性的而非限制性的。本发明的范围由权利要求书的权项来限定，而不是由上述实施方案限定，并且旨在包括与权利要求书的权项等同的范围和含义内的任意变体。
附图标记
1：第一缺陷；2：第二缺陷；10：碳化硅单晶衬底；11：第一主面；12：第二主面；13：第三主面；14：第四主面；15：{0001}面；16：第一平坦部；20：碳化硅层；21：缓冲层；22：漂移层；25：螺纹螺旋位错；100：碳化硅外延衬底；101：第一方向；102：第二方向；103：第三方向；104：第四方向；105：第五方向；111：最大直径；131：漂移区；132：主体区；133：源区；134：接触区；136：氧化膜；137：层间绝缘膜；138：布线层；141：第一电极；142：第二电极；143：第三电极；200：制造设备；201：反应室；203：加热元件；204：石英管；205：绝热体；206：感应加热线圈；207：气体入口；208：气体出口；210：基座；212：旋转轴；300：碳化硅半导体器件。

Claims (8)

1.一种碳化硅外延衬底，所述碳化硅外延衬底包含：
具有第一主面的碳化硅单晶衬底；和
在所述第一主面上的碳化硅层，
所述碳化硅层包含与所述碳化硅单晶衬底接触的面、以及与所述面相反的第二主面，
所述第二主面是相对于{0001}面在偏离方向上以偏离角倾斜的面，
所述第二主面具有一个或多个缺陷，并且
假设满足式1和式2的关系的一个或多个缺陷是第一缺陷，并且满足式3和式2的关系的一个或多个缺陷是第二缺陷，其中所述偏离角为θ°，在垂直于所述第二主面的方向上所述碳化硅层的厚度为Wμm，在与通过将所述偏离方向投影到所述第二主面上而获得的方向平行的方向上的一个或多个缺陷各自的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上的一个或多个缺陷各自的宽度为Yμm，则通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5，
其中所述第一缺陷源自螺纹螺旋位错，以及当在垂直于所述第二主面的方向上观察时，所述第一缺陷具有三角形形状，
所述第二缺陷源自螺纹螺旋位错，以及当在垂直于所述第二主面的方向上观察时，所述第二缺陷具有具有四个以上边的多边形形状。
2.根据权利要求1所述的碳化硅外延衬底，其中
所述碳化硅层的厚度为5μm以上且100μm以下。
3.根据权利要求1或2所述的碳化硅外延衬底，其中
所述偏离角大于0°且小于或等于8°。
4.根据权利要求1所述的碳化硅外延衬底，其中
通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.6。
5.根据权利要求4所述的碳化硅外延衬底，其中
通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.7。
6.根据权利要求5所述的碳化硅外延衬底，其中
通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.8。
7.根据权利要求6所述的碳化硅外延衬底，其中
通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.9。
8.一种制造碳化硅半导体器件的方法，所述方法包括：
准备根据权利要求1～7中任一项所述的碳化硅外延衬底；以及
对所述碳化硅外延衬底进行加工。
CN201780084634.1A 2017-01-31 2017-10-03 碳化硅外延衬底和制造碳化硅半导体器件的方法 Active CN110214362B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-015501 2017-01-31
JP2017015501 2017-01-31
PCT/JP2017/035918 WO2018142668A1 (ja) 2017-01-31 2017-10-03 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110214362A CN110214362A (zh) 2019-09-06
CN110214362B true CN110214362B (zh) 2023-07-28

Family

ID=63039583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780084634.1A Active CN110214362B (zh) 2017-01-31 2017-10-03 碳化硅外延衬底和制造碳化硅半导体器件的方法

Country Status (5)

Country Link
US (1) US10825903B2 (zh)
JP (1) JP6969578B2 (zh)
CN (1) CN110214362B (zh)
DE (1) DE112017006972T5 (zh)
WO (1) WO2018142668A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
US10811500B2 (en) * 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN110889823B (zh) * 2019-10-08 2022-08-26 山东天岳先进科技股份有限公司 一种SiC缺陷的检测方法和系统
US20220403550A1 (en) * 2019-12-02 2022-12-22 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing silicon carbide substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4313000B2 (ja) * 2002-07-02 2009-08-12 コバレントマテリアル株式会社 ３Ｃ−ＳｉＣ半導体の製造方法
EP2432001A4 (en) * 2009-05-11 2012-11-21 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
JP2013014469A (ja) * 2011-07-04 2013-01-24 Panasonic Corp ＳｉＣエピタキシャル基板およびその製造方法
JP5579206B2 (ja) * 2012-02-09 2014-08-27 三菱電機株式会社 欠陥判別装置、およびその方法
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP6315579B2 (ja) * 2014-07-28 2018-04-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
JP2016213473A (ja) * 2015-05-13 2016-12-15 三菱電機株式会社 炭化珪素半導体装置
JP2017015501A (ja) 2015-06-30 2017-01-19 協和メデックス株式会社 攪拌装置、攪拌システム、血小板凝集能評価装置、及び攪拌方法
JP6635579B2 (ja) * 2015-08-28 2020-01-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10811500B2 (en) * 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP6969578B2 (ja) 2021-11-24
US20190355820A1 (en) 2019-11-21
US10825903B2 (en) 2020-11-03
JPWO2018142668A1 (ja) 2019-11-21
WO2018142668A1 (ja) 2018-08-09
CN110214362A (zh) 2019-09-06
DE112017006972T5 (de) 2019-10-17

Similar Documents

Publication Publication Date Title
CN110214362B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US11004941B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
CN110214363B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
US20210166941A1 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2020115951A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20210313175A1 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20230261057A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide epitaxial substrate
CN112470255B (zh) 碳化硅外延衬底和碳化硅半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant