JP6315579B2 - ＳｉＣエピタキシャルウェハの製造方法 - Google Patents

ＳｉＣエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP6315579B2
JP6315579B2 JP2014153289A JP2014153289A JP6315579B2 JP 6315579 B2 JP6315579 B2 JP 6315579B2 JP 2014153289 A JP2014153289 A JP 2014153289A JP 2014153289 A JP2014153289 A JP 2014153289A JP 6315579 B2 JP6315579 B2 JP 6315579B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal substrate
sic
polishing
sic single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014153289A
Other languages
English (en)
Other versions
JP2016032002A (ja
Inventor
有三 佐々木
有三 佐々木
菅野　進
進 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2014153289A priority Critical patent/JP6315579B2/ja
Priority to PCT/JP2015/067765 priority patent/WO2016017319A1/ja
Priority to US15/329,363 priority patent/US10269554B2/en
Publication of JP2016032002A publication Critical patent/JP2016032002A/ja
Application granted granted Critical
Publication of JP6315579B2 publication Critical patent/JP6315579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/04—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially inorganic
    • B24D3/06—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially inorganic metallic or mixture of metals with ceramic materials, e.g. hard metals, "cermets", cements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/28—Resins or natural or synthetic macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ＳｉＣエピタキシャルウェハの製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に対して、バンドギャップが約３倍、絶縁破壊電界強度が約１０倍、熱伝導度が約３倍という優れた物性を有しており、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
ＳｉＣは多くのポリタイプを有するが、実用的なＳｉＣデバイスを作製する為に主に使用されているのは４Ｈ−ＳｉＣである。ＳｉＣデバイスの基板としては昇華法等で作製したバルク結晶から加工したＳｉＣ単結晶基板を用い、通常、この上にＳｉＣデバイスの活性領域となるＳｉＣエピタキシャル膜を化学的気相成長法（ＣＶＤ）によって形成する。エピタキシャル膜中には基板に用いているポリタイプと異なるポリタイプが混入しやすく、例えば、基板に４Ｈ−ＳｉＣを使った場合には３Ｃ−ＳｉＣや６Ｈ−ＳｉＣが混入する。エピタキシャル成長は、これらの混入を抑制するため、ＳｉＣ単結晶基板の結晶面を微傾斜させてステップフロー成長（原子ステップからの横方向成長）させて行うのが一般的である。
ＳｉＣの結晶中には、例えば、特許文献１に記載されているように、点欠陥である炭素空孔や混入不純物原子や、線状の欠陥である貫通らせん転位、貫通刃状転位、基底面内転位、さらに面状の欠陥である積層欠陥等の様々な種類の欠陥が存在する。これらの欠陥の中には、いわゆるオフ角を有する微傾斜ＳｉＣ単結晶基板上のエピタキシャル層表面に、特徴的な表面形態を伴って形成される欠陥である三角欠陥等がある。
これらの欠陥は、ＳｉＣデバイスの特性、歩留りおよび信頼性等に悪影響を及ぼすため低減することが求められている。
また近年、ウェハの有効面積を増やすために、エッジエクスクルージョン（半導体ウェハの周囲の無効領域、通常エッジからの距離で表される）を減少させることが、ウェハの大型化と共に要望されている。
エッジエクスクルージョンを減少させることができれば、チップの取れる有効面積率は増大し、半導体チップの収率は向上する。このため、エッジエクスクルージョンの幅をより小さく抑えることが求められている。
特開２０１２−５１７９５号公報 特開平５−１５２２５９号公報 特開２０１０−１７７７９号公報
近年、上述のエッジエクスクルージョンの幅をより小さく抑える要望のもと、よりＳｉＣエピタキシャルウェハの端部付近に存在する種々の欠陥まで低減させる検討を行う必要が出てきた。その検討の結果、本発明者らはＳｉＣエピタキシャルウェハの所定の端部付近に特徴的に発生する欠陥（以下、「端部欠陥」という）が存在することを初めて見出した。
この端部欠陥について本発明者らが分析等を用いて鋭意検討した結果、この端部欠陥はオフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成するＳｉＣエピタキシャルウェハのステップフロー成長の起点側の外周端部に集中して発生していることを見出した。
このような端部欠陥が基板の所定の位置に特徴的に表れることについては、従来発見されていなかった。または、発見されていても問題視されていなかった。そのため、この端部欠陥を低減する方法について効果的な改善方法については、一切提案されていなかった。
このため、この端部欠陥を効果的に改善することができるＳｉＣエピタキシャルウェハの製造方法が切に求められていた。また、よりエッジエクスクルージョンの幅をより小さく抑えるために、この端部欠陥の少ないＳｉＣエピタキシャルウェハが切に求められていた。
本発明は上記問題に鑑みてなされたものであり、端部欠陥を効率的かつ十分に低減することができるＳｉＣエピタキシャルウェハの製造方法を提供することを目的とする。また端部欠陥を十分に低減し、チップの取れる有効面積率の高いＳｉＣエピタキシャルウェハを提供することを目的とする。
本発明者らは、鋭意検討の結果、端部欠陥はオフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成するＳｉＣエピタキシャルウェハのステップフロー成長の起点側の外周端部に集中して発生していることから、当該外周端部に着目した。
その結果、当該外周端部を粗研磨し、さらに仕上げ研磨することで、端部欠陥を効率的に低減することを見出し、本発明を完成させた。
すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
（１）本発明のＳｉＣエピタキシャルウェハの製造方法は、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成するＳｉＣエピタキシャルウェハの製造方法であって、前記ＳｉＣエピタキシャル層を形成する前に、前記ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部を、粗研磨する粗研磨工程と、さらに仕上げ研磨する仕上げ研磨工程とを有する。
（２）上記（１）に記載のＳｉＣエピタキシャルウェハの製造方法は、前記仕上げ研磨は、研磨されるＳｉＣ単結晶基板の回転軸に対し研磨砥石の回転軸を研磨されるＳｉＣ単結晶基板の外周接線方向に傾斜させて研削してもよい。
（３）上記（２）に記載のＳｉＣエピタキシャルウェハの製造方法は、前記仕上げ研磨工程において、研磨されるＳｉＣ単結晶基板の回転軸に対する研磨砥石の回転軸を研磨されるＳｉＣ単結晶基板の外周接線方向に１°〜４５°傾斜させて行ってもよい。
（４）上記（１）〜（３）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法は、前記仕上げ研磨工程を、レジンボンド砥石を用いて行ってもよい。
（５）上記（２）〜（４）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法は、前記仕上げ研磨工程に用いられる研磨砥粒が＃２０００〜＃５０００であってもよい。
（６）上記（２）〜（５）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法は、前記仕上げ研磨工程を行った後の被加工面の粗さ（Ｒａ）が１ｎｍ〜５０ｎｍであってもよい。
（７）上記（１）〜（６）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法は、前記粗研磨工程を、メタルボンド砥石を用いて行ってもよい。
（８）上記（１）〜（７）のいずれか一つに記載のＳｉＣエピタキシャルウェハの製造方法は、前記粗研磨工程に用いられる研磨砥粒が＃４００〜＃１５００であってもよい。
（９）本発明のＳｉＣエピタキシャルウェハは、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、前記ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が３０個／ｍ以内である。
本発明のＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣエピタキシャルウェハのステップフロー成長の起点側の外周端部を粗研磨し、さらに仕上げ研磨する。そのため、外周端部にダメージを与えることなく、外周端部を研磨することができる。外周端部のダメージが端部欠陥の原因と考えられるため、当該工程を有することで、効果的に端部欠陥を抑制することができる。
また仕上げ研磨工程をヘリカルスキャン研削で行ってもよい。ヘリカルスキャン研削は、被研磨面である外周端部に対して、斜め方向に砥石を傾けた状態で研削を行う。そのため、被研磨面と砥石が点接触ではなく、線接触となる。ヘリカルスキャン研削を行うと、被研磨面に加わる熱が少なく、研磨時に発生した砥粒や粉塵等も、外周端部から所定の傾きを持った方向に排出される。そのため、外周端部へのダメージを抑制することができ、端部欠陥の発生を効果的に抑制することができる。
またヘリカルスキャン研削は、その構成上、被研磨面にダメージを与えにくい研磨方法であるため、研磨速度を上げることができる。すなわち、生産性を高めることができる。
本発明のＳｉＣエピタキシャルウェハは、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が３０個／ｍ以内である。すなわち、エッジエクスクルージョンをより減少させることができ、チップの取れる有効面積率を増大し、半導体チップの収率を向上させることができる。
＜１１−２０＞方向に、４°オフ角を有する４Ｈ−ＳｉＣ単結晶基板を模式的に示した平面模式図である。 ＜１１−２０＞方向に、４°オフ角を有する４Ｈ−ＳｉＣ単結晶基板をＡ−Ａ’面（図１参照）で切断した断面を模式的に示した断面模式図である。 外周端部の一例を模式的に示した断面模式図である。 外周端部の他の一例を模式的に示した断面模式図である。 ＳｉＣエピタキシャル膜を形成後のＳｉＣ単結晶基板のインデックスフラット部を共焦点顕微鏡で撮影した画像である。 研磨砥石を用いた通常外周研削を模式的に示した模式図である。 研磨砥石を用いたヘリカルスキャン研削を模式的に示した模式図である。 実施例１のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長前の円弧外周上部であり、（ｂ）はエピタキシャル成長前の円弧外周下部であり、（ｃ）はエピタキシャル成長後の円弧外周上部であり、（ｄ）はエピタキシャル成長後の円弧外周下部である。 実施例２のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長前の円弧外周上部であり、（ｂ）はエピタキシャル成長前の円弧外周下部であり、（ｃ）はエピタキシャル成長後の円弧外周上部であり、（ｄ）はエピタキシャル成長後の円弧外周下部である。 比較例１のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長前の円弧外周上部であり、（ｂ）はエピタキシャル成長前の円弧外周下部であり、（ｃ）はエピタキシャル成長後の円弧外周上部であり、（ｄ）はエピタキシャル成長後の円弧外周下部である。 比較例２のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長後の円弧外周上部であり、（ｂ）はエピタキシャル成長後の円弧外周下部である。 比較例３のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長後の円弧外周上部であり、（ｂ）はエピタキシャル成長後の円弧外周下部である。 比較例４のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、（ａ）はエピタキシャル成長後の円弧外周上部であり、（ｂ）はエピタキシャル成長後の円弧外周下部である。
以下、本発明を適用したＳｉＣエピタキシャルウェハの製造方法およびＳｉＣエピタキシャルウェハについて、図を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、＜１１−２０＞方向に、４°オフ角を有する４Ｈ−ＳｉＣ単結晶基板を模式的に示した平面模式図である。図１に示すように、ＳｉＣ単結晶基板１０は、ＳｉＣの単結晶からなる円形の基板であり、一般に、オリエンテーションフラット（以下、「オリフラ」という）１とインデックスフラット（以下、「ＩＦ」という）２ｂを有している。オリフラ１とは、円形の半導体基板の外周の一部を結晶方位と平行な方向にきり欠いて結晶方位を特定されるものであり、ＩＦ２ｂとはオリフラ１と共に円形の半導体基板の外周に形成され、表裏を判別するためのものである。ただし、半導体基板の表裏を判別するためには、オリフラ１とＩＦ２ｂが半導体基板の中心に対して非対称となる位置に形成される必要がある。４Ｈ−ＳｉＣ単結晶基板においては、オリフラ１は＜１１−２０＞方向に平行であり、ＩＦ２ｂは＜１１−２０＞方向に垂直である。
また図２は、＜１１−２０＞方向に、４°オフ角を有する４Ｈ−ＳｉＣ単結晶基板をＡ−Ａ’面（図１参照）で切断した断面を模式的に示した断面模式図である。図２に示すように、オフ角を有するＳｉＣ単結晶基板１０は、テラス面３とステップ部４を有する。このようなＳｉＣ単結晶基板１０では、エピタキシャル膜がステップフロー成長するため、図２における方向Ｅにエピタキシャル膜が成長する。すなわち、各ステップ部４からテラス面３に沿って、エピタキシャル膜が成長する。
ステップフロー成長は、各ステップ部４からテラス面３に沿ってエピタキシャル膜が成長するため、ＳｉＣ単結晶基板１０におけるステップフロー成長の起点側の外周端部２は、図１におけるＳｉＣ単結晶基板１０の中央を通り＜１１−２０＞方向に垂直な中央線Ｃより左側の外周部を意味する。外周端部２は、円弧外周上部２ａとＩＦ２ｂと円弧外周下部２ｃからなる。また外周端部は、その断面視で面取りされていたり、曲面状に形成されていてもよい。図３のように、外周端部２が円弧状を形成している場合は、ＳｉＣ単結晶基板１０の上面１０ａが円弧を描き始める点から円弧が形成されている部分（図視点線部より左側）を外周端部とする。また図４のように、外周端部２が面取りされている場合は、ＳｉＣ単結晶基板１０の上面１０ａから下方傾斜する面およびＳｉＣ単結晶基板１０の上面１０ａに垂直な面を含めた部分（図視点線部より左側）を外周端部とする。
図５は、ＳｉＣエピタキシャル膜を形成後のＳｉＣ単結晶基板のＩＦ面を共焦点顕微鏡で撮影した画像である。図示右側がＳｉＣ単結晶基板側であり、境界面からひび割れ状に欠陥が入っていることがわかる。これが端部欠陥であり、エピタキシャル成長前のＳｉＣ単結晶基板ではほとんど確認することができず、成膜後に強調され容易に確認できるようになる。このような端部欠陥はＳｉＣエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出す原因となる。
このような端部欠陥は、ＳｉＣ単結晶基板１０におけるステップフロー成長の起点側の外周端部２に特徴的に発生する。また、ＩＦがＳｉＣ単結晶基板１０におけるステップフロー成長の起点側の外周端部に設けられている場合には、ＩＦ部分にも端部欠陥は発生する。
本発明者らは、このような端部欠陥は、ＳｉＣエピタキシャルウェハの所定の領域に発生することから、以下のような原理に従い、当該欠陥が発生しているのではないかと考えた。
一般に、図２に示すように、ＳｉＣ単結晶基板１０上にエピタキシャル膜を成長させると、方向Ｅ（図視左から右）に向かってエピタキシャル膜が成長する。そのため、成長の起点となるステップ部４に欠陥が存在する場合、その影響を成長するエピタキシャル膜が受ける。例えば、三角欠陥等もエピタキシャル膜の成長方向の影響を受けて発生していると考えられている。
端部欠陥は、ＳｉＣ単結晶基板１０におけるステップフロー成長の起点側の外周端部２に特徴的に発生する。すなわち、上記のような欠陥メカニズムと同様に、ステップフロー成長の起点側の外周端部２がダメージを有しており、そのダメージに起因した欠陥が発生しているものと考えることができる。
このことは、端部欠陥がエピタキシャル成長前のＳｉＣ単結晶基板では確認することができず、成膜後により容易に確認できるようになるという事実と整合性が取れる。エピタキシャル膜成長前のＳｉＣ単結晶基板１０においては、欠陥の起因となる外周端部のダメージは非常に僅かであり容易に発見することができない。しかしながら、そのＳｉＣエピタキシャル膜を成長すると、そのダメージを起点としてエピタキシャル膜がステップフロー成長で成長するため、欠陥が強調され容易に発見できるようになっているものと考えられる。
またステップフロー成長の下流側、すなわち図１の図示右側の外周端部には、端部欠陥が確認されないという事実とも整合性が取れる。ステップフローの下流側の外周端部は、ステップフロー成長の起点となることがない。すなわち、エピタキシャル膜成長前にステップフロー成長の下流側の端部がダメージを受けていても、このダメージはエピタキシャル成長時に強調させることがなく端部欠陥として発生されない。
そこで、本発明者らは端部欠陥を抑制するために、本発明の一実施形態に係るＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣエピタキシャル層を形成する前に、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部を、粗研磨する粗研磨工程と、さらに仕上げ研磨する仕上げ研磨工程とを有する。これらの研磨は、少なくともステップフロー成長の起点側の外周端部を研磨すればよく、外周端部全面に渡って行ってもよい。
（粗研磨工程）
ＳｉＣ単結晶基板は、例えば、昇華法等によって作製したＳｉＣバルク単結晶のインゴットの外周を研削して円柱状に加工した後、ワイヤーソー等を用いて円板状にスライス加工し、外周部を面取りして所定の直径に仕上げることで製造できる。
従来、端部欠陥は発見されていなかった、または発見されていても問題視されていなかったため、ＳｉＣ単結晶基板を作製後にその端部に対し研磨等は特に行われていなかった。また行われていたとしても、外周端部の形状を整えるために行っており、当該端部欠陥の解消に至る所定の研磨工程を経たＳｉＣ単結晶基板は存在していなかった。
まず粗研磨工程でＳｉＣ単結晶基板の外周端部の形状を整える。粗研磨工程で、ステップフロー成長の起点側の外周端部２が有しているインゴットの外周研削またはスライス後の基板成型加工によるダメージ部を除去することができる。ここで「ダメージ部」は、ステップフロー成長の起点側の外周端部から数百μｍ程度の幅を持つ領域を意味する。
粗研磨工程の研磨方法は、特に制限されるものではない。Ｓｉ基板等の研磨に用いられる砥石を用いた通常外周研削およびヘリカルスキャン研削、スラリ式の研磨方法およびラッピングフィルムを用いたテープ式の研磨方法等を用いることができる。
砥石を用いた通常外周研削とは、後述するが研磨砥石の回転軸と、ＳｉＣ単結晶基板の回転軸とを平行とした状態で、ＳｉＣ単結晶基板の端部を研削する方法である。また砥石を用いたヘリカルスキャン研削とは、後述するが研磨砥石の回転軸がＳｉＣ単結晶基板の回転軸に対して、ＳｉＣ単結晶基板の外周接線方向に所定の角度傾けた状態で、ＳｉＣ単結晶基板の端部を研削する方法である。テープ式の研磨方法とは、固定砥粒が形成されたラッピングフィルムを回転させ、このラッピングフィルムに被研磨面を押し付けることで研磨する研磨方法である。スラリ式の研磨方法とは、研磨剤を含む研磨液を用いて被研磨面を研磨する研磨方法である。いずれの加工方式でも、円形を維持するために基板は回転させながら加工することが好ましい。
粗研磨工程に砥石を用いる場合、メタルボンド砥石を用いることが好ましい。メタルボンド砥石は、硬い砥石のため、加工による衝撃で砥石が変形し難く端面形状の安定性を維持し易い。またさらに、加工レートが高く量産性の点からも優位性が高い。
また粗研磨工程は、通常外周研削を行うことが好ましい。通常外周研削は被研磨面との接触圧力が大きいため、スループットを高めることができる。
粗研磨工程に用いられる研磨砥粒は、＃４００〜＃１５００であることが好ましく、＃４００〜＃６００であることがより好ましい。粗研磨工程における研磨砥粒が上述の範囲であれば、高スループットで、設定した端面形状を得ることができる。
粗研磨工程後のＳｉＣ単結晶基板の外周端部の表面粗さＲａは、１０００ｎｍ以下であることが好ましく、５００ｎｍ以下であることがより好ましく、２００ｎｍ以下であることがさらに好ましい。表面粗さＲａは小さい方が好ましく下限は特に定めなくてもよいが、１ｎｍ以上で特に問題ない。
粗研磨工程でＳｉＣ単結晶基板の外周端部の表面粗さＲａをある程度整えておくことで、仕上げ研磨工程においてＳｉＣ単結晶基板がダメージを受けることを抑制することができる。そのため、表面粗さは小さければ小さい程好ましい。
（仕上げ研磨工程）
粗研磨工程後のＳｉＣ単結晶基板の外周端部を仕上げ研磨する。仕上げ研磨工程を行うことで、粗研磨工程で外周端部に生じたダメージ部を除去しながら研磨を行う。
そのため仕上げ研磨は、外周端部に深いダメージを与えない方法であれば特に制限されない。外周端部に深いダメージを与えない方法とは、具体的には高番手の研磨砥粒を用いたテープ式の研磨方法やスラリ式の研磨方法で研磨を行うことや、ヘリカルスキャン研削を行うことが好ましい。なかでも、ヘリカルスキャン研削が特に好ましい。ヘリカルスキャン研削を用いると、研磨砥粒の番手を下げることができ、効率的に研磨を行うことができる。これは、砥石が傾くことで実効的なワークに対する砥粒の間隔が狭くなるため、同じ番手の砥石での加工でもヘリカル研削の方が通常の外周研削等より面粗さを良好にできるためである。
ヘリカルスキャン研削とは研磨砥石の回転軸を、ＳｉＣ単結晶基板の回転軸方向に対しＳｉＣ単結晶基板の外周接線方向に傾斜させて研削する方法である。尚、ヘリカススキャン研削は、加工状態により研磨や研削等の用語を使い分ける慣例により、ヘリカルスキャン研磨と呼んでもよく、より一般化してヘリカルスキャン加工としてもよい。図６は、研磨砥石を用いた通常外周研削を模式的に示した模式図である。図７は、研磨砥石を用いたヘリカルスキャン研削を模式的に示した模式図である。図６、図７は、ＳｉＣ単結晶基板１０をＳｉＣ単結晶基板の回転軸に対して垂直な面の研磨砥石側から見た模式図であり、ＳｉＣ単結晶基板上（図示紙面手前側）には研磨砥石２０が設置されている。
なお、「ＳｉＣ単結晶基板の外周接線方向」とは、図６及び図７に示すように、ＳｉＣ単結晶基板１０を外周端面側から平面視した際に、ＳｉＣ単結晶基板によって形成される直線と平行な方向を意味する。すなわち、「ＳｉＣ単結晶基板の回転軸方向に対しＳｉＣ単結晶基板の外周接線方向に傾斜」とは、図７におけるＳｉＣ単結晶基板の回転軸方向Ａに対し研磨砥石を図示右側に傾けても、図示左側に傾けてもよい。
ヘリカルスキャン研削は、例えば、特許文献２および特許文献３のようにＳｉ基板の面取り加工にもちいられることがある。しかし、Ｓｉ基板では、本発明の端部欠陥が発生しないため、特許文献２および特許文献３の記載より本発明に至ることはできない。
通常の外周研削では、図６に示すように、研磨砥石２０の研磨面２１はＳｉＣ単結晶基板１０に対して平行に設置される。すなわち、研磨面２１とＳｉＣ単結晶基板１０は点接触する。これに対し、ヘリカルスキャン研削では、図７に示すように、研磨面２１はＳｉＣ単結晶基板１０に対して、一定の角度を有して設置される。すなわち、研磨面２１とはＳｉＣ単結晶基板１０は線接触する。そのため、ヘリカルスキャン研削の場合、ＳｉＣ単結晶基板との接地面が多いため、ＳｉＣ単結晶基板の外周端部に与えるダメージを抑制することができる。具体的には、接地面での摩擦による熱等を抑制することができる。また研磨時に生じるパーティクルも、通常の外周研削ではＳｉＣ単結晶基板１０の外周端部に沿って排出されるのに対し、ヘリカルスキャン研削ではＳｉＣ単結晶基板１０の外周端部から所定の角度を有する方向に排出される。そのため、これらのパーティクルが研磨面２１と外周端部との間に再度噛みこむことにより外周端部がダメージを受けることも抑制することができる。
図７に示すように、ヘリカルスキャン研削では、ＳｉＣ単結晶基板の回転軸方向Ａに対し研磨砥石の回転軸ＢをＳｉＣ単結晶基板の外周接線方向に角度θ傾けて研削を行う。ＳｉＣ単結晶基板の回転軸は、基板の表面に対して垂直である。この角度θは１°〜４５°であることが好ましい。また５°〜１０°であることがより好ましい。
角度θが４５°超であると、研磨砥石２０の稼働方向に対する研磨面２１の角度が大きく、研磨砥石２０を稼働させる際にステップフロー成長の起点側の外周端部２にダメージを与えるおそれがある。また角度が１°未満であると、ヘリカルスキャン研削の効果を十分発揮することができず、ダメージを抑制することが困難になる。
また研磨砥石２０をＳｉＣ単結晶基板１０に沿って稼働させて研磨する場合、その研磨砥石２０の稼働速度は、１μｍ／ｍｉｎ〜１００μｍ／ｍｉｎであることが好ましく、３μｍ／ｍｉｎ〜２０μｍ／ｍｉｎであることがより好ましい。
研磨砥石２０の稼働速度が１μｍ／ｍｉｎ未満であると、仕上げ研磨に時間がかかり過ぎ生産性を高めることが難しい。また 研磨砥石２０の稼働速度が２０μｍ／ｍｉｎ超であると、僅かなパーティクルが研磨面２１とＳｉＣ単結晶基板１０の間に噛みこんでも、外周端部に沿って大きなダメージを生じさせてしまうおそれがある。
またＳｉＣ基板１０の回転速度は、０．１ｒｐｍ〜１０ｒｐｍであることが好ましく、０．５ｒｐｍ〜２ｒｐｍであることがより好ましい。
回転速度が当該範囲であれば、ダメージを抑制しつつ、生産性を高めることができる。
また研磨砥石２０の回転速度は、１０００ｒｐｍ〜１０００００ｒｐｍであることが好ましく、１００００ｒｐｍ〜５００００ｒｐｍであることがより好ましい。
研磨砥石２０の回転速度が１０００ｒｐｍ未満であると、研磨面の表面粗さＲａを十分小さくすることが難しい。また研磨砥石２０の回転速度が１０００００ｒｐｍ超であると、回転速度が速すぎるため、研磨砥石２０が振動し、研磨面２１とＳｉＣ単結晶基板１０の外周端部の間隔を一定に保つことが難しくなる。すなわち、研磨面２１とＳｉＣ単結晶基板１０の外周端部が衝突し、ＳｉＣ単結晶基板１０の外周端部がダメージを受けてしまう。
ヘリカルスキャン研削に用いられる研磨砥粒が＃２０００以上であることが好ましく、＃３０００以上であることが好ましく、＃５０００以上であることが好ましい。
研磨砥粒が＃２０００未満であると、砥粒が大きいためステップフロー成長の起点側の外周端部２がダメージを受けてしまう。また十分な表面粗さＲａを得ることができない。
またヘリカルスキャン研削以外の方法で仕上げ研磨を行う場合は、ヘリカルスキャン研削の場合の研磨砥粒より高番手の研磨砥粒を用いることが好ましい。
またヘリカルスキャン研削に用いられる砥石はレジンボンド砥石を用いることが好ましい。レジンボンド砥石は、柔らかい砥石で砥粒の粒度を細かくすることが可能で、ダメージが少なく且つ形状精度のよい加工が可能という特徴を有するため好ましい。
仕上げ研磨工程後のＳｉＣ単結晶基板の外周端部の表面粗さＲａは、１ｎｍ〜５０ｎｍであることが好ましく、１ｎｍ〜２０ｎｍであることがより好ましい。Ｒａは非接触式測定で測定することができる。ヘリカルスキャン研削では、同じ番手の砥石を使っても通常加工より表面粗さＲａが小さい表面を得ることができる。ヘリカルスキャン研削に用いられる研磨砥粒を＃２０００以上とすることで、Ｒａが５０ｎｍ以下の表面粗さを実現することができる。
表面粗さＲａは端部欠陥の直接的な指標ではない。これは、表面粗さＲａが高くても、その内部のＳｉＣ単結晶がダメージを有していると、そのダメージに起因して端部欠陥は発生するためである。しかし、ステップフロー成長の起点側の外周端部２にダメージを与えないように研磨すると必然的にその表面粗さＲａも小さくなる。そのため、仕上げ研磨工程後にステップフロー成長の起点側の外周端部２が、当該範囲の表面粗さＲａを有していれば、エピタキシャル膜を成長させる前の段階で端部欠陥の発生が少なく抑えられることを確認できる一つの指標となる。
また仕上げ研磨工程後の基板の外周端部をさらにエッジポリッシュしてもよい。エッジポリッシュは、一般的な半導体の端部加工に用いるものでよい。既に、仕上げ研磨工程によって端部欠陥の原因となるダメージが抑制されているため、エッジポリッシュを行っても端部欠陥が再発することはない。エッジポリッシュを行うことで、さらに端部の表面粗さＲａを低減することができる。
（ＳｉＣエピタキシャル膜の成長工程）
ＳｉＣエピタキシャル膜の成長は、特に制限されるものではなく、従来の方法を用いることができる。例えば、減圧排気可能なチャンバ（成膜室）内に、原料ガスを供給しながら、加熱されたＳｉＣ単結晶基板の面上に層を堆積成長させる化学的気相成長方法等を用いることができる。原料ガスとしては、Ｓｉ源にシラン（ＳｉＨ４）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、トリクロロシラン（ＳｉＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）等を用いることができ、炭素（Ｃ）源にプロパン（Ｃ３Ｈ８）、エタン（Ｃ２Ｈ６）等を用いることができる。また、キャリアガスとして水素（Ｈ２）を含むもの等を用いことができる。
エピタキシャル膜は図２に示すように、方向Ｅに向かってステップフロー成長する。前述のように、仕上げ研磨工程でステップフロー成長の起点側の外周端部にダメージを与えることなく研磨しているため、端部欠陥が抑制されたエピタキシャル膜を成長させることができる。
端部欠陥は、ＳｉＣ単結晶基板毎に発生頻度は異なる。しかしながら、上述のように、端部欠陥は、エピタキシャル成長前のＳｉＣ単結晶基板ではほとんど確認することができず、エピタキシャル膜を成膜後により容易に確認できるようになるため、成膜前に判断することは難しい。
したがって、本発明のエピタキシャルウェハの製造方法は、上記のような簡便な方法を行うだけで、端部欠陥を容易に除去することができ、生産性の面で非常に好ましい。
（エピタキシャルウェハ）
本発明のエピタキシャルウェハは、オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成したＳｉＣエピタキシャルウェハであって、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、ウェハ全周平均で端部欠陥が３０個／ｍ以内である。これは端部欠陥の個数をウェハ外周の長さで割って求めることができる。また、外周端部１ｍｍの面積で割って単位面積当たりの密度として、３．０個／ｃｍ２以内と表現することができる。さらに、端部欠陥が発生するステップフロー上流側のウェハ半分の外周部（半円周）のみに注目して規定した場合は、この半分の長さになるため、オフ角度の形成された基板でステップフローの上流側となる半円周状で、それぞれ６０個／ｍ以内、６．０個／ｃｍ２以内と表すこともできる。
端部欠陥は、周辺の面と異なる平坦面が直線状に存在する形状の凹凸として観察されるため、光学顕微鏡で個数をカウントし、求めることができる。また複数の欠陥が局所的に高密度で発生する場合や数ｍｍの間隔を空けて発生する場合もあるため、発生の仕方が一様ではないという特徴を有している。その為、端面欠陥の数は、外周に沿って計測した個数を外周の長さで割り、その単位長さ辺りの個数として表すことが適している。端面端部欠陥の個数は、ステップフロー成長の起点側の外周端部から１ｍｍの領域を、ＳｉＣエピタキシャルウェハの半周に渡って顕微鏡を用いて確認し、カウントした。
ここでいう、「ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまで」とは、ＳｉＣ単結晶基板の外周から１ｍｍまでの領域であって、図１の中心線Ｃより左側の部分を意味する。尚、ＳｉＣエピタキシャルウェハの半周に渡って顕微鏡を用いて確認したのは、端部欠陥はステップフロー成長の起点側と逆側の外周部にあたる半周には発生しないため、基本的には全周測定しても、カウント数は変わらない。
前述のように、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部に特徴的に発生する端部欠陥を初めて注目した。
このような端部欠陥があると、ＳｉＣエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出す原因となる。そのため、端部欠陥を有する部分はチップの有効部分として利用することができず、エッジエクスクルージョンの幅を十分小さくすることができない。そのため、端部欠陥を低減することが有効であることを見出した。
従来のエピタキシャルウェハでは、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部が有しているダメージ部から、ステップフロー成長に伴い端部欠陥が成長する。そのため、従来、このような端部欠陥は、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、３０個／ｍ以上存在した。しかし、本発明では、そのＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部に所定の研磨を行うことで、端部欠陥を抑制できることを見出した。
端部欠陥は、ステップフロー成長の起点側の外周端部から１ｍｍ程度の範囲に頻発する。その形状は、図５に示すように、ステップフロー成長の起点側の外周端部を起点として、ステップフローの成長方向にほぼ平行な方向にひび割れ状の形状を有している。そのステップフローの成長方向に平行な方向の長さは１００〜５００μｍ程度であり、幅は数μｍ程度である。エピタキシャル膜の深さ方向には、エピタキシャル膜の厚さに影響されるが数ｎｍから１μｍ以下程度の凹凸形状を有している。
本発明のエピタキシャルウェハは、ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が３０個／ｍ以内である。そのため、ＳｉＣエピタキシャルウェハ上にデバイスを形成する際に、酸化膜の膜剥がれ、亀裂等を生み出すことを抑制し、エッジエクスクルージョンの幅を小さくすることができる。
エピ膜の厚さは、１μｍから１００μｍの厚さとすることができる。エピ膜が厚いほど端部欠陥の凹凸が大きくなる。エピ膜の厚さが５μｍ以上の場合に端部欠陥が顕著になるため、それを減少させる本発明の効果が顕著である。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
（実施例１）
ＳｉＣ単結晶基板として４インチの４°オフ角を有するＳｉＣ単結晶基板を準備した。まず、このＳｉＣ単結晶基板の外周端部を＃６００の研磨砥石を用いて、通常外周研削を行った。次に、＃３０００の研磨砥石を用いて、ＳｉＣ単結晶基板１０の外周接線方向に対し、砥石の回転軸を５°傾け、砥石の稼働速度は、１０μｍ／ｍｉｎ、砥石の回転速度は、３５０００ｒｐｍでヘリカル研削を行った。ヘリカル研削は東精エンジニアリング社製のＷ−ＧＭ−４２００を用いた。このときの仕上がり面はミラー面であり、Ｒａが２７ｎｍであった。
その後、成膜面であるＳｉＣ単結晶基板のＳｉ面をＣＭＰ加工し、Ｓｉ系ガスとしてシラン、Ｃ系ガスとしてプロパンを供給しながら、化学的気相成長装置でエピタキシャル膜を１０μｍ成長させた。図８は、実施例１のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図８（ａ）はエピタキシャル成長前の円弧外周上部であり、図８（ｂ）はエピタキシャル成長前の円弧外周下部であり、図８（ｃ）はエピタキシャル成長後の円弧外周上部であり、図８（ｄ）はエピタキシャル成長後の円弧外周下部である。
このときＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が２２個／ｍであった。
（実施例２）
ヘリカル研削後の端面をスラリ式研磨法で、さらにエッジポリッシュ（ＥＰ）した点のみが実施例１と異なる。図９は、実施例２のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図９（ａ）はエピタキシャル成長前の円弧外周上部であり、図９（ｂ）はエピタキシャル成長前の円弧外周下部であり、図９（ｃ）はエピタキシャル成長後の円弧外周上部であり、図９（ｄ）はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Ｒａが１０ｎｍ以下であった。
（比較例１）
比較例１は、仕上げ研磨工程を行わっていない点のみが実施例１と異なる。図１０は、比較例１のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図１０（ａ）はエピタキシャル成長前の円弧外周上部であり、図１０（ｂ）はエピタキシャル成長前の円弧外周下部であり、図１０（ｃ）はエピタキシャル成長後の円弧外周上部であり、図１０（ｄ）はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面は粗面であり、Ｒａが８９ｎｍであった。
このときＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が１６６個／ｍであった。
（比較例２）
比較例２は、追加でゴム砥石によるミラー加工を行っている点のみが比較例１と異なる。図１１は、比較例２のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図１１（ａ）はエピタキシャル成長後の円弧外周上部であり、図１１（ｂ）はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Ｒａが１５ｎｍ以下であった。またＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が１１８個／ｍであった。
（比較例３）
比較例３は、ミラー加工をスラリ式のエッジポリッシュ（ＥＰ）を用いた点が比較例２と異なる。図１２は、比較例３のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図１２（ａ）はエピタキシャル成長後の円弧外周上部であり、図１２（ｂ）はエピタキシャル成長後の円弧外周下部である。このときの仕上がり面はミラー面であり、Ｒａが１５ｎｍ以下であった。またＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が７４個／ｍであった。
（比較例４）
比較例４は、ミラー加工をラッピングフィルムによるテープ式のエッジポリッシュ（ＥＰ）を用いた点が比較例２と異なる。図１３は、比較例４のエピタキシャル膜形成後のステップフロー成長の起点側の外周端部の共焦点顕微鏡画像であり、図１３（ａ）はエピタキシャル成長後の円弧外周上部であり、図１３（ｂ）はエピタキシャル成長後の円弧外周下部である。
このときＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部から１ｍｍまでに、端部欠陥が１３８個／ｍであった。このときの仕上がり面はミラー面であり、Ｒａが１５ｎｍ以下であった。
以下に実施例１及び２、比較例１〜４の条件を表１にまとめた。
実施例１及び実施例２のエピタキシャル成長後の端部には端部欠陥がほとんど見られないのに対し、比較例１〜４のエピタキシャル成長後の端部には端部欠陥が激しく発生していることがわかる。
１…オリフラ、２…ステップフロー成長の起点側の外周端部、２ａ…円弧外周上部、２ｂ…ＩＦ、２ｃ…円弧外周下部、３…テラス面、４…ステップ部、１０…ＳｉＣ単結晶基板、１０ａ…上面、２０…研磨砥石、２１…研磨面、

Claims (7)

  1. オフ角を有するＳｉＣ単結晶基板上にＳｉＣエピタキシャル層を形成するＳｉＣエピタキシャルウェハの製造方法であって、
    前記ＳｉＣエピタキシャル層を形成する前に、
    前記ＳｉＣ単結晶基板におけるステップフロー成長の起点側の外周端部を、粗研磨する粗研磨工程と、さらに仕上げ研磨する仕上げ研磨工程とを有し、
    前記仕上げ研磨を、研磨されるＳｉＣ単結晶基板の回転軸に対し研磨砥石の回転軸を研磨されるＳｉＣ単結晶基板の外周接線方向に傾斜させた研削とするＳｉＣエピタキシャルウェハの製造方法。
  2. 前記仕上げ研磨工程において、研磨されるＳｉＣ単結晶基板の回転軸に対する研磨砥石の回転軸を研磨されるＳｉＣ単結晶基板の外周接線方向に１°〜４５°傾斜させて行うことを特徴とする請求項１に記載のＳｉＣエピタキシャルウェハの製造方法。
  3. 前記仕上げ研磨工程を、レジンボンド砥石を用いて行うことを特徴とする請求項１または２に記載のＳｉＣエピタキシャルウェハの製造方法。
  4. 前記仕上げ研磨工程に用いられる研磨砥粒が＃２０００〜＃５０００であることを特徴とする請求項１〜３のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法。
  5. 前記仕上げ研磨工程を行った後の被加工面の粗さ（Ｒａ）が１ｎｍ〜５０ｎｍであることを特徴とする、請求項１〜４のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法。
  6. 前記粗研磨工程を、メタルボンド砥石を用いて行うことを特徴とする請求項１〜５のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法。
  7. 前記粗研磨工程に用いられる研磨砥粒が＃４００〜＃１５００であることを特徴とする請求項１〜６のいずれか一項に記載のＳｉＣエピタキシャルウェハの製造方法。
JP2014153289A 2014-07-28 2014-07-28 ＳｉＣエピタキシャルウェハの製造方法 Active JP6315579B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014153289A JP6315579B2 (ja) 2014-07-28 2014-07-28 ＳｉＣエピタキシャルウェハの製造方法
PCT/JP2015/067765 WO2016017319A1 (ja) 2014-07-28 2015-06-19 ＳｉＣエピタキシャルウェハの製造方法、ＳｉＣエピタキシャルウェハ
US15/329,363 US10269554B2 (en) 2014-07-28 2015-06-19 Method for manufacturing SiC epitaxial wafer and SiC epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014153289A JP6315579B2 (ja) 2014-07-28 2014-07-28 ＳｉＣエピタキシャルウェハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018053498A Division JP6481790B2 (ja) 2018-03-20 2018-03-20 ＳｉＣエピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2016032002A JP2016032002A (ja) 2016-03-07
JP6315579B2 true JP6315579B2 (ja) 2018-04-25

Family

ID=55217224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014153289A Active JP6315579B2 (ja) 2014-07-28 2014-07-28 ＳｉＣエピタキシャルウェハの製造方法

Country Status (3)

Country Link
US (1) US10269554B2 (ja)
JP (1) JP6315579B2 (ja)
WO (1) WO2016017319A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038980A1 (ja) * 2014-09-08 2016-03-17 住友電気工業株式会社 炭化珪素単結晶基板およびその製造方法
JP6690983B2 (ja) * 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
DE112017006972T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
TW201903224A (zh) * 2017-06-08 2019-01-16 環球晶圓股份有限公司 碳化矽晶片及其定位邊加工方法
JP7302716B2 (ja) * 2017-06-28 2023-07-04 株式会社レゾナック ＳｉＣエピタキシャルウェハ及びその製造方法
JP7133910B2 (ja) 2017-06-28 2022-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP7125252B2 (ja) * 2017-08-30 2022-08-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6675085B2 (ja) * 2018-04-18 2020-04-01 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体基板及びその製造方法
US12104278B2 (en) 2019-05-17 2024-10-01 Sumitomo Electric Industries, Ltd. Silicon carbide substrate
JP7263537B2 (ja) * 2019-10-31 2023-04-24 京セラ株式会社 配線基板、電子装置及び電子モジュール
WO2022059244A1 (ja) * 2020-09-17 2022-03-24 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
DE112021003545T5 (de) 2020-09-17 2023-04-20 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid eines Elements der Gruppe III
CN112259451B (zh) * 2020-09-22 2022-11-29 山东天岳先进科技股份有限公司 一种碳化硅晶片的位错识别方法及碳化硅晶片与应用
US20240300064A1 (en) * 2021-06-30 2024-09-12 Kyocera Corporation Method of manufacturing gallium nitride single-crystal substrate and method of manufacturing single-crystal substrate of nitride of group 13 element in periodic table

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876572B2 (ja) 1991-11-28 1999-03-31 株式会社東京精密 半導体ウエハの面取方法
KR100853991B1 (ko) 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
KR20090063804A (ko) 2007-12-14 2009-06-18 주식회사 실트론 연삭 휠 트루잉 공구 및 그 제작방법, 이를 이용한 트루잉장치, 연삭 휠의 제작방법, 및 웨이퍼 에지 연삭장치
JP2009164528A (ja) * 2008-01-10 2009-07-23 Bridgestone Corp ウェハの製造方法
JP2010017779A (ja) * 2008-07-08 2010-01-28 Sumco Corp ウェーハ加工方法
JP5126108B2 (ja) 2009-02-23 2013-01-23 日立電線株式会社 窒化物半導体基板
JP5304713B2 (ja) * 2010-04-07 2013-10-02 新日鐵住金株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP5076020B2 (ja) 2011-10-25 2012-11-21 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP5982971B2 (ja) 2012-04-10 2016-08-31 住友電気工業株式会社 炭化珪素単結晶基板
JP5910430B2 (ja) 2012-09-14 2016-04-27 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハの製造方法
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP5604577B2 (ja) 2013-10-01 2014-10-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ

Also Published As

Publication number Publication date
JP2016032002A (ja) 2016-03-07
US20170221697A1 (en) 2017-08-03
US10269554B2 (en) 2019-04-23
WO2016017319A1 (ja) 2016-02-04

Similar Documents

Publication Publication Date Title
JP6315579B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
CN110079862B (zh) 碳化硅单晶衬底、碳化硅外延衬底及它们的制造方法
JP5250968B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP6866909B2 (ja) 炭化珪素単結晶基板およびその製造方法
JP5982971B2 (ja) 炭化珪素単結晶基板
JP2016501809A (ja) 平坦なＳｉＣ半導体基板
JP5625229B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP6579889B2 (ja) 炭化珪素単結晶基板の製造方法
KR101752986B1 (ko) SiC 기판의 제조 방법
JP6011339B2 (ja) 炭化珪素基板の製造方法
JP2010021394A (ja) 半導体ウェーハの製造方法
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6013410B2 (ja) Ｇａ２Ｏ３系単結晶基板
WO2012176755A1 (ja) 炭化珪素基板の製造方法
JP6481790B2 (ja) ＳｉＣエピタキシャルウェハ
JP2015225902A (ja) サファイア基板、サファイア基板の製造方法
JP7125252B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6722578B2 (ja) ＳｉＣウェハの製造方法
JP2017157796A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2021160999A (ja) 半導体基板及びその製造方法
JP2016111043A (ja) ウェハ支持台、化学気相成長装置、エピタキシャルウェハ
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
JP6149988B2 (ja) 炭化珪素単結晶基板
JP2008036771A (ja) 硬脆材料基板用ホイール型回転砥石

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6315579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350