JP5375768B2 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP5375768B2
JP5375768B2 JP2010182367A JP2010182367A JP5375768B2 JP 5375768 B2 JP5375768 B2 JP 5375768B2 JP 2010182367 A JP2010182367 A JP 2010182367A JP 2010182367 A JP2010182367 A JP 2010182367A JP 5375768 B2 JP5375768 B2 JP 5375768B2
Authority
JP
Japan
Prior art keywords
silicon
silicon single
single crystal
vapor phase
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010182367A
Other languages
English (en)
Other versions
JP2012043892A (ja
Inventor
寿 桝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010182367A priority Critical patent/JP5375768B2/ja
Publication of JP2012043892A publication Critical patent/JP2012043892A/ja
Application granted granted Critical
Publication of JP5375768B2 publication Critical patent/JP5375768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、{110}面を有するシリコン単結晶基板の主表面上に、シリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハに関する。
現在、デバイス用としては{100}面を主表面としたシリコンウェーハが主流である。
しかしながら、近年、{110}面を主表面とするシリコンウェーハを用いてその主表面上にpMOSトランジスタを形成した場合、キャリア移動度が{100}面を主表面としたウェーハに比べて高くすることができることが見出されたことによって、{110}面を主表面としたシリコンウェーハが注目されている。
一方、エピタキシャルウェーハは、表面の欠陥が極めて少なく、高性能デバイス用基板として用いられている。
このため、{110}面を主表面としたエピタキシャルウェーハは、MPU等の高性能、高速デバイス用基板としての需要が高まってきている。
しかし、面方位が{110}ジャストのシリコン単結晶基板の主表面上にシリコンエピタキシャル層を形成すると、製造されたシリコンエピタキシャルウェーハの主表面の周辺部(面取部を除く外周縁部)に顕著な面粗れが円環状に発生する。この面粗れ部分は、暗室内で集光ランプ等を用いて目視観察すると光が乱反射して白く曇って見えることからヘイズと呼ばれている。
シリコンウェーハの主表面上にヘイズが発生した場合、パーティクルカウンターによるシリコンウェーハ主表面上のバックグラウンドノイズ(ヘイズレベル)の上昇により、LPD(Light Point Defect)の測定が困難になり、シリコンウェーハ表面上の異物、キズ等の保証も困難になってしまう問題が生じる。
また、ヘイズの発生している部分は、高さ1〜10nm、サブミクロンから数十ミクロン程度の波長成分を有した凹凸によって表面粗さが悪化しており、デバイス特性を劣化させる問題も生じる。
この{110}面を主表面としたシリコンエピタキシャルウェーハ表面のヘイズを抑制するために、{110}面から最近接の<100>軸方向へ0.5°以上3°以下傾斜させたオフアングルを有するシリコン単結晶基板の主表面上にシリコンエピタキシャル層を形成する方法が提案されている(特許文献1)。
また、{110}面からのオフアングルが1度未満のシリコン単結晶基板上にシリコンエピタキシャル成長を行い、その後、主表面を0.05μm〜1μm研磨して表面に発生したヘイズを除去する方法も提案されている(特許文献2)。
特開2005−39111号公報 WO2009/150896号公報
しかしながら、特許文献1に記載の方法では、主表面が{110}面に対して大きく傾斜しているために、その主表面上にpMOSトランジスタを形成した場合、キャリアが傾斜した格子と衝突し、キャリアの移動度を低下させ、目的とした高速デバイス特性が得られないという懸念がある。
また、特許文献2に記載の方法では、シリコンエピタキシャル層を形成した表面に発生した高さ1〜10nm、サブミクロンから数十ミクロン程度の波長成分を有した凹凸を除去するためには、少なくともシリコンエピタキシャル層を0.05μm以上研磨することが必要となる。
その為、研磨によってエピタキシャル層の層厚均一性が劣化し、研磨起因による表面欠陥(PID:Polish−Induced Defect)を発生させてしまい、新たな問題が生じるという欠点がある。
本発明は、上記問題に鑑みなされたものであって、{110}面からの傾斜角度が小さくてもヘイズレベルが良好で、かつシリコン単結晶エピタキシャル層の層厚均一性も良好であり、更に表面欠陥の少ないシリコンエピタキシャルウェーハの製造方法とシリコンエピタキシャルウェーハを提供することを目的とする。
上記課題を解決するため、本発明では、シリコン単結晶基板の主表面上にシリコン単結晶エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記シリコン単結晶基板として、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のものを用い、かつ前記気相成長工程では、前記シリコン単結晶基板温度を1170℃〜1190℃として気相成長することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このように、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板の基板温度を1170℃〜1190℃として、その主表面に、シリコン単結晶エピタキシャル層を気相成長させると、シリコン単結晶エピタキシャル層の表面のヘイズレベルや表面粗さを{100}面を主表面としたシリコン単結晶基板を用いたエピタキシャルウェーハと同程度の水準に抑制することができ、高歩留りでの高品質シリコンエピタキシャルウェーハの製造が可能となる。従って、本発明によれば、キャリア移動度を高くすることができる{110}ジャストと同等の{110}面からの傾斜角度が小さいシリコン単結晶基板を用いた高性能デバイス用基板を効率的に製造することができるようになる。
なお、気相成長時の基板温度が1170℃未満では、ヘイズレベルや表面粗さが{100}基板と同水準にならず、高品質なエピタキシャルウェーハの製造が困難となる。また基板温度が1190℃より高温では、スリップ欠陥が発生するため、表面欠陥の少ないエピタキシャルウェーハを得ることが困難となる。このため、気相成長時の基板温度は1170℃以上1190℃以下とする必要がある。
ここで、前記気相成長工程では、前記シリコン単結晶エピタキシャル層を気相成長させた後、連続して水素雰囲気で1130℃〜1190℃の温度で熱処理を行うことが好ましい。
このように、エピタキシャル層の成長後に、連続して1130℃〜1190℃の温度で水素雰囲気にて熱処理を行うことで、シリコン単結晶エピタキシャル層表面の平坦化をより図ることができ、更にヘイズレベルの改善および表面粗さの低減を達成することができる。
また、前記気相成長工程後、前記シリコン単結晶エピタキシャル層の表面に対して研磨量0.01μm〜0.05μmの仕上げ研磨を行うことが好ましい。
上述のように、1170℃〜1190℃の間の温度でシリコン単結晶エピタキシャル層を気相成長させることにより、高さ1〜10nm、サブミクロンから数十ミクロン程度の波長成分を有した凹凸を抑えることができる為、気相成長後に、エピタキシャル層表面を仕上げ研磨する事でさらにヘイズレベルを改善できる。
そして仕上げ研磨の研磨量を0.01μm〜0.05μmの範囲に設定することで、エピタキシャル層の層厚均一性を劣化させず、研磨起因の表面欠陥の無いヘイズレベルの良好なシリコンエピタキシャルウェーハをより確実に製造することが可能となる。
そして、前記気相成長工程後、前記仕上げ研磨工程の前に、前記シリコン単結晶エピタキシャル層の表面を、フッ化水素を含有した洗浄液によって洗浄することが好ましい。
気相成長直後はシリコンエピタキシャルウェーハ表面には、自然酸化膜は存在しないが、大気中に保管する場合、時間経過とともに表面が酸化され、エピタキシャル成長後の仕上げ研磨量が安定しなくなる恐れがある。
そこで、エピタキシャル成長後48時間以上経過した場合には、仕上げ研磨前にフッ化水素を含有した洗浄液によって表面の自然酸化膜を除去しておくと、仕上げ研磨でのヘイズレベルの改善を確実に達成することができ、好適である。
また、本発明では、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板の主表面上にシリコン単結晶エピタキシャル層が形成されたシリコンエピタキシャルウェーハであって、該シリコンエピタキシャルウェーハは、前記シリコン単結晶エピタキシャル層の表面のヘイズレベルが0.6ppm以下で、かつ該表面の表面粗さがrmsで0.2nm以下であることを特徴とするシリコンエピタキシャルウェーハを提供する。
このように、シリコン単結晶エピタキシャル層の気相成長の際に、基板温度を1170℃〜1190℃とすることで、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板を用いても、ヘイズレベルが0.6ppm以下と良好で、表面粗さがrmsで0.2nm以下と平坦性が十分な、従来にないシリコンエピタキシャルウェーハとなる。
以上説明したように、本発明によれば、{110}面からの傾斜角度が小さくてもヘイズレベルが良好で、かつシリコン単結晶エピタキシャル層の層厚均一性も良好であり、更に表面欠陥の少ないシリコンエピタキシャルウェーハを効率的に製造することが可能となる。
一般的な枚葉式の気相成長装置の概略の一例を示した図である。 仕上げ研磨で用いる研磨装置の概略の一例を示した図である。 実験例1−3での、気相成長時の基板温度とヘイズレベルとの関係を示した図である。 実験例1−3での、気相成長時の基板温度と表面粗さrmsとの関係を示した図である。 実験例1における、気相成長時の基板温度とエピタキシャル層表面形状との関係を示した図である。 実験例4,5における、水素雰囲気での加熱時間とヘイズレベルとの関係を示した図である。 実験例6における、仕上げ研磨量とエピタキシャル層表面のヘイズレベルとの関係を示した図である。 実験例6における、仕上げ研磨量とエピタキシャル層の層厚均一性との関係を示した図である。 実験例6における、仕上げ研磨量とエピタキシャル層表面のLPD(サイズ42nm以上)との関係を示した図である。
以下、本発明についてより具体的に説明する。
本発明者は、{110}面を主表面としたシリコン単結晶基板にシリコン単結晶エピタキシャル層を気相成長させた際に発生する表面のヘイズの改善方法について鋭意研究を行った。
その結果、{110}面上に見られるヘイズは、シリコンエピタキシャル成長時にステップパンチングと呼ばれる原子ステップの束ね現象によって発生する、高さ1〜10nm、サブミクロン〜数十ミクロン程度の波長成分を有した凹凸によって生じることが分かった。これは、ステップフロー成長において{100}に比べて{110}の表面ステップでの原子の拡散距離が短いことに起因していると考えられる。
そして、このステップパンチングを抑制するためには、ステップフロー成長でなく二次元核成長による成長が支配的となる成長条件を選定すれば良いことが判った。
そしてこのためには、気相成長時のシリコン単結晶基板の基板温度を、従来の1100〜1160℃ではなく1170℃以上とすればよく、これによって表面の曇り(ヘイズ)および数ミクロン〜数十ミクロン程度の波長成分を有した表面の凹凸の発生を同時に改善できることが判った。また、基板温度を1190℃より高温として気相成長を行うと、スリップ欠陥が発生してしまうため、表面欠陥を少なくするという目的を達成できなくなることも判った。
そして上記知見を基にして、本発明を完成させた。
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
まず、本発明のシリコンエピタキシャルウェーハの製造方法において使用される気相成長装置の好適な一例として、枚様式の気相成長装置の構成について説明する。図1は、枚葉式の気相成長装置の概略の一例を示した図である。
図1に示すように、気相成長装置11は、反応容器12と、該反応容器12の内部に設けられてシリコン単結晶基板Wを上面で支持するサセプタ13とを備えている。
そして、反応容器12には、該反応容器12内に原料ガス(例えば、トリクロロシラン)及びキャリアガス(例えば、水素)を含む気相成長用ガスをサセプタ13の上側の領域に導入してサセプタ13上のシリコン単結晶基板Wの主表面上に供給する気相成長用ガス導入管14が設けられている。
また、反応容器12のうちの、気相成長用ガス導入管14が設けられた側と同じ側には、反応容器12内にパージガス(例えば、水素)をサセプタ13の下側の領域に導入するパージガス導入管15が設けられている。
さらに、反応容器12のうちの、気相成長用ガス導入管14及びパージガス導入管15が設けられた側と反対側には、反応容器12内のガス(気相成長用ガス及びパージガス)が排気される排気管16が設けられている。
そして、反応容器12の外部には、該反応容器12を上側と下側とから加熱する加熱装置17a、17bが設けられている。加熱装置17a、17bとしては、例えば、ハロゲンランプ等が挙げられる。
サセプタ13は、例えば炭化ケイ素で被覆されたグラファイトにより構成されている。このサセプタ13は、例えば略円板状に形成され、その主表面には、該主表面上にシリコン単結晶基板Wを位置決めするための平面視略円形状の凹部である座ぐり13aが形成されているものである。
また、サセプタ13の裏面には、該裏面からサセプタ13を支持するサセプタ支持部材18が設けられている。このサセプタ支持部材18は、矢印Aで示す上下方向に移動可能で、かつ、矢印Bで示す方向に回転可能とされている。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について説明する。
まず、浮遊帯域溶融(Floating Zone:FZ)法あるいはチョクラルスキー(Czochralski:CZ)法等の公知の方法によって、主軸方位が<110>のシリコン単結晶インゴットを製造する。
そして、得られたシリコン単結晶インゴットを、頭部と尾部とを切断した後、インゴット周辺部を回転して削り、直径を正確に出すとともにインゴットを完全な円柱ブロックにする。
このように仕上げられた円柱ブロックに対して、内周刃切断機等のスライサーにより、主表面が{110}ジャストか、若しくは{110}面に対してのオフアングル角度が0.5度以内になるようにスライシングする。
そして、スライシング後のシリコン単結晶基板の両面外周縁にベベル加工により面取りを施す。
面取り終了後のシリコン単結晶基板に対して遊離砥粒を用いて両面ラップを行い、ラップウェーハとする。あるいは、固定砥粒を用いて両面を研削し、研削ウェーハとする。
次いで、ラップウェーハあるいは研削ウェーハをエッチング液に浸漬することにより、両面を化学エッチング処理する。化学エッチング処理は、シリコン単結晶基板の表面に生じたダメージ層を除去するために行われる。
この化学エッチング処理後に、表面あるいは表裏面をメカノケミカルポリッシングにより鏡面研磨を行い、さらに最終洗浄を施す。
次に、上述の工程により得られた主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板の主表面に、例えば図1に示すような気相成長装置11を使用して、シリコン単結晶エピタキシャル層を気相成長させる。
具体的には、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板Wを、反応容器12内に投入し、その主表面が上を向くように、サセプタ13上面の座ぐり13a内に載置する。
ここで、反応容器12内には、シリコン単結晶基板Wが投入される前段階から、気相成長用ガス導入管14及びパージガス導入管15をそれぞれ介して水素ガスを導入しておく。
次いで、サセプタ13上のシリコン単結晶基板Wを加熱装置17a、17bにより加熱し、シリコン単結晶基板Wの主表面に形成されている自然酸化膜を除去するための気相エッチングを行うことができる。この温度としては、例えば、1050℃〜1190℃の範囲が適当である。
この自然酸化膜の気相エッチング後に、上記シリコン単結晶基板Wを1170〜1190℃の範囲の温度になるように成長温度を設定し、気相成長用ガス導入管14を介してシリコン単結晶基板Wの主表面上に原料ガス(例えば、トリクロロシラン)及び、パージガス導入管15を介してパージガス(例えば、水素)を略水平に供給することによって、シリコン単結晶基板Wの主表面上にシリコン単結晶エピタキシャル層を気相成長させる。
これによって、ヘイズレベルが良好で表面粗さの小さなシリコンエピタキシャルウェーハを製造することができる。
なお、シリコン単結晶エピタキシャル層の厚さや導電型・比抵抗率などの電気特性値については特に限定されず、所望の物性値となるようにすればよい。
さらに、上記気相成長直後に、温度を1130〜1190℃の範囲に設定し、気相成長用ガス導入管14を介して水素をシリコンエピタキシャルウェーハの主表面上に供給し、パージガス導入管15を介してパージガス(例えば、水素)を略水平に供給して、水素雰囲気で、例えば短時間(120秒以下等)の加熱処理を実施することができる。
これによって、更にヘイズレベルが良好で、表面粗さ(表面の凹凸)がより小さいシリコンエピタキシャルウェーハを製造することができる。
また、気相成長後のシリコンエピタキシャルウェーハを気相成長装置11から取り出し、シリコン単結晶エピタキシャル層の表面を、研磨量0.01μm〜0.05μmの仕上げ研磨(メカノケミカルポリッシング)を行うことができ、これによってシリコン単結晶エピタキシャル層の層厚分布やPIDの発生を確実に抑制でき、更なるヘイズレベルの改善が可能となる。
この仕上げ研磨には、例えば図2に示すような一般的な研磨装置21を用いることができるが、もちろんこれに限定されず、表面を仕上げ研磨できる研磨装置であれば良い。以下、仕上げ研磨方法について簡単に説明する。
図2に示した研磨装置21は、軟質なスエード材料等で出来た研磨布22が貼り付けられた定盤23と、研磨剤供給機構24と、研磨ヘッド25等から構成されている。
このような研磨装置21の研磨ヘッド25でシリコンエピタキシャルウェーハW’を保持し、研磨剤供給機構24から研磨布22上に研磨剤26を供給するとともに、定盤23と研磨ヘッド25をそれぞれ回転させてシリコンエピタキシャルウェーハW’の表面を研磨布22に摺接させることによって仕上げ研磨を行うことができる。
そして、このような研磨装置を用いて、シリコンエピタキシャルウェーハの表面を、研磨量0.01μm〜0.05μmの仕上げ研磨を行うことができる。
ここで、先の気相成長後のシリコンエピタキシャルウェーハのエピタキシャル層表面には自然酸化膜は存在しない。しかし、大気中で保管していると表面が酸化され自然酸化膜が発生する。
また、前述の研磨剤には、主にシリカを砥粒とした研磨剤が使用される。このため、シリカ砥粒の場合では、酸化シリコンの研磨速度はシリコンに比べて極めて遅くなり、シリコンエピタキシャルウェーハ表面に自然酸化膜が存在すると安定した仕上げ研磨が出来なくなる。
そこで、気相成長後に48時間以上大気中にシリコンエピタキシャルウェーハを保管する場合には、フッ化水素を含有した洗浄液によって表面の自然酸化膜を除去した後に、図2で示したような研磨装置21にてシリコンエピタキシャルウェーハWの表面を0.01μm〜0.05μm仕上げ研磨を実施することが好適であり、これによって更にヘイズレベルの良好なシリコンエピタキシャルウェーハを確実に製造することができる。
以上説明したように、本発明のシリコンエピタキシャルウェーハの製造方法によれば、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板の主表面上に、表面のヘイズレベルが0.6ppm以下で、かつ該表面の表面粗さがrmsで0.2nm以下であるシリコン単結晶エピタキシャル層が形成されたシリコンエピタキシャルウェーハを製造することができる。
以下、実験例を示して本発明をより具体的に説明するが、もちろん本発明はこれらに限定されるものではない。
(実験例1−3)
エピタキシャル成長用のシリコン単結晶基板として、直径300mm、抵抗率0.005〜0.010Ω・cm、厚さ775μmのP++型で、主表面が{110}面からのオフアングル角度が1分の基板(実験例1)、主表面が{100}面からのオフアングル角度が1分の基板(実験例2)、主表面が{110}面からのオフアングル角度を最近接の<100>軸方向へ2°とした基板(実験例3)の3種類のシリコン単結晶基板を、各々複数枚準備した。
また、エピタキシャル成長装置として、直径300mm用の枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製装置 センチュラ)を用意して、原料ガスとしてトリクロロシランを、キャリアガスとして水素を用いた。また、原料ガスの供給流量は10slm、キャリアガスの供給流量は80slmを選択した。また、パージガスについても水素を選択し、供給量を20slmとした条件にて、準備したシリコン単結晶基板の主表面に、シリコン単結晶エピタキシャル層を気相成長させた。
そして、気相成長時のシリコン単結晶基板の基板温度を1080〜1190℃の範囲で選択し、厚さ約2.5μmのP型シリコン単結晶エピタキシャル層を気相成長させた。
その後、エピタキシャル層表面のヘイズレベルをケー・エル・エー・テンコール社製の表面異物検査装置(モデル Surfscan SP−2)を用いてDWOモード(Dark Field Wide Oblique)(低角度入射・低角度検出)にて評価した。その結果を図3に示す。
図3に示すように、成長温度1160℃以下の領域では、実験例1−3のいずれの方位を有するシリコン単結晶基板も成長温度を上げると僅かにヘイズレベルが上昇する傾向が見られた。
また、{110}ジャストに近い基板を用いた実験例1では、{100}基板を用いた実験例2よりも3〜4倍ほどヘイズレベルが高く、また、{110}より大きくオフアングルした基板を用いた実験例3の2〜2.5倍高い結果であった。また、この実験例1のシリコンエピタキシャルウェーハ表面を暗室内で集光ランプを用いて目視観察すると、中心には曇りは見られず、周囲に円環状にヘイズが発生していることが確認された。
しかし、成長温度1170℃以上の領域では、実験例1ではエピタキシャル層表面のヘイズレベルが急激に改善し、ほぼ実験例3に近いレベルまで改善が見られた。また、暗室内で集光ランプを用いて目視観察したところ、成長時基板温度1170℃以上では、実験例1においても、円環状のヘイズは消失していた。
そして、エピタキシャル層の表面粗さの平均二乗根rms(root mean square)をSchmitt Measurement Systems社製の表面粗さ測定装置(モデルTMS−3000W)にて評価した。その結果を図4に示す。なお、図4のグラフの縦軸は、ウェーハ全面の平均を示している。
図4に示すように、実験例2および実験例3のシリコン単結晶エピタキシャル層の表面粗さは、成長温度に依存せずにほぼ一定であった。
しかしながら、{110}ジャストに近い基板を用いた実験例1の場合は、成長温度が1160℃以下の領域では、実験例2や実験例3のエピタキシャル層の表面粗さに対して約3倍粗く、基板中心部よりも外周部が粗い傾向を示した。
これに対し、成長温度1170℃以上の領域では、実験例1においても実験例2,3のエピタキシャル層の表面粗さと同等レベルまで改善され、上述のヘイズレベル評価結果と同様な傾向を示した。
実験例1でのエピタキシャル層の表面粗さの変化を確認するために、面内の表面形状分布をコベルコ科研社製の光学干渉式表面粗さ測定装置(モデル LSM−3000)にて評価した。具体的には、ウェーハの中心、半径の半分の位置及び外周から10mmの3点を350μm□エリアで観察した。その結果を図5に示す。
図5に示すように、実験例1において、成長時の基板温度1130℃では、エピタキシャル層表面で円環状にヘイズの発生しているエリアでは、波長が20〜30μm、高さが数nmの凹凸が発生している事が確認できた。そして、成長温度1160℃では、高さが小さくなり、成長温度1170℃で消滅していることが確認された。
この表面の凹凸は、シリコンエピタキシャル成長時の原子ステップの束ね現象によって発生するステップパンチングと呼ばれるものと考えられる。そして、1170℃以上の領域では、このステップパンチングが抑制されてヘイズレベルや表面粗さが改善されたと考えられる。
さらに成長温度を上げて1190℃を超える領域についても調査を実施した。
しかし、表1に示すように、高温の為にスリップ欠陥が発生してしまうことがわかり、成長温度としては1170〜1190℃とすべきであることが確認された。なお、表1はエピタキシャル成長温度とスリップ欠陥の関係を示したものである。
Figure 0005375768
(実験例4,5)
つぎに、エピタキシャル成長後に続けて水素雰囲気で加熱を行い、表面平坦化が図れるか否かの検討を行った。
エピタキシャル成長用の基板として、直径300mm、抵抗率0.005〜0.010Ω・cm、厚さ775μmのP++型で、主表面が{110}面からのオフアングル角度が1分の基板(実験例4)、主表面が{100}面からのオフアングル角度が1分の基板(実験例5)の2種類のシリコン単結晶基板を、各々複数枚準備した。
そして、気相成長時の基板温度を1190℃とし、基板表面に約2.5μmのPシリコン単結晶エピタキシャル層を気相成長させた。
その後に、1080〜1190℃に温度を設定し、水素ガスを80slm供給して0〜180秒の熱処理を実施し、該エピタキシャル層表面のヘイズレベルを前記SP−2にて評価した。その結果を図6に示す。
図6に示すように、水素加熱温度1080℃(実験例4−1)の場合には、エピタキシャル層表面ヘイズレベルは加熱時間とともに改善されるものの、加熱時間120秒での改善効果は小さいことが判った。
これに対し、水素加熱温度1130℃(実験例4−2)の場合では、120秒の熱処理でほぼ実験例5(水素加熱温度1130℃で基板が{100})のエピタキシャル層表面ヘイズレベルと同等になった。
さらに、1190℃の水素加熱(実験例4−3)では、60秒の加熱時間で実験例5のエピタキシャル層表面ヘイズレベルと同等になった。
このように、気相成長工程直後に、連続して水素熱処理を行うことによってヘイズレベルをより改善でき、この熱処理温度を1130℃〜1190℃とすると改善幅を大きくすることができることが判った。
(実験例6)
一般的にシリコンエピタキシャルウェーハでは、表面に原子ステップが存在するために、光の散乱が均一ではなく、ある特定方向に強く散乱する傾向があり、その影響によりポリッシュドシリコンウェーハよりもヘイズレベルが高いことが知られている。
そこで、主表面が{110}面からのオフアングル角度が1分の基板にエピタキシャル成長を行った後に、シリコンエピタキシャル層表面の仕上げ研磨を行い、さらにヘイズレベル改善を図ることができるかについて実験を実施した。
エピタキシャル成長用の基板として、直径300mm、抵抗率0.005〜0.010Ω・cm、厚さ775μmのP++型で、主表面が{110}面からのオフアングル角度が1分の基板を用い、上述の気相成長装置を用いて、成長時の基板温度1080℃(実験例6−1)および1190℃(実験例6−2)の2条件で、Pシリコン単結晶エピタキシャル層を5μm気相成長させたシリコンエピタキシャルウェーハを準備した。
また、準備したシリコンエピタキシャルウェーハのエピタキシャル層の厚さをフーリエ赤外線分光を用いた膜厚測定器(ナノメトリクス社製 モデルQS3300EG)を用いて、ウェーハ直径方向でエッジから5mm領域を除外した33点を測定し、次式で示される式で層厚均一性の算出を行った。
層厚均一性(%)=(最大層厚−最小層厚)/(最大層厚+最小層厚)×100
その結果、準備したシリコンエピタキシャルウェーハの層厚均一性は、いずれも0.36%であった。
このシリコンエピタキシャルウェーハを図2で示したような研磨装置で仕上げ研磨を行い、SP−2により仕上げ研磨後エピタキシャル層表面のヘイズレベルの評価を行った。その結果を図7に示す。
図7に示すように、1080℃の低温でエピタキシャル成長させた本発明の範囲外である実験例6−1の場合には、初期のヘイズレベルが悪いため、0.05μm以上の仕上げ研磨量が必要であることが判った。
これに対し、1190℃でエピタキシャル成長させた、本発明の範囲内である実験例6−2の場合、0.01μm以上の仕上げ研磨量でヘイズレベルを十分に改善できることが判った。
また、仕上げ研磨後のエピタキシャル層の層厚を測定し、仕上げ研磨量とエピタキシャル層厚の均一性についても確認した。その結果を図8に示す。
図8に示すように、仕上げ研磨量が0.05μmを超えると層厚均一性が大幅に悪化しており、仕上げ研磨量は0.05μm以下に抑えることが好適であることが判った。
そして、仕上げ研磨量と42nm以上のサイズのLPD(Light Point Defect)数の関係についても、上述のSP−2により仕上げ研磨後エピタキシャル層表面のヘイズレベルの評価を行った際に同時に行った。その結果を図9に示す。
図9に示すように、仕上げ研磨量が0.05μmを超えるとLPDが増加しており、PIDが発生していると考えられる。この結果からも、仕上げ研磨量を0.05μm以下に抑えることが好適である事が判った。
図7−9から判るように、気相成長時の基板温度が本発明の範囲外である実験例6−1の場合では、ヘイズレベルの改善を達成するためには層厚均一性を犠牲にする必要があり、層厚均一性を達成するためにはヘイズレベルを犠牲にする必要がある。
これに対し、本発明の範囲内である実験例6−2に示すように、研磨量0.01μm〜0.05μmの仕上げ研磨を行うことによって、{110}面からの傾斜角度が小さいシリコン単結晶基板上にエピタキシャル層の層厚均一性を悪化させず、PIDの発生を抑えて、さらに良好なヘイズレベルを有したシリコンエピタキシャル層を形成することができることが判った。
このように本発明のエピタキシャルウェーハ製造方法であれば、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板主表面上に、ヘイズレベルの良好なシリコン単結晶エピタキシャル層を有したシリコンエピタキシャルウェーハを製造することが可能となる。
特に、図3,4に示すように、本発明によれば、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のシリコン単結晶基板の主表面上に、シリコン単結晶エピタキシャル層の表面のヘイズレベルが0.6ppm以下で、かつ該表面の表面粗さがrmsで0.2nm以下であるシリコン単結晶エピタキシャル層が形成されたような、今までにないシリコンエピタキシャルウェーハを得ることができる。
そして、{110}ジャストか、それに近い0.5度未満の角度でオフアングルされたシリコン単結晶基板を用いたものであるため、作製されるデバイスの高性能・高速化を達成することができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
11…気相成長装置、 12…反応容器、 13…サセプタ、 13a…座ぐり、 14…気相成長用ガス導入管、 15…パージガス導入管、 16…排気管、 17a,17b…加熱装置、 18…サセプタ支持部材、
21…研磨装置、 22…研磨布、 23…定盤、 24…研磨剤供給機構、 25…研磨ヘッド、 26…研磨剤、
W…シリコン単結晶基板、 W’…シリコンエピタキシャルウェーハ。

Claims (3)

  1. シリコン単結晶基板の主表面上にシリコン単結晶エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
    前記シリコン単結晶基板として、主表面が{110}面または{110}面からのオフアングル角度が0.5度未満のものを用い、
    かつ前記気相成長工程では、前記シリコン単結晶基板温度を1170℃〜1190℃として気相成長し、
    前記気相成長工程後、前記シリコン単結晶エピタキシャル層の表面に対して研磨量0.01μm〜0.05μmの仕上げ研磨を行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記気相成長工程では、前記シリコン単結晶エピタキシャル層を気相成長させた後、連続して水素雰囲気で1130℃〜1190℃の温度で熱処理を行うことを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
  3. 前記気相成長工程後、前記仕上げ研磨工程の前に、前記シリコン単結晶エピタキシャル層の表面を、フッ化水素を含有した洗浄液によって洗浄することを特徴とする請求項1に記載のシリコンエピタキシャルウェーハの製造方法。
JP2010182367A 2010-08-17 2010-08-17 シリコンエピタキシャルウェーハの製造方法 Active JP5375768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010182367A JP5375768B2 (ja) 2010-08-17 2010-08-17 シリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182367A JP5375768B2 (ja) 2010-08-17 2010-08-17 シリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2012043892A JP2012043892A (ja) 2012-03-01
JP5375768B2 true JP5375768B2 (ja) 2013-12-25

Family

ID=45899885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182367A Active JP5375768B2 (ja) 2010-08-17 2010-08-17 シリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5375768B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109238510A (zh) * 2018-10-25 2019-01-18 上海新昇半导体科技有限公司 一种校准外延腔温度的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5880974B2 (ja) * 2013-02-25 2016-03-09 信越半導体株式会社 エピタキシャル成長装置の汚染検出方法及びエピタキシャルウェーハの製造方法
JP6347330B2 (ja) * 2015-05-08 2018-06-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6489321B2 (ja) * 2016-03-14 2019-03-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4670317B2 (ja) * 2004-11-11 2011-04-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2008177529A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
JP2009302140A (ja) * 2008-06-10 2009-12-24 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
US8815710B2 (en) * 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109238510A (zh) * 2018-10-25 2019-01-18 上海新昇半导体科技有限公司 一种校准外延腔温度的方法

Also Published As

Publication number Publication date
JP2012043892A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP4887418B2 (ja) SiCエピタキシャルウェハの製造方法
JP5076020B2 (ja) SiCエピタキシャルウェハ
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
TWI478228B (zh) Silicon wafer manufacturing method
JP4854936B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
JP5795461B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
KR102165589B1 (ko) 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP4423903B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010040876A (ja) 半導体ウェーハの製造方法
JP2018039731A (ja) 炭化珪素単結晶基板および炭化珪素エピタキシャル基板
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP2007214368A (ja) Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP3932756B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
JP2023108951A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
WO2020136973A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5375768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250