JP2008177529A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法 Download PDFInfo
- Publication number
- JP2008177529A JP2008177529A JP2007277181A JP2007277181A JP2008177529A JP 2008177529 A JP2008177529 A JP 2008177529A JP 2007277181 A JP2007277181 A JP 2007277181A JP 2007277181 A JP2007277181 A JP 2007277181A JP 2008177529 A JP2008177529 A JP 2008177529A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- semiconductor substrate
- respect
- degrees
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】表面が{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)、より望ましくは6度以上9度以下の傾斜角を有することを特徴とする半導体基板、および、半導体単結晶インゴットを{110}面に対して5度以上11度以下の傾斜角(オフ角)、より望ましくは6度以上9度以下の傾斜角でスライスする工程を有することを特徴とする半導体基板の製造方法。
【選択図】図1
Description
これは、主に、{100}面にLSIを形成することによって、その結晶構造上もっとも効果的に界面準位を減少させることができ、MOSFETの信頼性等を向上させることが可能だからである。
そこで、正孔をキャリアとするpMOSFETのみによって構成される片チャンネル型のLSIや、pMOSFETの特性が性能を左右するようなCMOS(Complementary Metal Oxide Semiconductor)LSIの場合には、結晶面方位が{100}ではなく、{110}であるシリコンウェーハを適用することが考えられる。
また、フォノン散乱を抑制するためには、半導体の格子振動を抑制するため、トランジスタを低温で動作させることが有効である。
そして、表面粗さ(ラフネス)を改善する手段のひとつとして、シリコンウェーハ表面を、アルゴンガス雰囲気中でアニールして、ウェーハ表面のシリコン原子を最構成し、平坦面を形成する技術が開示されている(特許文献1)。
そこで、さらに、キャリア移動度を改善し、微細トランジスタの特性を向上させるためには、特に、チャネル表面粗さ(ラフネス)を制御して平坦化することで、キャリアの散乱を抑制することが重要となってくる。
表面が{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)を有することを特徴とする。
半導体単結晶インゴットを{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)でスライスする工程を有することを特徴とする。
上記本導体基板の製造方法のいずれかによって製造され、半導体単結晶インゴットを{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)でスライスする工程を有することを特徴とする。
なお、実施の形態においては、半導体基板としてシリコンウェーハを用いる場合を例にして説明するが、本発明は必ずしもシリコンウェーハを用いた半導体基板の製造方法に限定されるわけではない。
また、本明細書中においては、(100)面、(110)面と結晶学的に等価な面を代表する表記として、それぞれ、{100}面、{110}面という表記を用いる。そして、〔100〕方向、〔110〕方向と結晶学的に等価な方向を代表する表記として、それぞれ<100>方向、<110>方向という表記を用いる。
本発明の実施の形態の半導体基板は、シリコンウェーハであって、表面が{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)を有することを特徴とする。
従来、pMOSFETのキャリアである正孔移動度を向上させるために、表面が{110}面を有するシリコンウェーハを用いる場合、傾斜角(オフ角)は0度とするのが、一般的であった。これは、シリコンウェーハ量産のもっとも一般的な手法であるチョクラルスキー法(CZ法)を用いる場合、{110}方位を有するシリコン単結晶インゴットから、もっとも、大面積のシリコンウェーハを効率よく切り出す上で、0度とすることが好適だからである。
図に示すように、シリコンウェーハ102の表面が、{110}面に対する傾斜角(オフ角)、すなわち、シリコンウェーハの{110}面に対する傾斜方向と、{110}面の間の角度αが0度以上0.12度以下、または、5度以上11度以下となっている。
本発明の実施の形態の半導体基板の製造方法は、半導体単結晶インゴットを{110}面に対して0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)でスライスする工程を有することを特徴とする。
上述のように、0度以上0.12度以下、または、5度以上11度以下とすることにより製造される半導体基板の熱処理後の表面粗さがより低減され、6度以上9度以下とすることによって、この表面粗さが一層低減されるからである。また、傾斜角が6度以上9度以下の範囲では、熱処理後の表面粗さの傾斜角依存性が小さく安定している。よってスライスする工程において、スライス角度がばらついても、熱処理後のウェーハ表面平坦性が安定するという利点もある。
なぜなら、あらかじめ、種結晶を所望の傾斜角相当に傾けてシリコン単結晶インゴットを引上げることにより、スライス工程では、シリコン単結晶インゴットの長さ方向に対し概ね垂直にスライスすることになる。したがって、スライス加工が容易となるからである。また、概ね垂直にスライスすることにより、シリコン単結晶インゴット中、シリコンウェーハとして利用できずに廃棄する単結晶体積を少なくすることが可能となり、製造コストの削減が実現できるからである。
以上のようにして、後のウェーハ製造工程あるいは半導体デバイス製造工程で行われる表面平坦化熱処理後の表面粗さ(ラフネス)が向上し、このシリコンウェーハ上に形成されるMOSFETが高性能化するという作用・効果を有するシリコンウェーハを製造することが可能となる。
ここで、熱処理の雰囲気を、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中とするのは、これ以外の雰囲気では、シリコンウェーハ表面の原子の再構成が行われないため、シリコンウェーハ表面の平坦化されにくいためである。特に、酸化性ガスが混入すると、シリコンウェーハ表面が酸化されることにより、シリコン表面の原子の再構成が極めて困難になる。
また、熱処理を900℃以上1350℃以下の温度、30秒以上5時間以下の時間とするのは、これより低温または短時間の範囲では、熱処理による平坦化の実現が困難となるからである。また、これより高温または長時間の範囲では、シリコンウェーハの金属汚染が増大するからである。さらに、高温または長時間の範囲では、シリコンウェーハへのスリップ発生の可能性が高くなり、かつ、熱処理装置の部材寿命が短くなり現実的でないからである。
また、本実施の形態の製造方法で使われる熱処理装置も特に限定されるものではなく、例えば、バッチ式の縦型熱処理炉を用いても、あるいは、枚葉式のRTP(Rapid Thermal Processing)装置を用いても構わない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体基板およびその製造方法は、本発明の範囲に包含される。
チョコラルスキー法(CZ法)により、8インチの結晶面方位(110)のシリコン単結晶インゴットを製造した。引上げの際には、種結晶の(110)面を、水平にすることによって、シリコン単結晶インゴットの成長および引上げを行った。
このインゴットは、ボロンを不純物とするpタイプシリコン単結晶であり、抵抗率は9〜22Ωcmとした。
このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、(110)面に対する傾斜方向の(110)面上の方位角が、<100>方向に一致するように、すなわち、図2に示す方位角βが0度になるようにシリコン単結晶インゴットをスライスした。
また、(110)面に対し、0度から12度まで1度刻みの傾斜角(オフ角)の狙いでスライスすることにより、図2の角度αで示される傾斜角(オフ角)の異なるシリコンウェーハを準備した。
次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
以上のシリコンウェーハについて、任意の10μm×10μmの測定領域についてAFM(Nano Scope IIIa)により表面粗さ(ラフネス)を評価した。表面粗さの指標としては、RMS(Root Mean Square:平均二乗根)を用いた。結果は、図3に示す。
チョコラルスキー法(CZ法)により、8インチの結晶面方位(110)のシリコン単結晶インゴットを製造した。引上げの際には、種結晶の(110)面を、水平にすることよって、シリコン単結晶インゴットの成長および引上げを行った。
このインゴットは、ボロンを不純物とするpタイプシリコン単結晶であり、抵抗率は9〜22Ωcmとした。
このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、(110)面に対する傾斜方向の(110)面上の方位角が、<110>方向に一致するように、すなわち、図2に示す方位角βが90度になるようにシリコン単結晶インゴットをスライスした。
また、それぞれの方位角について、(110)面に対し、0度から12度まで1度刻みの傾斜角(オフ角)でスライスすることにより、図2の角度αで示される傾斜角(オフ角)の異なるシリコンウェーハを準備した。
次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
以上のシリコンウェーハについて、任意の10μm×10μmの測定領域についてAFM(Nano Scope IIIa)により表面粗さ(ラフネス)を評価した。表面粗さの指標としては、RMS(Root Mean Square:平均二乗根)を用いた。また比較のために、熱処理を行わないウェーハについても測定を行った。結果は、図3に示す。
チョコラルスキー法(CZ法)により、8インチの結晶面方位(110)のシリコン単結晶インゴットを製造した。このインゴットは、ボロンを不純物とするpタイプシリコン単結晶であり、抵抗率は9〜22Ωcmとした。 このシリコン単結晶インゴットを、切り出されるシリコンウェーハの表面の、(110)面に対する傾斜方向の(110)面上の方位角が、<100>方向に一致するように、すなわち、図2に示す方位角βが0度になるようにシリコン単結晶インゴットをスライスした。 また、(110)面に対し、傾斜角(オフ角)が0〜0.5度となるようにスライスすることにより、図2の角度αで示される傾斜角(オフ角)の異なるシリコンウェーハを準備した。 次に、スライスによって得られたシリコンウェーハを、フッ化水素−硝酸での洗浄を行った後に、ミラーポリッシングした。
Claims (12)
- 表面が{110}面に対して、0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)を有することを特徴とする半導体基板。
- 前記表面が{110}面に対して、6度以上9度以下の傾斜角(オフ角)を有することを特徴とする請求項1記載の半導体基板。
- 前記表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±26度の範囲にあることを特徴とする請求項1または請求項2記載の半導体基板。
- 前記表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±5度の範囲にあることを特徴とする請求項1または請求項2記載の半導体基板。
- 前記表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±2度の範囲にあることを特徴とする請求項1または請求項2記載の半導体基板。
- 前記半導体基板が、SixGe1−x(0≦x≦1)で形成されていることを特徴とする請求項1ないし請求項5いずれか一項に記載の半導体基板。
- 半導体単結晶インゴットを{110}面に対して0度以上0.12度以下、または、5度以上11度以下の傾斜角(オフ角)でスライスする工程を有することを特徴とする半導体基板の製造方法。
- 前記スライスする工程によって得られた半導体基板を、900℃以上1350℃以下の温度、30分以上5時間以下の時間、還元性ガス、不活性ガス、または、還元性ガスと不活性ガスとの混合ガス雰囲気中で熱処理する工程を有することを特徴とする請求項7記載の半導体基板の製造方法。
- 前記スライスする工程において、前記半導体基板の表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±26度の範囲となるようにスライスすることを特徴とする請求項7または請求項8記載の半導体基板の製造方法。
- 前記スライスする工程において、前記半導体基板の表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±5度の範囲となるようにスライスすることを特徴とする請求項7または請求項8記載の半導体基板の製造方法。
- 前記スライスする工程において、前記半導体基板の表面の、前記{110}面に対する傾斜方向の前記{110}面上の方位角が、<100>方向に対して±2度の範囲となるようにスライスすることを特徴とする請求項7または請求項8記載の半導体基板の製造方法。
- 請求項7ないし請求項11いずれか一項に記載の半導体基板の製造方法によって製造され、表面粗さがRms値で0.2nm以下であることを特徴とする半導体基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007277181A JP2008177529A (ja) | 2006-12-21 | 2007-10-25 | 半導体基板およびその製造方法 |
US11/960,061 US20080164572A1 (en) | 2006-12-21 | 2007-12-19 | Semiconductor substrate and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006344600 | 2006-12-21 | ||
JP2007277181A JP2008177529A (ja) | 2006-12-21 | 2007-10-25 | 半導体基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008177529A true JP2008177529A (ja) | 2008-07-31 |
Family
ID=39704301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007277181A Pending JP2008177529A (ja) | 2006-12-21 | 2007-10-25 | 半導体基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008177529A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206097A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体素子及び半導体装置 |
JP2012043892A (ja) * | 2010-08-17 | 2012-03-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
US11251041B2 (en) | 2018-08-02 | 2022-02-15 | Samsung Electronics Co., Ltd. | Substrate, integrated circuit device including the substrate, and method of manufacturing the integrated circuit device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004265918A (ja) * | 2003-02-07 | 2004-09-24 | Shin Etsu Handotai Co Ltd | シリコン半導体基板及びその製造方法 |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US20070241323A1 (en) * | 2006-04-18 | 2007-10-18 | International Business Machines Corporation | Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates |
-
2007
- 2007-10-25 JP JP2007277181A patent/JP2008177529A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004265918A (ja) * | 2003-02-07 | 2004-09-24 | Shin Etsu Handotai Co Ltd | シリコン半導体基板及びその製造方法 |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US20070241323A1 (en) * | 2006-04-18 | 2007-10-18 | International Business Machines Corporation | Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206097A (ja) * | 2009-03-05 | 2010-09-16 | Toshiba Corp | 半導体素子及び半導体装置 |
US8013396B2 (en) | 2009-03-05 | 2011-09-06 | Kabushiki Kaisha Toshiba | Semiconductor component and semiconductor device |
JP2012043892A (ja) * | 2010-08-17 | 2012-03-01 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ |
US11251041B2 (en) | 2018-08-02 | 2022-02-15 | Samsung Electronics Co., Ltd. | Substrate, integrated circuit device including the substrate, and method of manufacturing the integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100786881B1 (ko) | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 | |
KR100847112B1 (ko) | Igbt용 실리콘 단결정 웨이퍼 및 igbt용 실리콘단결정 웨이퍼의 제조방법 | |
US6165872A (en) | Semiconductor device and its manufacturing method | |
JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
JP2006351612A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
TWI468564B (zh) | 矽單晶基材及其製造方法 | |
KR101847481B1 (ko) | 실리콘 에피택셜 웨이퍼, 그의 제조 방법 | |
JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
JP5103745B2 (ja) | 高周波ダイオードおよびその製造方法 | |
JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2010003899A (ja) | シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法 | |
JP2008177529A (ja) | 半導体基板およびその製造方法 | |
JP2005142434A (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
WO2017018141A1 (ja) | エピタキシャルシリコンウェーハ | |
JP2005206391A (ja) | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 | |
JP2006120897A (ja) | 炭化珪素素子及びその製造方法 | |
JP2010062291A (ja) | 半導体基板及びその製造方法 | |
WO2021002363A1 (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
JP2008109014A (ja) | 半導体ウェーハおよびその製造方法 | |
JP2008166517A (ja) | 半導体基板の製造方法 | |
JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
KR20210003680A (ko) | 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121206 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |