TWI468564B - 矽單晶基材及其製造方法 - Google Patents

矽單晶基材及其製造方法 Download PDF

Info

Publication number
TWI468564B
TWI468564B TW101148038A TW101148038A TWI468564B TW I468564 B TWI468564 B TW I468564B TW 101148038 A TW101148038 A TW 101148038A TW 101148038 A TW101148038 A TW 101148038A TW I468564 B TWI468564 B TW I468564B
Authority
TW
Taiwan
Prior art keywords
single crystal
resistivity
atoms
concentration
growth
Prior art date
Application number
TW101148038A
Other languages
English (en)
Other versions
TW201329297A (zh
Inventor
Katsuhiko Nakai
Masamichi Ohkubo
Hikaru Sakamoto
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201329297A publication Critical patent/TW201329297A/zh
Application granted granted Critical
Publication of TWI468564B publication Critical patent/TWI468564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Description

矽單晶基材及其製造方法
本發明關於矽單晶基材及其製造方法，尤其是關於由柴可斯基方法生長的矽單晶切片形成的矽單晶基材及其製造方法。
安裝在汽車、家用電器或類似物上的功率元件應該有高的崩潰電壓，且基材電阻會影響其特性。因此，要求用作基材的矽晶圓電阻率高且變化少。
用於功率元件的基材的矽單晶主要用柴可斯基方法(CZ方法)製造。使用CZ方法，由於如硼和磷的摻雜物相對矽單晶的偏析係數小於1，矽熔體中的摻雜物濃度會隨著矽單晶生長而變高。因此，長成的矽單晶中的摻雜物濃度在生長軸方向變化，結果是，矽單晶的電阻率在生長軸方向變化。因此，電阻率難以控制。
日本專利早期公開第2003-137687號描述了抑制晶體生長方向電阻率變化的方法，該方法包括對應於25-30%的硼濃度向初始矽熔體加入磷並用柴可斯基方法生長晶體。
日本專利早期公開第2007-191350號描述了製造用於IGBT(絕緣柵雙極電晶體)的矽單晶晶圓的方法，其中晶圓的徑向電阻率變化不大於5%。
最近，用BCD(雙極電晶體、互補金屬氧化物半導體(CMOS)、和擴散金屬氧化物半導體(DMOS))方法形成的 功率半導體已經廣泛用於崩潰電壓為中壓(即至多200V)的應用。BCD方法是指一種方法技術，在該方法技術中整合了用於模擬控制的雙極晶體管、能快速運行並適用於數字控制電路的CMOS、及適用於控制功率MOSFET(金屬氧化物半導體場效應晶體管)的DMOS的方法控制。
在BCD方法中製造的用於功率元件的矽基材要求在基材上有均勻的電阻，在基材表面層有較少的氧沉澱物塊體微缺陷(BMD)，並且在基材厚度的中心有適中的BMD。
使用日本專利早期公開第2003-137687號中所述的方法，至多90%固化分率(solidified fraction)時的電阻率在生長轴方向的變化率高並且不能滿足對BCD元件的質量要求。此外，使用日本專利早期公開第2007-191350號中所述的方法，晶圓的徑向變化大並且不能滿足對BCD元件的品質要求。而且，日本專利早期公開第2007-191350號中所述的元件為IGBT，其為電流沿垂直於基材表面的方向流動的類型。因此，BMDs應該在跨越基材厚度方向上較少。然而，降低BMDs導致較低的吸除重金屬功能。
本發明因考慮到上述問題而產生，其中一個目標是提供矽單晶基材，該矽單晶基材在基材上有均勻的電阻，在基材表面層有較少的BMDs，並且在基材厚度的中心有適中的BMDs；並且提供製造矽單晶基材的方法。
根據本發明的矽單晶基材是由柴可斯基方法生長的矽單晶切片形成的矽單晶基材，並且具有以下特徵。矽單晶基材具有第一主 表面和與該第一主表面相對的第二主表面。矽單晶基材第一主表面中心的電阻率不低於50歐姆．公分，並且第一主表面的電阻率變化率不大於3%。元件形成區中之氧沉澱物塊體微缺陷的平均密度低於1×108 /立方公分，該元件形成區為位於第一主表面與第一主表面朝第二主表面深入50微米處的平面之間的區域。一個區域中之氧沉澱物塊體微缺陷的平均密度不低於1×108 /立方公分且不大於1×109 /立方公分，該區域為位於第一主表面朝第二主表面深入300微米處的平面與深入400微米處的平面之間的區域。
較佳地，以上矽單晶基材的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。
根據本發明的BCD元件具有以上矽單晶基材，以及形成在元件形成區中的CMOS、DMOS和雙極電晶體。
製造根據本發明的矽單晶基材的方法有以下步驟。製備初始矽熔體，該矽熔體的硼濃度不大於4×1014 原子/立方公分並且磷濃度對硼濃度的比例不低於0.42且不大於0.50。矽單晶用柴可斯基方法從初始矽熔體生長。矽單晶切片形成矽單晶基材。在生長矽單晶的步驟中，矽單晶應在這樣的條件下生長：矽單晶從矽熔點到1350℃的邊緣部分冷卻速率與中央部分冷卻速率的比例不低於1.4且不大於2.0，並且中央部分從1200℃到1100℃的冷卻速率不低於6℃/分鐘。矽單晶的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於 2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。
較佳地，本發明要保護的方法進一步包括從矽單晶切片的矽單晶基材的退火步驟。在退火步驟中，係在雜質濃度體積比不大於0.5%的惰性氣體氛圍中，或者在非氧化氛圍中，在不低於1200℃且不大於1250℃的溫度下進行熱處理，其時間不少於1小時且不長於8小時。
根據本發明，可以得到在基材中電阻均勻、在基材表面層BMD較低且在基材厚度中心的BMD適中的矽單晶基材。
在下文中参考附圖對本發明實施態樣進行描述。應注意，以下附圖中相同或相對應的元件分配了相同的附圖標記，並且不再對其重複說明。
(第一實施態樣)
根據本實施態樣的矽單晶基材的構造最初參考第1圖進行說明。
根據本實施態樣的矽單晶基材由柴可斯基方法生長的矽單晶1(參見第2圖)切片形成。參考第1圖，矽單晶基材10具有第一主表面101和與第一主表面101相對的第二主表面102。矽單晶基材10的表面層部分用作元件形成區100(位於第一主表面101與第一主表面101朝第二主表面102深入50微米處深度H1的平面之間的區域)。在元件形成區100，形成諸如雙極電晶體、CMOS和DMOS等的元件。從降低pn接面漏電流的角度來 看，元件形成區100較佳在BMD密度係低於矽單晶基材10的其它區域。元件形成區100中的BMD平均密度低於1×108 /立方公分。另一方面，在矽單晶基材10厚度方向的中央區域200(位於第一主表面101朝第二主表面102深入300微米處深度H2的平面與深入400微米處深度H3的平面之間的區域)較佳存在適中量的BMD。適中量的BMD是指BMD平均密度大約不低於1×108 /立方公分且不大於1×109 /立方公分。
矽單晶基材10第一主表面101的中心的電阻率不低於50歐姆．公分，並且第一主表面101的電阻率變化率不大於3%。較佳地，矽單晶基材10的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。
如果中央區域200中沿厚度方向的BMD平均密度低於1×108 /立方公分，則吸除重金屬的能力會與沒有產生BMD的FZ(floating zone，浮區)中的一樣高，判定為沒有吸除能力。另一方面，如果中央區域中沿厚度方向的BMD平均密度超過1×109 /立方公分，則元件形成區100中的BMD平均密度會超過1×108 /立方公分。較佳地，中央區域200中沿厚度方向的BMD平均密度不低於5×108 /立方公分且不高於1×109 /立方公分。
當元件形成區100中的BMD平均密度超過1×108 /立方公分時，pn接面的漏電流高於沒有產生BMD的FZ中的，因此功率半導體特性變差。較佳地，元件形成區100中的BMD平均密度不高於5×107 /立方公分。進一步較佳地，元件形成區100中的 BMD平均密度不高於1×107 /立方公分。已注意到，元件形成區100中的BMD平均密度不低於5×106 /立方公分且不高於1×108 /立方公分時不會造成pn接面漏電流的實際問題。元件形成區100中的BMD平均密度下限可以為5×106 /立方公分。
現參考第2圖說明用於生產根據本實施態樣的矽單晶的生產装置。
參考第2圖，矽單晶生產装置300主要具有室2、加熱器6、坩堝8、坩堝支撐軸13、上拉線14、冷卻結構21、和冷卻元件22。在室2的內壁上提供熱絕緣體3。在室2的上部提供用於引入諸如氬氣(Ar)的惰性氣體的氣體供應口4，並在室2的底部提供用於排出室2中的氣體的排氣口5。坩堝8充填用作源材料的矽熔體7。在坩堝8周圍提供加熱器6，矽熔體7可以通過將矽源材料熔融製造。坩堝支撐軸13從坩堝8的下端部分延伸到室的底部，並且通過坩堝支撐軸的驅動装置12旋轉支撑。上拉線14用來拉起矽單晶1，可通過上拉線驅動装置15垂直移動。控制元件19用來控制元件12和15。
冷卻結構21和冷卻元件22布置為圍繞著生成的矽單晶1，並且用來冷卻矽單晶1。冷卻結構21是允許液體冷卻劑在其中流動的結構。冷卻結構21是例如使用水作為冷卻劑並由不鏽鋼製成的水冷室。冷卻元件22用熱傳導率高的材料製成，並且布置以冷卻矽單晶1。熱傳導率和熱輻射因數高的物質可以用作為形成冷卻元件22的材料，例如，使用銀或銀合金。
參考第3圖說明生產本實施態樣的矽單晶基材的方法。
如第3圖所示，生產根據本實施態樣的矽單晶基材的方法用來製造用柴可斯基方法製造矽單晶，並且主要有矽熔體製備步驟S1、矽單晶生長步驟S2、矽單晶切割步驟S3、和矽單晶退火步驟S4。
首先，進行矽熔體製備步驟S1。在矽熔體製備步驟S1中，坩堝8充填矽源材料並且通過加熱器6加熱，如此矽源材料被熔融，以製備矽熔體7。將硼和磷加入到矽熔體7中。硼濃度不大於4×1014 原子/立方公分並且磷濃度與硼濃度的比例不低於0.42且不大於0.50。
為了製造p型矽單晶1，硼(B)作為p型雜質(受體)加入到矽熔體中，單晶最初從該矽熔體生長(以下稱為「初始矽熔體」)。此外，進一步加入磷(P)，磷是n型雜質(施體)並且相對於矽單晶1之偏析係數係低於硼。後續將說明向初始矽熔體加入電導率類型與硼相反並且相對於矽單晶之偏析係數低於硼的雜質磷的理由。
透過向矽熔體引入含氮化物薄膜的晶圓來加入氮。用二次離子質譜儀(SIMS，secondary ion mass spectroscope)測定切割長成的晶體得到的矽晶圓中的氮濃度。應注意，氮濃度不高於5×1014 原子/立方公分的晶圓不能透過SIMS測量，因此係採用根據以下等式計算得到的氮濃度。這樣的等式以下會詳细說明。
根據本發明的製造方法中加入氮的方法沒有特別限制，可以使用已知的方法。例如，在矽源材料溶解的同時引入氮氣的方法，在源材料溶解的同時用CVD等引入在其上沉積氮化物的矽基材 的方法等係經例示。此外，在氮的情况下，代表相對於熔體中雜質濃度的偏析係數k為7×10-4 ，其是在矽熔體固化後帶入到晶體的(W.Zulehner and D.Huber,Crystal Growth,Properties and Applications,p 28,Springer-Verlag,New York,1982)。
可以根據以下等式(等式1)計算從本發明製造方法中使用的矽熔體帶入到晶體中的氮的濃度。
等式1
晶圓中的氮濃度=k×(1-固化分率)(k-1) ×熔體中的氮濃度
應注意，熔體中的氮濃度也可以稱為初始熔體氮濃度。在此，發現矽晶體的固化分率(g)係符合以下等式(等式2)。
等式2
矽晶體的固化分率(g)=(結晶矽的品質)/(初始熔體質量)
接著實施矽單晶生長步驟S2。在矽單晶生長步驟S2中，矽單晶1用柴可斯基方法從初始矽熔體7生長。附著於晶種夾16上的晶種17放落到矽熔體7的表面，並浸在其中。然後，上拉線14通過上拉線驅動装置15捲起，從而拉起矽單晶1。矽單晶1經過錐形部分(擴展部分)的生長並長到目標直徑後，矽單晶1直線部分11生長到規定長度。在生長矽單晶1的步驟中，矽單晶1生長的條件包括：矽單晶1從矽熔點到1350℃的邊緣部分冷卻速率與中央部分冷卻速率的比例不低於1.4且不大於2.0。此外，矽單晶1在中央部分從1200℃到1100℃的冷卻速率不低於6℃/分鐘的條件下生長。矽單晶1的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。
在矽單晶生長步驟S2中矽單晶1的生長速度可以不低於0.9毫米/分鐘，並且晶體邊緣部分的冷卻速率可以高達晶體中央部分冷卻速率至少1.4倍。在此，冷卻速率是指晶體生長過程中從矽熔點到1350℃的平均值，這是從矽熔點到1350℃晶體生長的軸方向的平均溫度梯度(℃/毫米)乘以生長速度(毫米/分鐘)，計算得到的值。低於0.9毫米/分鐘的生長速度並非較佳，因為生產效率差。低於晶體中央部分冷卻速率的1.4倍的晶體邊緣部分冷卻速率會導致在冷卻矽單晶1上的效率更差，導致低於0.9毫米/分鐘的生長速度和更差的生產效率。考慮到可以實現的用於生長矽單晶1的裝置能力，生長速度的上限是1.9毫米/分鐘，並且晶體邊緣部分冷卻速率的上限是高達晶體中央部分冷卻速率的兩倍。
矽單晶1透過冷卻結構21和布置為圍繞著生長的矽單晶1的冷卻元件22(圖2)冷卻。矽單晶1的輻射光入射到由熱傳導率高的材料製成的冷卻元件22上。冷卻元件22連接到冷卻結構21上，以保持低溫。因此，與矽單晶1的輻射熱交換效率良好，可以改善矽單晶1的冷卻速率。
如果中央部分從1200℃冷卻到1100℃的速率低於6℃/分鐘，則元件形成區100中的BMD平均密度會超過1×108 /立方公分。由於直徑更大，矽單晶不容易冷卻，因此，在晶體直徑不 小於200毫米的情况下，認為8℃/分鐘是可以實現的上限。
如果矽單晶1中氧濃度低於5.0×1017 原子/立方公分，厚度中央區域200中的BMD平均密度會低於1×108 /立方公分。另一方面，如果矽單晶1中氧濃度超過7.0×1017 原子/立方公分，元件形成區100中的BMD平均密度將超過1×108 /立方公分。較佳地，矽單晶1中的氧濃度不低於5.0×1017 原子/立方公分且不高於6.0×1017 原子/立方公分。應注意，係使用日本電子資訊技術產業協會(Japan Electronics and Information Technology Industries Association，JEITA)定義的比例因子(3.03×1017 /cm2 )計算得到的值作為氧濃度。具體地，在矽晶體中使用透過紅外吸收(ex-JEIDA-61)的填隙原子氧含量的標準測試方法(Standard Test Method for Interstitial Atomic Oxygen Content)。
隨著矽單晶1生長並隨著由石英製成的坩堝熔融，將氧引入到熔體中。通過控制如石英坩堝轉速和拉晶爐氣體流量之類的生長條件，可以調節晶體中的氧濃度。
如果矽單晶1中氮濃度低於2.0×1013 原子/立方公分或超過4.0×1014 原子/立方公分，元件形成區100中的BMD平均密度將超過1×108 /立方公分。較佳地，矽單晶1中的氮濃度不低於1.0×1014 原子/立方公分且不高於4.0×1014 原子/立方公分。
然後，進行矽單晶切割步驟S3。在矽單晶切割步驟S3中，最初，將直線部分11生長到規定長度，然後停止上拉線14的捲繞。然後，降低坩堝8，從矽熔體7切割矽單晶1。然後，沿着垂直於矽單晶1的生長轴方向的平面切割矽單晶1。如此得到矽 單晶基材10。
然後，可以進行矽單晶退火步驟S4。在矽單晶退火步驟中，通過切割矽單晶1製造的矽單晶基材10得到退火。在退火步驟中，在雜質濃度體積比不大於0.5%的惰性氣體氛圍中，或在非氧化氛圍中，在不低於1200℃且不大於1250℃的溫度下進行熱處理，其時間不少於1小時且不長於8小時。在非氧化氛圍中在不低於1200℃且不大於1250℃的溫度下進行不少於1小時且不長於8小時的熱處理過程，形成的氧化物層被抑制為2奈米或更薄。
根據本實施態樣中的製造方法，可以製造p型矽單晶1，在該p型矽單晶1中沿生長中心軸L1的電阻率不低於50歐姆．公分，沿生長中心軸L1的電阻率變化率不大於10%，並且在垂直於生長中心軸L1的截面中的電阻率變化率不大於3%。以下說明理由。應注意，電阻率變化率是指以下等式定義的值。
等式3
電阻率變化率=(電阻率最大值-電阻率最小值)/(電阻率最大值)
第4圖是圖表，顯示矽單晶1固化分率與矽單晶1中雜質濃度之間關係的模擬結果。第4圖中的橫座標表示矽單晶1的固化分率，第4圖中的縱座標表示矽單晶1中的雜質濃度。第5圖是圖表，顯示矽單晶1固化分率與電阻率之間關係的測量結果和模擬結果。第5圖中的橫座標表示矽單晶1的固化分率，第5圖中的縱座標表示矽單晶1的電阻率。第5圖中的點圖表示實際測量結 果，而線圖則表示模擬結果。第5圖中黑格所示的數據顯示了硼單獨加入到矽熔體中的情況。第5圖中黑圈所示的數據顯示了硼和磷加入到矽熔體中的情况。
如第4圖所示，在硼單獨加入到初始矽熔體的情況下，隨著矽單晶1生長(即固化分率變得更高)，矽單晶1中的雜質濃度呈指數增加。結果如第5圖所示，隨著矽單晶1生長，矽單晶1的電阻率下降。這是因為硼相對矽單晶1的偏析係數k為約0.78，小於1，因此，隨着矽單晶1生長，矽熔體中發生硼冷凝，帶入到矽單晶1的硼的比例變得更高。
類似地，在磷單獨加入到初始矽熔體的情況下，矽單晶1中的雜質濃度也隨著矽單晶1生長呈指數增加。另一方面，磷相對矽單晶1的偏析係數k為約0.38，這低於硼的偏析係數。因此，磷在矽熔體中隨著矽單晶1生長的冷凝速率(速度)大於硼的情況。因此，隨着矽單晶1生長的電阻率下降速率也大於加入硼的情况。
由於硼為p型雜質，向矽單晶1加入硼會產生電洞，作為矽單晶1中的p型載子。由於磷為n型雜質，向矽單晶1加入磷會產生電子，作為矽單晶1中的n型載子。
在加入硼和磷的矽單晶1中，產生的載子導電類型彼此相反，互相抵消。因此，在p型半導體製造中與硼一起向矽單晶1加入磷，矽單晶1中的p型載子密度會下降，電阻率會增加。
此外，在加入磷的情況下，雜質濃度隨著矽單晶1生長的增長率高於加入硼的情況。因此，通過增加磷濃度提高n型載子密 度，可消除p型載子密度隨著矽單晶1生長因硼濃度增加而提高，可以防止電阻率隨著矽單晶1生長而下降。具體地，通過將初始矽熔體中磷濃度與硼濃度的比例(以下稱為「P/B比」)設定為適當的值，可以防止電阻率隨著矽單晶1的生長而下降。由於加入到初始矽熔體的硼和磷濃度足夠低，認為硼和磷相對矽單晶1獨立分離。
具體地，如第4圖所示，通過選擇初始矽熔體的P/B比，使矽單晶1生長過程中矽單晶中的硼濃度和磷濃度之間的差恆定，可以保持隨矽單晶1生長的電阻率值恆定，如第5圖所示。作為得到第5圖數據的條件，加入到初始矽熔體的硼濃度設定為1.6×1014 原子/立方公分，並且P/B比設定為0.45。
第6圖為圖表，顯示了矽單晶1固化分率與電阻率之間的關係對初始矽熔體P/B比的依賴度的模擬結果。第6圖中的橫座標表示矽單晶1的固化分率。第6圖中的縱座標表示矽單晶1的電阻率比。第6圖所示的9個數據為P/B比設定為0.3、0.38、0.4、0.42、0.45、0.47、0.5、0.55和0.6時得到的資料，此係按固化分率設定為0時電阻率較大的次序。在此，電阻率比由以下等式定義。
等式4
電阻率比=(某一固化分率時的電阻率-所關注晶體的電阻率最小值)/(所關注晶體的電阻率最大值)
根據第6圖所示的模擬結果可以看出，透過將初始矽熔體的P/B比設定為0.42至0.55，固化分率限制在0至0.80，沿著生長 中心軸的電阻率變化率可以降低至10%或更低。然而，如以後將說明，為了降低垂直於生長中心軸的截面中的電阻率變化率，P/B比應設定為0.42至0.50。應注意，固化分率限定在0至0.80的原因也會在以後說明。
在此，當初始矽熔體的P/B為0.42至0.50時，會發生這樣的現象：矽單晶1的電阻率在固化分率0.7的附近隨著矽單晶1的生長開始增加(在下文中，電阻率開始增加的點稱為「拐點」)。該現象表示矽單晶1中的p型載子(電洞)開始減少，其產生原因是矽單晶1中磷的增長率超過硼的增長率。
在本實施態樣中，進行到產生拐點時，沿著生長中心軸的電阻率變化率下降。只要矽單晶1中磷濃度不超過硼濃度，產生拐點之後的矽單晶1還是保持p導電類型，矽單晶用於功率元件晶圓上不會出現問題。
透過進一步降低沿著生長中心軸的電阻率變化率，可以進一步降低垂直於生長中心軸的截面中的電阻率變化率。其原因以下將說明。
第7圖為示意圖，顯示了矽單晶1用CZ方法生長期間矽固-液介面(矽熔體和矽單晶1之間的邊界表面)。如第7圖所示，矽單晶1生長期間矽固-液介面的形狀沿矽單晶1的生長中心軸L1方向凸出。點A指示當前固-液介面和生長中心軸L1之間的交叉點。點B2指示包括點A的矽單晶1水平截面A1(垂直於生長中心軸的截面)和矽單晶1的側表面之間的交叉點。點B1指示過去的固-液介面和生長中心軸L1之間的交叉點。點A和點B1 之間的距離用△Z表示，點A和點B1之間的電阻率差用△R表示(參見第8圖)。
第8圖為圖表，顯示矽單晶1的電阻率與在生長中心軸上的位置之間的關係。第8圖中的橫座標表示在矽單晶1的生長中心軸上的位置。第8圖中的縱座標表示矽單晶1的電阻率。在此，由於固-液介面上的電阻率是恆定的，第7圖中點B1和點B2的電阻率相同。另一方面，點A和點B1之間的電阻率變化對應於沿生長中心軸L1的電阻率變化率，而點A和點B2之間的電阻率變化對應於垂直於生長中心軸L1的截面A1中的電阻率變化率。因此，為了降低垂直於生長中心軸L1的截面A1中的電阻率變化率，應該使沿生長中心軸L1方向的電阻率斜率△R/△Z更緩。根據圖6中的模擬，為了使電阻率的斜率更緩，將固化分率上限和P/B比設定在一定的範圍內是有效的。由於在固化分率超過0.80的區域中，在任何P/B比時電阻率斜率都是高的，垂直於生長中心軸L1的截面中的電阻率變化率超過3%。在固化分率限制在0至0.80的情況下，透過將初始矽熔體中的P/B比設定在不低於0.42且不大於0.50的範圍，在垂直於生長中心軸L1的截面中的電阻率變化率不大於3%，如在後面說明的實施例中所顯示。更佳地，如將在後面說明的實施例中所顯示，在固化分率限制在0至0.80的情況下，透過將初始矽熔體中的P/B比設定在不低於0.42且不大於0.47的範圍，在垂直於生長中心軸的截面中的電阻率變化率可不大於3%。在固化分率限制在0至0.80的情況下，當P/B比大於0.50且不大於0.55時，晶體底 側的電阻率斜率變大，因此在垂直於生長中心軸L1的截面中的電阻率變化率超過了3%。通過將固化分率限制在低於0.80，在垂直於生長中心軸L1的截面中的電阻率變化率可不大於3%，甚至在P/B比大於0.50且不大於0.55的情況下。然而，將固化分率限制在低於0.80並非較佳，因為生產效率會變差。
為了降低垂直於生長中心軸的截面中的電阻率變化率，控制晶體生長過程中冷卻矽單晶1的條件也是有效的，這樣可使固-液介面形狀變平，也即降低第7圖中的△Z。然而，在此情況下，晶體邊緣部分冷卻速率應該低於晶體中央部分冷卻速率的1.4倍，較佳1倍。如前面所述，隨著邊緣部分冷卻速率下降，冷卻矽單晶1的效率變差並且生長率低於0.9毫米/分鐘，這導致生產效率變差。本發明可以減輕電阻率變化，而不會降低矽單晶1生長的生產效率。
通過控制晶體邊緣部分冷卻速率和晶體中央部分冷卻速率，從而達到5-15毫米的△Z值，垂直於生長中心軸L1的截面中的電阻率變化率可以不大於3%，同時保持生產效率。通過將晶體邊緣部分冷卻速率與晶體中央部分冷卻速率的比設定在1.4或更高至2.0或以下，可以將△Z值控制在5至15毫米。
根據本實施態樣，垂直於生長中心軸的截面中的電阻率變化率可以降低，而不用使用如MCZ(施加磁場柴可斯基(Magnetic filed applied Czochralski))之類的特殊設備，在MCZ中晶體在施加磁場時生長，因此可以降低製造成本。
在以下所述的實施例中試圖對垂直於矽單晶1生長中心軸L1 的截面A1中的電阻率變化率進行實際測量。
應注意，從本實施態樣得到的矽單晶1切割的晶圓可以直接用作用於功率元件的晶圓，或者可以使用已經過後面所述的高溫熱處理的晶圓。
較佳在非氧化氛圍中實行高溫熱處理，因為在氧化氛圍的退火過程中，氣孔或其它原生缺陷不能充分除去。非氧化氛圍是指不含諸如氧的氧化氣體的氛圍，包括惰性氛圍和還原氛圍。惰性氛圍是指充填，例如，諸如氬、氦、氖、氮等惰性氣體的氛圍。還原氛圍是指存在諸如氫、一氧化碳、氨等還原氣體的氛圍。
用於晶圓熱處理的溫度為1150至1250℃，較佳1175至1215℃，並且更佳1185至1200℃。
如果晶圓熱處理溫度低於1150℃，退火過程中氣孔或其他原生缺陷不能充分除去。或者，如果溫度超過1250℃，爐的一個元件會明顯劣化。
晶圓熱處理的時間不短於10分鐘且不長於2小時，較佳不短於30分鐘且不長於1.5小時，並且更佳不短於50分鐘且不長於1小時。
如果晶圓熱處理時間短於10分鐘，退火過程中氣孔或其它原生缺陷不能充分除去。或者，如果時間超過2小時，生產效率會變差，而這並非所願。
在根據本實施態樣的製造方法中可以使用商業途徑可得到的熱處理爐(或反應室)實行熱處理(退火)，並且對爐沒有特別限制。應注意，熱處理過程中有必要避免氧化物層生長到2奈米或 更高，因為氧化物層附著到表面會在退火過程中阻止收縮和消除缺陷。具體地，有必要採取這樣一類措施，如盡可能降低熱處理過程中大氣氣體中引入的雜質，或者盡可能降低矽晶圓插入爐中時從環境吸入空氣。例如，較佳以雜質抑制到5ppma或更低之諸如氬的惰性氣體作為所使用的氛圍氣體。
現說明本實施態樣中製造矽單晶基材的方法的作用和效果。
根據本實施態樣中製造矽單晶基材的方法，可以得到矽單晶1基材，其中元件形成區100中的BMD平均密度低於1×108 /立方公分，該元件形成區為晶圓的表面層部分，沿厚度方向的中央區域200中的BMD平均密度大約不低於1×108 /立方公分且不大於1×109 /立方公分，第一主表面101的中心的電阻率不低於50歐姆．公分，並且第一主表面101的電阻率變化率不大於3%。
此外，當以上矽單晶1基材經過退火處理，元件形成區100中的BMD密度可以降低。
(第二實施態樣)
參考第9圖對根據本實施態樣的BCD元件進行說明。
在根據本實施態樣的BCD元件製造中，使用具有第一實施態樣所述特徵的矽單晶基材10。如第9圖所示，BCD元件在元件形成區100中主要有區域I、區域II、和區域III。雙極電晶體30形成在區域I中，雙極電晶體30具有，例如，集極區32、基極區33、射極區34、集極35、基極36、射極37、和元件絕緣薄膜31。CMOS 40形成在區域II中，CMOS 40具有，例如，N井區(well region)42、P井區43、N井區44、N區45、P區46、 閘極47、閘絕緣薄膜48、和一元件絕緣薄膜41。DMOS 50形成在區域III中，DMOS 50含有，例如，N井區52、P區53、N區54、閘極55、閘絕缘薄膜56、和元件絕缘薄膜51。
如上所述，以BCD方法製造的功率半導體用於崩潰電壓為中壓，即，高達200V的應用。矽單晶基材10的電阻率最高為約100歐姆．公分，在此情況下空乏層的延伸最大為50微米。如果空乏層中存在BMD，在施加反向偏壓期間pn接面的漏電流增加。因此，位於基材表面與離基材表面50微米的平面之間的區域(元件形成區100)中的BMDs會降低。
本第一實施態樣中矽單晶基材10的元件形成區100中的BMDs平均密度低於1×108 /立方公分。此外，沿矽單晶基材10厚度方向的中央區域(位於第一主表面101朝第二主表面102深入300微米處的平面與深入400微米處的平面之間的區域)中的BMDs平均密度大約不低於1×108 /立方公分且不大於1×109 /立方公分。因此，使用這類基材的本第二實施態樣中的BCD元件可以在元件形成區100中實現pn接面的電流降低。此外，由於在厚度中心區域200存在適中的BMDs，重金屬也會被吸除。
實施例
對根據本發明實施態樣製造矽單晶的方法的本發明實施例和比較例進行說明。
使用以CZ方法製造矽單晶的裝置300，生長直徑為200毫米的矽單晶(錠)。在此，初始矽熔體的硼濃度和磷濃度顯示如下，晶種浸在初始矽熔體中以生長矽單晶。生長晶體的速率設定 為0.9毫米/分鐘，晶體邊緣部分冷卻速率設定為晶體中央部分冷卻速率的1.9倍。為了製造根據本發明實施例1至5和比較例1至3的矽單晶，加入到初始矽熔體的硼和磷的濃度設定如下。
(本發明實施例1)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.6×1014 原子/立方公分，達到的磷濃度為7.2×1013 原子/立方公分(磷濃度與硼濃度之比為0.45)。
(本發明實施例2)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為4.0×1014 原子/立方公分，達到的磷濃度為1.8×1014 原子/立方公分(磷濃度與硼濃度之比為0.45)。
(本發明實施例3)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.1×1014 原子/立方公分，達到的磷濃度為4.6×1013 原子/立方公分(磷濃度與硼濃度之比為0.42)。
(本發明實施例4)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.6×1014 原子/立方公分，達到的磷濃度為7.5×1013 原子/立方公分(磷濃度與硼濃度之比為0.47)。
(本發明實施例5)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.6×1014 原子/立方公分，達到的磷濃度為8.0×1013 原子/立方公分(磷濃度與硼濃度之比為0.50)。
(比較例1)
將硼加入到初始矽熔體中，使達到的硼濃度為1.0×1014 原子/立方公分。
(比較例2)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.4×1014 原子/立方公分，達到的磷濃度為4.2×1013 原子/立方公分(磷濃度與硼濃度之比為0.30)。
(比較例3)
將硼和磷加入到初始矽熔體中，使達到的硼濃度為1.8×1014 原子/立方公分，達到的磷濃度為9.9×1013 原子/立方公分(磷濃度與硼濃度之比為0.55)。
將長成的矽單晶垂直於生長中心軸切割成片，從而形成切片晶圓。然後，沿著生長中心軸方向從多個位置選取切片晶圓，然後鏡面磨光。如此製得晶圓。將得到的晶圓在1200℃下在氬氣氛圍中進行高溫處理。
用四點探針法測定所得到晶圓50毫米半徑的點和90毫米半徑的點的每個中心的電阻率。每個晶圓的中心點電阻率的測量結果替代到等式3中，由此計算沿矽單晶生長中心軸的電阻率變化率。此外，將每個矽晶圓50毫米半徑的點和90毫米半徑的點的每個中心的電阻率測量結果代換到等式3中，由此類似地計算矽單晶中徑向的電阻率變化率。
參考表1說明本發明實施例1的結果。
表1顯示了相對於一個位置的固化分率，晶圓中心的電阻率和 晶圓中徑向的電阻率變化率的結果，該位置為從根據本發明實施例1製造的矽單晶選取晶圓的位置。
根據表1，在固化分率不大於0.80的位置，沿著矽單晶生長中心軸的電阻率最小值(對應於晶圓中心的電阻率)為130歐姆．公分，沿生長中心軸的電阻率變化率為7.1%，而垂直於生長中心軸的截面中的電阻率變化率最大值為1.4%。
即，可以實現以下矽單晶的製造：沿矽單晶生長中心軸的電阻率不低於50歐姆．公分、沿生長中心軸的電阻率變化率不大於 10%、且垂直於生長中心軸的截面中的電阻率變化率不大於3%。
應注意，在本發明實施例中所得到的矽單晶中，在固化分率超過0.80的位置徑向的電阻率變化率係超過3%。
參考表2說明比較例1的結果。
表2顯示了相對於一個位置的固化分率，矽晶圓中心的電阻率和矽晶圓中徑向的電阻率變化率的結果，其中該矽晶圓係取自比較例1所製造的矽單晶。
根據表2，在固化分率不大於0.80的位置，沿著矽單晶生長中心軸的電阻率最小值(對應於晶圓中心的電阻率)不低於114歐姆．公分，沿生長中心軸的電阻率變化率為29.6%，而垂直於生長中心軸的截面中的電阻率變化率最大值為4.0%。
即，不能實現以下矽單晶的製造：沿矽單晶生長中心軸的電阻 率不低於50歐姆．公分、沿生長中心軸的電阻率變化率不大於10%、且垂直於生長中心軸的截面中的電阻率變化率不大於3%。
參考表3說明本發明實施例1至5和比較例1至3的結果。
表3顯示了根據每個本發明實施例和每個比較例製造的矽單晶中晶圓中心的電阻率結果、沿生長中心軸的電阻率變化率、和垂直於生長中心軸的截面中的電阻率變化率，以及初始矽熔體中每種雜質濃度。
根據表3，在本發明實施例1至5中，在固化分率不大於0.80的位置，沿著矽單晶生長中心軸的電阻率最小值為50至175歐姆．公分，沿生長中心軸的電阻率變化率為4.7至8.9%，而垂直於生長中心軸的截面中的電阻率變化率最大值為1.4至2.5%。
即，本發明每個實施例中得到的矽單晶可以滿足要求用來滿足用於功率元件的矽單晶晶圓規格的矽單晶規格，能使沿矽單晶生長中心軸的電阻率不低於50歐姆．公分，沿生長中心軸的電阻率變化率不大於10%，並且垂直於生長中心軸的截面中的電阻率變化率不大於3%。
此外，在本發明實施例1至4中，在固化分率不大於0.80的位置，垂直於生長中心軸的截面中的電阻率變化率不大於2%。
另一方面，在比較例1至3中，在固化分率不大於0.80的位置，沿著矽單晶生長中心軸的電阻率最小值為114至124歐姆．公分，沿生長中心軸的電阻率變化率為7.3至29.8%，而垂直於生長中心軸的截面中的電阻率變化率最大值為3.3至4.0%。
即，就沿生長中心軸的電阻率變化率和垂直於生長中心軸的截面中的電阻率變化率而言，比較例中得到的矽單晶不能滿足要求用來滿足用於功率元件的矽單晶晶圓規格的矽單晶規格。
應注意本發明實施例1至4和比較例1至3中製造的矽單晶沿生長中心軸的電阻率變化率和徑向的電阻率變化率之間的關係，存在以下趨勢：隨著沿生長中心軸的電阻率變化率變大，徑向的電阻率變化率也變大。
根據本發明實施例中上述測量結果，顯示使用根據本實施態樣 的製造矽單晶方法，即，通過將初始矽熔體中硼濃度設定為4×1014 原子/立方公分或更低並且將磷濃度與硼濃度之比設定為0.42或以上和0.50或更低，可以製造以下p型矽單晶：在固化分率不大於0.80的位置，沿生長中心軸的電阻率不低於50歐姆．公分、沿生長中心軸的電阻率變化率不大於10%、且垂直於生長中心軸的截面中的電阻率變化率不大於3%。
此外，顯示通過將初始矽熔體中硼濃度設定為4×1014 原子/立方公分或更低並且將磷濃度與硼濃度之比設定為0.42或以上和0.47或更低，可以製造以下p型矽單晶：在固化分率不大於0.80的位置、沿生長中心軸的電阻率不低於50歐姆．公分、沿生長中心軸的電阻率變化率不大於10%、並且垂直於生長中心軸的截面中的電阻率變化率不大於2%。
進一步實施例
對根據本發明實施態樣之製造矽單晶之方法的本發明實施例和比較例進行說明。
根據本發明實施例6至11和比較例4至8的矽單晶晶圓製造如下。最初，製備初始矽熔體，該初始矽熔體已經在本發明實施例1中所述的條件下加入磷和硼。將氮加入到初始矽熔體，加入氮的方法如第一實施態樣中所說明。矽單晶在這樣的條件下生長：中央部分從1200℃冷卻到1100℃的速率不低於6℃/分鐘，並且矽單晶的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。矽單晶晶體生長軸 方向的電阻率變化率不大於10%並且垂直於中心軸的截面中的電阻率變化率不大於3%。沿著垂直於生長軸的平面切割矽單晶，製造矽單晶晶圓。
矽單晶晶圓經受以下熱處理，作為BCD元件模擬熱處理。在第一步驟中，1000℃溫度下氧氛圍中的熱處理進行12分鐘。在第二步驟中，1200℃溫度下氬氛圍中的熱處理進行240分鐘。第二步驟重複3次。在第三步驟中，670℃溫度下氮氛圍中的熱處理進行80分鐘。在第四步驟中，1100℃溫度下水蒸汽氛圍中的熱處理進行120分鐘。在第五步驟中，630℃溫度下氮氛圍中的熱處理進行100分鐘。在第六步驟中，1000℃溫度下氮氛圍中的熱處理進行180分鐘。
為了製造根據本發明實施例6至11和比較例4至8的矽單晶基材，矽單晶中的氧濃度和氮濃度以及矽單晶中央部分從1200℃到1100℃的冷卻速率設定如下。
(本發明實施例6)
矽單晶中的氧濃度設定為7.0×1017 原子/立方公分，其中的氮濃度設定為2.2×1013 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為8.0℃/分鐘。
(本發明實施例7)
矽單晶中的氧濃度設定為7.0×1017 原子/立方公分，其中的氮濃度設定為1.5×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為7.0℃/分鐘。
(本發明實施例8)
矽單晶中的氧濃度設定為6.0×1017 原子/立方公分，其中的氮濃度設定為1.5×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為7.0℃/分鐘。
(本發明實施例9)
矽單晶中的氧濃度設定為5.0×1017 原子/立方公分，其中的氮濃度設定為4.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為6.0℃/分鐘。
(本發明實施例10)
矽單晶中的氧濃度設定為6.0×1017 原子/立方公分，其中的氮濃度設定為2.1×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為7.0℃/分鐘。
(本發明實施例11)
矽單晶中的氧濃度設定為6.0×1017 原子/立方公分，其中的氮濃度設定為1.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為7.0℃/分鐘。
(比較例4)
矽單晶中的氧濃度設定為6.0×1017 原子/立方公分，其中的氮濃度設定為7.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為8.0℃/分鐘。
(比較例5)
矽單晶中的氧濃度設定為8.0×1017 原子/立方公分，其中的氮濃度設定為1.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為8.0℃/分鐘。
(比較例6)
矽單晶中的氧濃度設定為7.0×1017 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為8.0℃/分鐘。沒有加入氮。
(比較例7)
矽單晶中的氧濃度設定為4.5×1017 原子/立方公分，其中的氮濃度設定為1.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為8.0℃/分鐘。
(比較例8)
矽單晶中的氧濃度設定為6.0×1017 原子/立方公分，其中的氮濃度設定為1.0×1014 原子/立方公分，從1200℃到1100℃的中央部分冷卻速率設定為5.0℃/分鐘。
本發明實施例6至11滿足條件：矽單晶中央部分從1200℃冷卻到1100℃的速率不低於6℃/分鐘，並且矽單晶的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。比較例4至8未滿足以上條件。此外，在本發明實施例10和11以及比較例4至8中，退火在氬氛圍中進行。在退火步驟中，矽單晶基材在不低於1200℃的溫度下經過不少於1小時且不長於8小時的熱處理。
現對測定BMD平均密度的方法進行說明。
切開矽晶圓，用Raytex公司製造的BMD分析器MO-4測定矽晶圓中的BMDs。讓與晶圓表面平行的雷射入射到切面上，檢測 來自晶圓表面的散射光。平面中測量點的位置設在晶圓中心。讓雷射入射到離晶圓表面10微米、20微米、30微米、40微米、和50微米深的位置上，並且找出每個深度的BMD密度。採用BMD密度的平均值作為擴展到深入晶圓表面50微米深的區域的BMD平均密度。
此外，讓雷射以10微米的間隔入射到離晶圓表面深度為300微米至400微米部分的位置上，並且找出每個深度的BMD密度。採用BMD密度的平均值作為離晶圓表面300至400微米深的區域的BMD平均密度。應注意，用本測量方法的BMD密度的下限值為5×106 原子/立方公分。低於下限值的BMD平均密度用「-」表示。
參考表4說明本實施例的結果。
如表4所示，位於離根據本發明實施例6至11的矽單晶基材的晶圓表面300微米深的平面與離晶圓表面400微米深的平面之間的區域的BMD平均密度不低於3.1×108 /立方公分且不大於9.1×108 /立方公分。此外，位於根據本發明實施例6至11的矽單晶基材晶圓表面與離晶圓表面50微米深的平面之間的區域的BMD平均密度不低於5.5×106 /立方公分且不大於7.3×107 /立方公分。另一方面，從根據比較例4至8的矽單晶基材晶圓表面擴展50微米深的平面的區域的BMD平均密度顯示一不低於1.5×108 /立方公分的高值。
進一步，從根據本發明實施例10至11的矽單晶基材晶圓表面擴展到50微米深的平面的區域的BMD平均密度不低於5.5×106 /立方公分且不大於7.3×106 /立方公分，該矽單晶基材在不低於1200℃時在氬氛圍已經過退火處理1小時或8小時，其BMD平均密度低於未經過退火處理的本發明實施例6至9的BMD密度。
根據以上結果，顯示出，切割如下所述的矽單晶所製造的矽單晶基材中，位於晶圓表面與離晶圓表面50微米的平面之間的區域中的BMD平均密度低於1×108 /立方公分，並且位於離晶圓表面300微米的平面與離晶圓表面400微米的平面之間的區域中的BMD平均密度不低於1×108 /立方公分且不大於1×109 /立方公分：該矽單晶中央部分從1200℃冷卻到1100℃的速率不低於6℃/分鐘並且矽單晶的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分並且氮濃度不低於2.0×1013 原 子/立方公分且不大於4.0×1014 原子/立方公分。
進一步，還顯示矽單晶基材在不低於1200℃時在氬氛圍中經過不小於1小時且不長於8小時時間的退火處理，可以進一步降低位於晶圓表面與離晶圓表面50微米的平面之間的區域中的BMD平均密度。
應當理解，本說明書中公開的實施態樣和實施例於各方面都是示範性與非限制性的。本發明的範圍由請求項所定義，而不是以上實施態樣和實施例，旨在包括等同於請求項之範圍和含義內的任何修改。
10‧‧‧矽單晶基材
100‧‧‧元件形成區
101‧‧‧第一主表面
102‧‧‧第二主表面
200‧‧‧中央區域
BMD‧‧‧塊體微缺陷
H1,H2,H3‧‧‧深度
1‧‧‧矽單晶
2‧‧‧室
3‧‧‧熱絕緣體
4‧‧‧氣體供應口
5‧‧‧排氣口
6‧‧‧加熱器
7‧‧‧矽熔體
8‧‧‧坩堝
11‧‧‧直線部份
12‧‧‧坩堝支撐軸的驅動裝置
13‧‧‧坩堝支撐軸
14‧‧‧上拉線
15‧‧‧上拉線驅動裝置
16‧‧‧晶種夾
17‧‧‧晶種
19‧‧‧控制元件
21‧‧‧冷卻結構
22‧‧‧冷卻元件
300‧‧‧矽單晶生產裝置
L1‧‧‧生長中心軸
A,B1,B2‧‧‧點
A1‧‧‧水平截面
△Z‧‧‧距離
△R‧‧‧電阻率差
30‧‧‧雙極電晶體
31‧‧‧元件絕緣薄膜
32‧‧‧集極區
33‧‧‧基極區
34‧‧‧射極區
35‧‧‧集極
36‧‧‧基極
37‧‧‧射極
40‧‧‧CMOS
41‧‧‧元件絕緣薄膜
42‧‧‧N井區
43‧‧‧P井區
44‧‧‧N井區
45‧‧‧N區
46‧‧‧P區
47‧‧‧閘極
48‧‧‧閘絕緣薄膜
50‧‧‧DMOS
51‧‧‧元件絕緣薄膜
52‧‧‧N井區
53‧‧‧P區
54‧‧‧N區
55‧‧‧閘極
56‧‧‧閘絕緣薄膜
第1圖為示意圖，顯示了根據第一實施態樣的矽單晶基材。
第2圖為示意圖，顯示了製造根據第一實施態樣的矽單晶基材的製造裝置。
第3圖為流程圖，示意性顯示了製造根據第一實施態樣的矽單晶基材的方法。
第4圖顯示模擬(simulation)結果，顯示了矽單晶固化分率與矽單晶中雜質濃度之間的關係。
第5圖顯示測量結果和模擬結果，顯示了矽單晶固化分率與電阻率之間的關係。
第6圖為圖表，顯示了矽單晶固化分率與電阻率之間的關係對初始矽熔體P/B比的依賴度的模擬結果。
第7圖為圖表，顯示了矽單晶用柴可斯基方法生長期間矽固-液介面的狀態。
第8圖為圖表，顯示了矽單晶電阻率與在生長軸上的位置之間的關係。
第9圖為示意圖，顯示了根據第二實施態樣的BCD元件。
10‧‧‧矽單晶基材
100‧‧‧元件形成區
101‧‧‧第一主表面
102‧‧‧第二主表面
200‧‧‧中央區域
BMD‧‧‧塊體微缺陷
H1,H2,H3‧‧‧深度

Claims (2)

  1. 一種製造矽單晶基材的方法，其包括以下步驟：製備一初始矽熔體，該矽熔體的硼濃度不大於4×1014 原子/立方公分，並且磷濃度對硼濃度的比例不低於0.42且不大於0.50；用柴可斯基方法從該初始矽熔體生長矽單晶；以及切割該矽單晶，以形成矽單晶基材，在該生長矽單晶的步驟中，該矽單晶在這樣的條件下生長：從矽熔點到1350℃的該矽單晶邊緣部分冷卻速率與該矽單晶中央部分冷卻速率的比例不低於1.4且不大於2.0，並且該中央部分從1200℃到1100℃的冷卻速率不低於6℃/分鐘，並且該矽單晶的氧濃度不低於5.0×1017 原子/立方公分且不大於7.0×1017 原子/立方公分，並且其氮濃度不低於2.0×1013 原子/立方公分且不大於4.0×1014 原子/立方公分。
  2. 如請求項1的方法，其進一步包括一矽單晶基材的退火步驟，其中在該退火步驟中，係在一雜質濃度體積比不大於0.5%的惰性氣體(noble gas)大氣中或一非氧化大氣中，在不低於1200℃且不大於1250℃的溫度下進行一熱處理，處理時間不少於1小時且不長於8小時。
TW101148038A 2011-12-21 2012-12-18 矽單晶基材及其製造方法 TWI468564B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011279956A JP2013129564A (ja) 2011-12-21 2011-12-21 シリコン単結晶基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW201329297A TW201329297A (zh) 2013-07-16
TWI468564B true TWI468564B (zh) 2015-01-11

Family

ID=47519847

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148038A TWI468564B (zh) 2011-12-21 2012-12-18 矽單晶基材及其製造方法

Country Status (8)

Country Link
US (1) US9303332B2 (zh)
EP (1) EP2607526B1 (zh)
JP (1) JP2013129564A (zh)
KR (1) KR101446846B1 (zh)
CN (1) CN103173857B (zh)
MY (1) MY179465A (zh)
SG (1) SG191518A1 (zh)
TW (1) TWI468564B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
TWI642820B (zh) * 2017-09-25 2018-12-01 中美矽晶製品股份有限公司 N型多晶矽晶體及其製造方法與n型多晶矽晶片
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
DE112018006080T5 (de) * 2017-11-29 2020-09-10 Sumco Corporation Silicium-Einkristall, Verfahren zur Herstellung desselben, sowie Siliciumwafer
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7099175B2 (ja) * 2018-08-27 2022-07-12 株式会社Sumco シリコン単結晶の製造方法及びシリコンウェーハ
EP4350055A1 (de) 2022-10-06 2024-04-10 Siltronic AG Verfahren zur herstellung eines einkristalls aus silizium und halbleiterscheibe aus einkristallinem silizium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101074489A (zh) * 2006-04-14 2007-11-21 东芝陶瓷株式会社 硅晶片

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027437A (ja) * 1988-06-24 1990-01-11 Nec Corp シリコン基板の製造方法
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3783495B2 (ja) * 1999-11-30 2006-06-07 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の製造方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
JP4126879B2 (ja) * 2001-02-19 2008-07-30 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2003109961A (ja) * 2001-10-01 2003-04-11 Sumitomo Mitsubishi Silicon Corp エピタキシャルシリコンウェーハおよびその製造方法
JP3931956B2 (ja) 2001-11-05 2007-06-20 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
KR100588425B1 (ko) 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
GB0308674D0 (en) * 2003-04-15 2003-05-21 Koninkl Philips Electronics Nv Driver for inductive load
JP4529416B2 (ja) 2003-11-07 2010-08-25 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4631717B2 (ja) 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP4760729B2 (ja) 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2007242920A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2007305968A (ja) 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP5070737B2 (ja) 2006-05-26 2012-11-14 信越半導体株式会社 Ｃｚ法により製造したシリコン結晶棒を原料としたｆｚ単結晶シリコンの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
DE102007005346B4 (de) * 2007-02-02 2015-09-17 Siltronic Ag Halbleiterscheiben aus Silicium und Verfahren zu deren Herstellung
US7651566B2 (en) * 2007-06-27 2010-01-26 Fritz Kirscht Method and system for controlling resistivity in ingots made of compensated feedstock silicon
JP5278324B2 (ja) * 2007-08-29 2013-09-04 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP2009212354A (ja) 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JPWO2009151077A1 (ja) * 2008-06-10 2011-11-17 株式会社Sumco シリコン単結晶ウェーハの製造方法およびシリコン単結晶ウェーハ
TWI428481B (zh) * 2009-12-29 2014-03-01 Siltronic Ag 矽晶圓及其製造方法
JP5194146B2 (ja) 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101074489A (zh) * 2006-04-14 2007-11-21 东芝陶瓷株式会社 硅晶片

Also Published As

Publication number Publication date
US9303332B2 (en) 2016-04-05
US20130161793A1 (en) 2013-06-27
SG191518A1 (en) 2013-07-31
CN103173857B (zh) 2015-09-30
KR101446846B1 (ko) 2014-11-03
TW201329297A (zh) 2013-07-16
CN103173857A (zh) 2013-06-26
EP2607526B1 (en) 2014-04-23
KR20130072144A (ko) 2013-07-01
EP2607526A1 (en) 2013-06-26
MY179465A (en) 2020-11-06
JP2013129564A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI468564B (zh) 矽單晶基材及其製造方法
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
JP4760729B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5194146B2 (ja) シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
CN101187058A (zh) 硅半导体晶片及其制造方法
JP2010062466A (ja) 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP5453749B2 (ja) 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
JP2014218411A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5805843B2 (ja) シリコン単結晶基板およびその製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JPWO2009025341A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法