JP2014218411A - シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2014218411A
JP2014218411A JP2013100180A JP2013100180A JP2014218411A JP 2014218411 A JP2014218411 A JP 2014218411A JP 2013100180 A JP2013100180 A JP 2013100180A JP 2013100180 A JP2013100180 A JP 2013100180A JP 2014218411 A JP2014218411 A JP 2014218411A
Authority
JP
Japan
Prior art keywords
epitaxial layer
silicon
silicon substrate
carbon
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013100180A
Other languages
English (en)
Other versions
JP6020342B2 (ja
Inventor
昌弘 櫻田
Masahiro Sakurada
昌弘 櫻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2013100180A priority Critical patent/JP6020342B2/ja
Priority to CN201480024949.3A priority patent/CN105164790B/zh
Priority to KR1020157031806A priority patent/KR102037106B1/ko
Priority to US14/785,720 priority patent/US10355092B2/en
Priority to PCT/JP2014/001819 priority patent/WO2014181496A1/ja
Priority to TW103112728A priority patent/TWI592525B/zh
Publication of JP2014218411A publication Critical patent/JP2014218411A/ja
Application granted granted Critical
Publication of JP6020342B2 publication Critical patent/JP6020342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】メモリー、ロジックや固体撮像素子など半導体デバイス基板に使用される、炭素をドープしたシリコン基板を素材とし、工業的に優れたシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。【解決手段】そのため本発明は、ＣＺ法により炭素濃度が３?１０１６〜２?１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたシリコン基板１０上に第２の中間エピタキシャル層２２と、ドーパントをドープした第１の中間エピタキシャル層２１を有し、該第１の中間エピタキシャル層２１上に素子形成領域であるエピタキシャル層３０が積層されたシリコンエピタキシャルウェーハ及びその製造方法を提供する。【選択図】図１

Description

本発明は、メモリー、ロジックや固体撮像素子など半導体デバイス基板に使用される、炭素をドープしたシリコン単結晶基板（以下、シリコン基板ともいう）を素材とするエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法に関する。
メモリー、ロジックや固体撮像素子など半導体デバイスの基板として用いられるシリコン基板は、チョクラルスキー（ＣＺ）法などにより作製されたシリコン単結晶棒から切り出される。用途に応じて、シリコン基板に鏡面加工を施したポリッシュドウェーハ、鏡面加工後にウェーハ表層部の欠陥の抑制又はバルク内にＩＧ（ｉｎｔｒｉｎｓｉｃ ｇｅｔｔｅｒｉｎｇ）層の形成を目的としてアニール処理を施したアニールウェーハ、エピタキシャル層を形成したエピタキシャルウェーハや、ＳＯＩウェーハを作製するなど、種々のウェーハの要求が高まっている。更に高性能かつ信頼性の高いデバイスを得るために、酸素原子を含んだシリコン基板を用い、ＩＧ能力を高める工夫を巡らしている。
シリコン基板に含まれた酸素原子は、熱処理プロセスによってシリコン原子と結合し酸素析出物やＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）を形成し、ウェーハ内部の重金属などの汚染原子を捕獲しデバイス特性を向上させることが知られている。
近年ではシリコン基板中の結晶欠陥を制御しつつ十分なＩＧ能力を付与するために、単結晶成長中に酸素を高濃度に取り込むよう制御したり、炭素や窒素を意図的にドープするなどの製造が行われている。特に固体撮像素子用には前記の方法によって製造されたシリコン単結晶棒から切り出されるシリコン基板にエピタキシャル層を形成したエピタキシャルウェーハが適用されている。
該エピタキシャルウェーハは素子形成領域であるエピタキシャル層とシリコン基板に分離できる合理的な構造であり、その特徴を生かして素子形成領域ではないシリコン基板に十分なＩＧ能力を付与する数多くの提案がある。
その一つとして、近年では、ＣＺ法により窒素や炭素のような元素をドープして育成されたシリコン単結晶棒をスライス加工してシリコン基板を作製することで、デバイスプロセスにおいてシリコン基板のバルク内に酸素を著しく析出させたり、高密度のＢＭＤを形成できる、このようなシリコン基板は優れたＩＧ能力を発揮できるなどの利点からその応用範囲が広がっている。
またデバイスの用途によって、図３に示すようなエピタキシャルウェーハがある。図３は、従来のシリコンエピタキシャルウェーハの概略図である。これは、炭素をドープしたシリコン基板１０と素子形成領域であるエピタキシャル層３０との中間にｐ型またはｎ型元素（ドーパント）をドープした中間エピタキシャル層２０を有するものである。
このようなシリコンエピタキシャルウェーハを作製するにあたり、例えばシリコン基板１０上にｎ＋（Ｐ）の中間エピタキシャル層２０を成長させる場合、一例ではあるがドーパントの濃度が１×１０１６〜１０１７ａｔｏｍｓ／ｃｍ３オーダーとなるようにガスドープによるドープ剤添加により中間エピタキシャル層２０を成長させる。
そして、中間エピタキシャル層２０の形成後に素子形成領域であるエピタキシャル層３０を成長させる。例えばｎ−（Ｐ）の素子形成領域であるエピタキシャル層３０を成長させる場合、一例ではあるがドーパントの濃度が１×１０１３〜１０１５ａｔｏｍｓ／ｃｍ３オーダーとなるようにガスドープによるドープ剤添加により素子形成領域であるエピタキシャル層３０を成長させる。
したがって、前記エピタキシャル成長工程によって、ｎ−（基板）／ｎ＋／ｎ−というエピタキシャル層が２層構造となっているシリコンエピタキシャルウェーハを得ることができる。前記２層構造のエピタキシャルウェーハは様々な用途に使用されるが、エピタキシャル層３０は、素子形成領域であるとともにウエルを形成することがあるため、ｎ−（基板）／ｎ＋／ｎ−シリコンエピタキシャルウェーハを得た後に、図４のように、素子形成領域であるエピタキシャル層３０（ｎ−）に例えばｐ型の不純物を選択的に注入し、ｐ型導電層３０ｐを形成することがある。この場合、ｐ型導電層３０ｐと中間エピタキシャル層２０（ｎ＋）との境界領域にｐ／ｎ境界が存在することになる。
ウェーハ表面からｐ／ｎ境界との距離はデバイスを設計する上で重要であり、近年、素子の微細化とともにマイクロメーターオーダーあるいはサブマイクロメーターオーダーの誤差が電気的特性の阻害要因となり得る場合がある。例えば固体撮像素子の場合、フォトダイオードに蓄積した一部の電荷を素子形成領域であるエピタキシャル層３０（ｎ−）へ転送する際の障壁となる。そこで素子形成領域であるエピタキシャル層３０（ｎ−）とｐ型導電層３０ｐのｐ／ｎ境界の位置が重要となり、ｐ／ｎ境界とウェーハ表面との距離が不均一である場合には、固体撮像素子の画像むらの要因となり得る。
また、ｐ／ｎ境界の位置は、デバイスプロセスの熱プロセスによる中間エピタキシャル層（ここではｎ型元素）の拡散距離の大きさによって決定するため、熱プロセス後の中間エピタキシャル層２０（ここではｎ型元素）の拡散距離も極めて大きな影響を及ぼす制御因子である。
例えば特許文献１には、炭素添加ＣＺシリコン単結晶棒から製造されたシリコン基板を使用し、該基板表面上に形成された素子形成領域の厚みを規定する記述がある。
しかしながら、上記のように最近では素子の微細化が進んでいると同時に素子形成領域の厚みを薄くする要求がある。特にＩＧ効果が優れている炭素添加ＣＺシリコン基板の利点を最大限に生かすべく、素子領域の厚みが薄くてもデバイス特性を阻害しないウェーハを提案する必要がある。
特開２００９−２０６４３１号公報
本発明者は、シリコン基板に炭素をドープする場合、炭素のドープ量によって熱プロセス後の中間エピタキシャル層の拡散距離の大きさに違いがあることを見出した。ここでシリコン基板の炭素ドープ量が多い場合は中間エピタキシャル層の元素の拡散距離が長く、炭素ドープ量が少ない場合は中間エピタキシャル層の元素の拡散距離が短くなる。また、中間エピタキシャル層の元素の拡散と同時にシリコン基板の炭素も拡散し、これが中間エピタキシャル層の元素の拡散距離に大きく影響を及ぼしていることがわかった。
本発明は、上記問題点に鑑みてなされたものであって、メモリー、ロジックや固体撮像素子など半導体デバイス基板に使用される、炭素をドープしたシリコン基板を素材とし、工業的に優れたシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法を提供する。
上記目的を達成するために、本発明は、炭素をドープしたシリコン基板上にドーパントをドープした第１の中間エピタキシャル層を有し、該第１の中間エピタキシャル層上に素子形成領域であるエピタキシャル層が積層されたシリコンエピタキシャルウェーハであって、前記シリコン基板は、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたものであり、前記シリコン基板と前記第１の中間エピタキシャル層との間に、第２の中間エピタキシャル層を有するものであることを特徴とするシリコンエピタキシャルウェーハを提供する。
また、本発明は、炭素をドープしたシリコン基板を準備し、該シリコン基板上にドーパントをドープした第１の中間エピタキシャル層を形成し、該第１の中間エピタキシャル層上に素子形成領域であるエピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、前記シリコン基板の準備は、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造したものを準備し、前記第１の中間エピタキシャル層の形成前に、前記シリコン基板上に第２の中間エピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
このように、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたシリコン基板上に、第２の中間エピタキシャル層、第１の中間エピタキシャル層、素子形成領域であるエピタキシャル層の順に積層されたシリコンエピタキシャルウェーハ及び、その製造方法とすることにより、第２の中間エピタキシャル層を形成中に炭素濃度を低減することができるため、第１の中間エピタキシャル層と素子形成領域であるエピタキシャル層との境界において十分に炭素濃度の低減が可能であり、デバイスプロセス中に炭素が拡散しても、素子形成領域であるエピタキシャル層内のｐ／ｎ境界の位置ずれを引き起こさないレベルまで炭素濃度を低く抑制することができる。
また、本発明において、前記第２の中間エピタキシャル層の厚みは、０．５μｍ以上２μｍ以下であることが好ましく、本発明の製造方法においては、前記第２の中間エピタキシャル層の厚みを、０．５μｍ以上２μｍ以下とすることが好ましい。
このように、第２の中間エピタキシャル層が０．５μｍ以上２μｍ以下の厚さであることにより、素子形成領域であるエピタキシャル層内への炭素の拡散を良好に抑制することができ、第１の中間エピタキシャル層の拡散後においてｐ／ｎ境界をほぼ設計通りの位置に形成することができる。
さらに、本発明において、前記第２の中間エピタキシャル層の厚みは、前記シリコン基板にドープされた炭素の量に応じて調整されたものであることが好ましく、本発明の製造方法においては、前記第２の中間エピタキシャル層の厚みは、前記シリコン基板にドープされた炭素の量に応じて調整することが好ましい。
このように、シリコン基板にドープされた炭素の量に応じて第２の中間エピタキシャル層の厚みを調整することにより、例えば、シリコン基板の炭素濃度が低い場合は、第２の中間エピタキシャル層の厚みを薄くするように調整することで、ｐ／ｎ境界の位置ずれを抑制でき、かつ、製造コストを抑制することができる。
一方、本発明において、前記第２の中間エピタキシャル層の厚みは、前記シリコン基板を前記シリコン単結晶棒から切り出した位置に応じて調整されたものであることが好ましく、本発明の製造方法においては、前記第２の中間エピタキシャル層の厚みは、前記シリコン基板を前記シリコン単結晶棒から切り出した位置に応じて調整することが好ましい。
ＣＺシリコン単結晶棒育成中に炭素の偏析によりコーン側とテール側において炭素濃度が単結晶棒の成長方向の位置によって変化するため、本発明のように、シリコン単結晶棒から切り出したシリコン基板の位置に応じて第２の中間エピタキシャル層の厚みを調整することで、より簡単に第２の中間エピタキシャル層の厚みを調整することができる。これにより確実にｐ／ｎ境界の位置ずれを抑制することができ且つ製造コストの抑制をすることができる。
以上のように、本発明によれば、炭素をドープしたシリコン基板を使用することでデバイスプロセス中に炭素が拡散しても、素子形成領域であるエピタキシャル層内のｐ／ｎ境界の位置ずれを引き起こさないレベルまで炭素濃度を低く抑制することができるため、メモリー、ロジックや固体撮像素子など半導体デバイス基板に使用できる、炭素をドープしたシリコン基板を素材として工業的に優れたシリコンエピタキシャルウェーハ及びその製造方法を提供することができる。
本発明のシリコンエピタキシャルウェーハの概略図である。 図１の本発明のシリコンエピタキシャルウェーハにｐ型導電層を形成した場合の概略図である。 従来のシリコンエピタキシャルウェーハの概略図である。 図３の従来のシリコンエピタキシャルウェーハにｐ型導電層を形成した場合の概略図である。 シリコン単結晶棒の引き上げ装置の概略図である。 実施例での熱処理前のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。 実施例でのｐ型導電層注入直後のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。 実施例での熱処理後のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。 比較例での熱処理前のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。 比較例でのｐ型導電層注入直後のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。 比較例での熱処理後のシリコンエピタキシャルウェーハについて、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係を説明するための図である。
前述したように、本発明者は、シリコン基板に炭素をドープする場合、炭素ドープ量によって熱プロセス後の中間エピタキシャル層の拡散距離の大きさに違いがあることを見出した。また、中間エピタキシャル層の元素の拡散と同時にシリコン基板の炭素も拡散し、これが中間エピタキシャル層の元素の拡散距離に大きく影響を及ぼしていることがわかった。
そこで、中間エピタキシャル層とシリコン基板との間に更なる中間エピタキシャル層（第２の中間エピタキシャル層）を形成し、シリコン基板の炭素の拡散によって分布する炭素濃度を調整すれば、第２の中間エピタキシャル層の上に第１の中間エピタキシャル層を形成し、高温熱プロセスを経ても、素子形成領域であるエピタキシャル層内のｐ／ｎ境界の位置が移動しないことを発見し、本発明を完成させた。
以下、本発明の実施形態について図面を参照しながらより詳細に説明するが、本発明はこれらに限定されるものではない。
まず、図１及び図２を参照しながら、本発明のシリコンエピタキシャルウェーハ及びその製造方法について以下説明する。
本発明のシリコンエピタキシャルウェーハは、上記のようにＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたシリコン基板１０上に第２の中間エピタキシャル層２２と、第１の中間エピタキシャル層２１と、素子形成領域であるエピタキシャル層３０が積層されたものである（図１）。また、図２は、ｐ型導電層３０ｐを素子形成領域であるエピタキシャル層３０内に形成したものである。
図１の構造のシリコンエピタキシャルウェーハを製造する場合、まず、図５に示すようなシリコン単結晶棒の引き上げ装置を使用し、チョクラルスキー（ＣＺ：Ｃｚｏｃｈｒａｌｓｋｉ）法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造したシリコン基板１０を準備する。
図５に示すシリコン単結晶棒の引き上げ装置５０は、メインチャンバー５１ａ及びプルチャンバー５１ｂを備えている。メインチャンバー５１ａの内部には溶融された原料融液５２を収容するための石英ルツボ５３ａと石英ルツボ５３ａを支持する黒鉛ルツボ５３ｂが設けられている。これらのルツボはペデスタルと呼ばれる支持軸５４ａの上の受け皿５４ｂを介して支持されている。ルツボの外側にはメインヒーター５５が設置され、さらにその外側に断熱材５６がメインチャンバー５１ａの内壁に沿って設置されている。ルツボの上方には下端部に熱遮熱板付きの円筒形状の黒鉛材からなるガス整流筒５７が設置されている。
上記図５に示すシリコン単結晶棒の引き上げ装置５０を使用して炭素をドープしたシリコン単結晶棒５９を得る方法について、以下説明する。
まず、石英ルツボ５３ａ内に高純度シリコンの多結晶を装入し、例えば目標の導電型がｎ型の場合にはドーパントとして例えばリン（Ｐ）を添加する。
ＣＺ法には磁場を印加しない場合や磁場を印加する場合があるが用途に応じて条件を変更することがある。また、シリコン基板の導電型や抵抗率を決定する元素も用途に応じて変更することが可能であり、リン（Ｐ）、ホウ素（Ｂ）、砒素、アンチモン、ガリウム、ゲルマニウム、アルミニウムなどの元素を添加することができる。
そして、石英ルツボ５３ａに原料を充填した後、真空ポンプを稼動させてガス流出口から排気しながらプルチャンバー５１ｂに設置されたガス導入口からＡｒガスを流入し、内部をＡｒ雰囲気に置換する。
次に黒鉛ルツボ５３ｂを囲繞するように配置されたメインヒーター５５で石英ルツボ５３ａ内にある原料を加熱して溶融し、原料融液５２を得る。原料溶融後、種結晶５８を原料融液５２に浸漬し、種結晶５８を回転させながら引き上げて、シリコン単結晶棒５９を育成する。
ここで添加原料である炭素であるが、炭素をドープする方法に関しては、シリコン単結晶棒５９引き上げ中にガスによりドープする方法、高純度炭素粉末、炭素塊又は炭素粉末を入れたシリコン多結晶製容器を使用する方法、あるいは炭素を所定量含有させた多結晶シリコンをルツボ内に投入するなどの方法であってもよく、適宜選択することが可能である。
このようにして得られたシリコン単結晶棒５９は、ウェーハ加工工程を経てシリコン（サブ）基板となる。シリコン基板の加工方法は通常に従い、内周刃またはワイヤーソーなどの切断装置（不図示）によって切り出し、得られたシリコン基板の表面を研磨、洗浄等の表面処理を行う。なお、これらの工程以外にも面取り、ラッピング等種々の工程があり、用途に応じてアニールを施す場合がある。エピタキシャルウェーハ作製には前記工程によって得られた鏡面ウェーハの平坦度も重要な品質であり、所望の平坦度が得られるよう、前記工程の順序や条件などが適宜変更適用される。
そのようにして得られたシリコン基板は例えばリン（Ｐ）ドープｎ型の場合、通常１×１０１４〜１０１５ａｔｏｍｓ／ｃｍ３オーダーの濃度となるようにリン（Ｐ）が添加され、炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３となるように炭素を添加されたものとなる。シリコン基板中に導入された炭素はデバイス工程において高密度の酸素析出物を発現し易く、これによって十分なゲッタリング能力を有することが可能であり、デバイス工程の熱プロセスの条件に応じて適宜炭素添加量を変更することがある。
以上により、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたシリコン基板を準備することができる。
次に、シリコン基板１０のウェーハ加工工程後にシリコン基板１０上に第２の中間エピタキシャル層２２を形成する。
本発明のように第２の中間エピタキシャル層２２（ｎ−）を形成するに至った理由は以下のとおりである。
ｐ／ｎ境界（ｐ型導電層と中間エピタキシャル層（ｎ＋）の境界領域）の位置は熱プロセスによる中間エピタキシャル層（ｎ＋）の拡散能力に依存し、ｐ／ｎ境界の位置ずれが起きないようにするためには、中間エピタキシャル層（ｎ＋）の拡散距離がチップ内において均一でなければならない。
中間エピタキシャル層（ｎ＋）の拡散距離が不均一となる要因であるが、炭素添加のシリコン基板の場合、シリコン基板からの炭素拡散によって影響を受けることがある。炭素の拡散によって中間エピタキシャル層（ｎ＋）の拡散能力に変化が生じるが、これはシリコン基板の炭素濃度に大きく依存し、シリコン基板の炭素が高濃度であるほど中間エピタキシャル層（ｎ＋）の拡散距離が長くなり、低濃度であれば中間エピタキシャル層（ｎ＋）の拡散距離が短くなる。
特に、シリコン基板の炭素濃度の面内分布が不均一である場合、チップサイズ内の短い範囲の領域においてｐ／ｎ境界の位置ずれが大きくなる。
ｐ／ｎ境界の位置ずれの対策としては、シリコン基板と中間エピタキシャル層（ｎ＋）との境界面の炭素濃度に注目し、エピタキシャル層成長後のｐ／ｎ境界面の炭素濃度を低減すれば、素子形成領域であるエピタキシャル層への炭素拡散濃度を低減することができるため、エピタキシャル層成長後デバイス工程の熱プロセスにおけるｐ／ｎ境界の位置ずれを防止することができる。
そこで、本発明では、シリコン基板１０上に第１の中間エピタキシャル層２１を成長させる前に、シリコン基板１０上に第２の中間エピタキシャル層２２をエピタキシャル成長炉にて各種ＣＶＤ法で成長させる。
これにより、第２の中間エピタキシャル層２２のエピタキシャル成長中に第２の中間エピタキシャル層２２に含まれる炭素濃度が低減するため、第２の中間エピタキシャル層２２と第１の中間エピタキシャル層２１との境界領域の炭素濃度が、シリコン基板１０と第２の中間エピタキシャル層２２との境界領域の炭素濃度より一層分低減することとなり、デバイス工程の熱プロセスによりシリコン基板側からウェーハ表面側へ炭素の拡散が起きても、素子形成領域であるエピタキシャル層３０内のｐ／ｎ境界の位置ずれが発生しない程度にまで炭素の拡散濃度が低濃度となる。
また、炭素の拡散挙動について調査したところ、炭素はシリコン基板１０の表面を基点にした場合、ウェーハ表面への拡散よりシリコン基板バルク側の方へ拡散し易い。逆にウェーハ表面側への拡散の方が小さいため、中間エピタキシャル層２の厚みが薄くても良い。
形成する第２の中間エピタキシャル層２２の厚みは、第２の中間エピタキシャル層２２の厚みをｔとした場合、０．５μｍ≦ｔ≦２μｍの範囲となるように第２の中間エピタキシャル層２２を形成することが好ましい。
シリコン基板の炭素の拡散はウェーハ表面側よりシリコン基板のバルク側への拡散の方が大きく、たとえ第２の中間エピタキシャル層２２の厚みが２μｍ以内であっても十分効果がある。
但しその際、シリコン基板１０の炭素濃度は３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３の範囲内とする。シリコン基板１０の炭素濃度が３×１０１６ａｔｏｍｓ／ｃｍ３以上の場合、素子形成領域であるエピタキシャル層３０内のｐ／ｎ境界の位置ずれが発生するという問題が生じるため、第２の中間エピタキシャル層２２の形成は必須である。またシリコン基板１０の炭素濃度が２×１０１７ａｔｏｍｓ／ｃｍ３以下の場合には大きな析出物が発現することなく、作製した素子の電気特性に悪影響を及ぼすことがない。
また、第２の中間エピタキシャル層２２の厚みは、シリコン基板１０にドープされた炭素濃度の大きさに応じて調整することが好ましい。これによりエピタキシャル成長工程の製造コストなどの経済性を鑑みることができ、例えばシリコン基板１０の炭素濃度が低ければ、第２の中間エピタキシャル層２２の厚みを薄く成長させるという調整が可能である。
一方、第２の中間エピタキシャル層２２の厚みを決定する場合、シリコン基板１０をシリコン単結晶棒５９から切り出した位置に応じて調整することが好ましい。
炭素をドープして引き上げたシリコン単結晶棒５９は、炭素の偏析によって引き上げ単結晶棒５９内へ取り込まれる量が異なる。そのため、シリコン単結晶棒５９の炭素濃度は通常、成長方向のコーン側が最も低く、テール側が最も高くなる。したがって、例えば切り出したシリコン基板が単結晶成長方向のコーン側前半部であれば第２の中間エピタキシャル層２２の厚みを薄く成長させ、テール側後半部であれば第２の中間エピタキシャル層２２の厚みを前半部から切り出したシリコン基板の第２の中間エピタキシャル層２２より厚く成長させるという調整が可能である。
これにより、たとえシリコン単結晶棒のコーン側前半部において、炭素濃度が検出限界以下の場合であっても、第２の中間エピタキシャル層２２を適切な厚みで形成することができる。
次に、第２の中間エピタキシャル層２２上に第１の中間エピタキシャル層２１を形成し、さらに、素子形成領域であるエピタキシャル層３０を積層し本発明のシリコンエピタキシャルウェーハを得ることができる（図１参照）。またその後、図２に示すように、素子形成領域であるエピタキシャル層３０内に例えばｐ型の不純物を選択的に注入してｐ型導電層３０ｐを形成し、ｐ型導電層３０ｐと第１の中間エピタキシャル層２１との境界領域にｐ／ｎ境界を形成することもできる。
以上のように、本発明者は、素子形成領域であるエピタキシャル層内の炭素濃度は、中間エピタキシャル層内の炭素濃度によって決定することを見出したため、本発明のように、第１の中間エピタキシャル層を形成する前に第２の中間エピタキシャル層を形成することで、第２の中間エピタキシャル層の形成段階で第１の中間エピタキシャル層と第２の中間エピタキシャル層の境界領域の炭素濃度を抑えることができ、それによって熱プロセス前の第１の中間エピタキシャル層内の炭素濃度が低くなり、熱プロセス中にエピタキシャル層素子領域内へ拡散する炭素濃度を、ｐ／ｎ境界のずれに影響を及ぼさない程度に十分に抑制することができる。
そのため、メモリー、ロジックや固体撮像素子など半導体デバイス基板に使用される、炭素をドープしたシリコン基板を素材とし、工業的に優れたシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法を提供することが可能となる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
まず、炭素をドープしたシリコン基板１０を準備する。
図５のシリコン単結晶棒の引き上げ装置５０のメインチャンバー５１ａ内に設置された直径３２インチ（８００ｍｍ）の石英ルツボ５３ａ内に、シリコン多結晶原料３６０ｋｇと、さらに抵抗調整用のリンドーパントとを充填し、ヒーター５５により加熱し、原料融液５２を得た。
そして、ＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ｃｚｏｃｈｒａｌｓｋｉ）法を用い、中心磁場強度４０００Ｇの水平磁場を印加しながら、直径３００ｍｍ、直胴長さ１４０ｃｍのｎ型シリコン単結晶棒５９を育成した。その際、ｎ型抵抗率は、結晶直胴中央部において１０Ωｃｍとし、ドープした炭素量は結晶直胴中央部において５×１０１６ａｔｏｍｓ／ｃｍ３であった。このｎ型シリコン単結晶棒５９を切断し、加工工程を経て鏡面ウェーハを作製し、これをシリコン基板１０とした。
次に、シリコン基板１０上に、ｎ−型の第２の中間エピタキシャル層２２をリンを４．５×１０１４ａｔｏｍｓ／ｃｍ３のドープ量で、エピタキシャル成長を行うことで形成した。次いで、第２の中間エピタキシャル層２２上に、リンを３×１０１７ａｔｏｍｓ／ｃｍ３でドープしたｎ＋型の第１の中間エピタキシャル層２１と、リンを１．５×１０１４ａｔｏｍｓ／ｃｍ３でドープしたｎ−型の素子形成領域であるエピタキシャル層３０を順次積層させた。
このときのエピタキシャル成長条件を以下の表１に示す。また、この時点でのシリコンエピタキシャルウェーハの断面について、走査型拡がり抵抗顕微鏡法（ＳＳＲＭ）によりキャリア濃度を測定し、更に二次イオン質量分析法（ＳＩＭＳ）によりリン拡散および炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図６Ａのようになっていた。
Figure 2014218411
その後、素子形成領域であるエピタキシャル層３０内に、ｐ型元素ボロンを１×１０１６ａｔｏｍｓ／ｃｍ３で注入することでｐ型導電層３０ｐを形成した。この時点でのシリコンエピタキシャルウェーハの断面について走査型拡がり抵抗顕微鏡法（ＳＳＲＭ）によるキャリア濃度を測定の上、ｐ／ｎ境界を同定し、更に二次イオン質量分析法（ＳＩＭＳ）によってリン拡散および炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図６Ｂのようになっていた。
その後、３段熱処理（加速熱処理）によって熱処理を施した。３段熱処理の条件の詳細は以下のとおりである。
（３段熱処理条件）
１段目・・・６５０℃窒素雰囲気中・２０分間
２段目・・・８００℃・４時間ドライ酸化
３段目・・・１０００℃・１４時間ドライ酸化処理後冷却
また、３段熱処理後のシリコンエピタキシャルウェーハの断面についても走査型拡がり抵抗顕微鏡法（ＳＳＲＭ）によるキャリア濃度を測定の上ｐ／ｎ境界を同定し、更に二次イオン質量分析法（ＳＩＭＳ）によってリン拡散および炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図６Ｃのようになっていた。設計段階のｐ／ｎ境界の位置を０μｍとした場合、図６Ｃに示したとおり、実際のｐ／ｎ境界の位置のずれがウェーハ表面側へ０．１μｍ程度であり、その後固体撮像素子を作製し画像むらを評価したところ、画像むらはなかった。
（比較例）
実施例と同様の方法で同様の仕様の炭素をドープしたシリコン基板１０を準備した。
次に、シリコン基板１０上にリンを３×１０１７ａｔｏｍｓ／ｃｍ３でドープしたｎ＋型の第１の中間エピタキシャル層２１と、リンを１．５×１０１４ａｔｏｍｓ／ｃｍ３でドープしたｎ−型の素子形成領域であるエピタキシャル層３０を順次積層させた。
このときのエピタキシャル成長条件を以下の表２に示す。また、この時点でのシリコンエピタキシャルウェーハの断面について、キャリア濃度と炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図７Ａのようになっていた。
Figure 2014218411
その後、実施例と同様に、素子形成領域であるエピタキシャル層３０内にｐ型導電層３０ｐを形成した。この時点でのシリコンエピタキシャルウェーハの断面についてキャリア濃度を測定の上、ｐ／ｎ境界を同定し、更に炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図７Ｂのようになっていた。
その後、実施例と同様に、３段熱処理（加速熱処理）によって熱処理を施した。
この３段熱処理後のシリコンエピタキシャルウェーハの断面についてもキャリア濃度を測定の上、ｐ／ｎ境界を同定し、炭素拡散分布を評価した。その結果、ウェーハ表面からの深さに対するキャリア濃度および炭素濃度の関係は図７Ｃのようになっていた。設計段階のｐ／ｎ境界の位置を０μｍとした場合、図７Ｃに示したとおり、実際のｐ／ｎ境界の位置のずれがウェーハ表面側へ０．９μｍであり、その後固体撮像素子を作製し画像むらを評価したところ、強い画像むらが確認された。
以上の実施例、比較例の結果からわかるように、本発明であれば、半導体デバイスの動作において電気的に特性を阻害しないシリコンエピタキシャルウェーハを製造することができ、すこぶる電気特性が優れたシリコンエピタキシャルウェーハの安定供給が可能である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、本発明は製造されるシリコン単結晶の直径、結晶方位、導電型、抵抗率などに限定されることなく適用できる。
１０…シリコン基板、 ２０…中間エピタキシャル層、
２１…第１の中間エピタキシャル層、 ２２…第２の中間エピタキシャル層、
３０…素子形成領域であるエピタキシャル層、 ３０ｐ…ｐ型導電層、
５０…シリコン単結晶棒の引き上げ装置、
５１ａ…メインチャンバー、 ５１ｂ…プルチャンバー、
５２…原料融液、 ５３ａ…石英ルツボ、 ５３ｂ…黒鉛ルツボ、
５４ａ…支持軸、 ５４ｂ…受け皿、 ５５…メインヒーター、 ５６…断熱材、
５７…ガス整流筒、 ５８…種結晶、 ５９…シリコン単結晶棒。
例えば特許文献１には、炭素添加ＣＺシリコン単結晶棒から製造されたシリコン基板を使用し、該基板表面上に形成された素子形成領域の厚みを規定する記述がある。
しかしながら、上記のように最近では素子の微細化が進んでいると同時に素子形成領域の厚みを薄くする要求がある。特にＩＧ効果が優れている炭素添加ＣＺシリコン基板の利点を最大限に生かすべく、素子形成領域の厚みが薄くてもデバイス特性を阻害しないウェーハを提案する必要がある。
また、炭素の拡散挙動について調査したところ、炭素はシリコン基板１０の表面を基点にした場合、ウェーハ表面への拡散よりシリコン基板バルク側の方へ拡散し易い。逆にウェーハ表面側への拡散の方が小さいため、第２の中間エピタキシャル層２２の厚みが薄くても良い。
以上のように、本発明者は、素子形成領域であるエピタキシャル層内の炭素濃度は、中間エピタキシャル層内の炭素濃度によって決定することを見出したため、本発明のように、第１の中間エピタキシャル層を形成する前に第２の中間エピタキシャル層を形成することで、第１の中間エピタキシャル層の形成段階で第１の中間エピタキシャル層と第２の中間エピタキシャル層の境界領域の炭素濃度を抑えることができ、それによって熱プロセス前の第１の中間エピタキシャル層内の炭素濃度が低くなり、熱プロセス中にエピタキシャル層素子領域内へ拡散する炭素濃度を、ｐ／ｎ境界のずれに影響を及ぼさない程度に十分に抑制することができる。

Claims (8)

  1. 炭素をドープしたシリコン基板上にドーパントをドープした第１の中間エピタキシャル層を有し、該第１の中間エピタキシャル層上に素子形成領域であるエピタキシャル層が積層されたシリコンエピタキシャルウェーハであって、
    前記シリコン基板は、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造されたものであり、
    前記シリコン基板と前記第１の中間エピタキシャル層との間に、第２の中間エピタキシャル層を有するものであることを特徴とするシリコンエピタキシャルウェーハ。
  2. 前記第２の中間エピタキシャル層の厚みは、０．５μｍ以上２μｍ以下であることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハ。
  3. 前記第２の中間エピタキシャル層の厚みは、前記シリコン基板にドープされた炭素の量に応じて調整されたものであることを特徴とする請求項１又は請求項２に記載のシリコンエピタキシャルウェーハ。
  4. 前記第２の中間エピタキシャル層の厚みは、前記シリコン基板を前記シリコン単結晶棒から切り出した位置に応じて調整されたものであることを特徴とする請求項１又は請求項２に記載のシリコンエピタキシャルウェーハ。
  5. 炭素をドープしたシリコン基板を準備し、該シリコン基板上にドーパントをドープした第１の中間エピタキシャル層を形成し、該第１の中間エピタキシャル層上に素子形成領域であるエピタキシャル層を積層するシリコンエピタキシャルウェーハの製造方法において、
    前記シリコン基板の準備は、ＣＺ法により炭素濃度が３×１０１６〜２×１０１７ａｔｏｍｓ／ｃｍ３として育成されたシリコン単結晶棒を切り出して製造したものを準備し、
    前記第１の中間エピタキシャル層の形成前に、前記シリコン基板上に第２の中間エピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  6. 前記第２の中間エピタキシャル層の厚みを、０．５μｍ以上２μｍ以下とすることを特徴とする請求項５に記載のシリコンエピタキシャルウェーハの製造方法。
  7. 前記第２の中間エピタキシャル層の厚みは、前記シリコン基板にドープされた炭素の量に応じて調整することを特徴とする請求項５又は請求項６に記載のシリコンエピタキシャルウェーハの製造方法。
  8. 前記第２の中間エピタキシャル層の厚みは、前記シリコン基板を前記シリコン単結晶棒から切り出した位置に応じて調整することを特徴とする請求項５又は請求項６に記載のシリコンエピタキシャルウェーハの製造方法。
JP2013100180A 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Active JP6020342B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013100180A JP6020342B2 (ja) 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
CN201480024949.3A CN105164790B (zh) 2013-05-10 2014-03-28 硅磊晶晶圆及硅磊晶晶圆的制造方法
KR1020157031806A KR102037106B1 (ko) 2013-05-10 2014-03-28 실리콘 에피택셜 웨이퍼 및 실리콘 에피택셜 웨이퍼의 제조방법
US14/785,720 US10355092B2 (en) 2013-05-10 2014-03-28 Silicon epitaxial wafer and method of producing silicon epitaxial wafer
PCT/JP2014/001819 WO2014181496A1 (ja) 2013-05-10 2014-03-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
TW103112728A TWI592525B (zh) 2013-05-10 2014-04-07 矽磊晶晶圓及矽磊晶晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013100180A JP6020342B2 (ja) 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014218411A true JP2014218411A (ja) 2014-11-20
JP6020342B2 JP6020342B2 (ja) 2016-11-02

Family

ID=51866988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013100180A Active JP6020342B2 (ja) 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Country Status (6)

Country Link
US (1) US10355092B2 (ja)
JP (1) JP6020342B2 (ja)
KR (1) KR102037106B1 (ja)
CN (1) CN105164790B (ja)
TW (1) TWI592525B (ja)
WO (1) WO2014181496A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7318518B2 (ja) * 2019-11-26 2023-08-01 信越半導体株式会社 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284568A (ja) * 2000-03-31 2001-10-12 Sharp Corp 固体撮像装置
JP2009283726A (ja) * 2008-05-23 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
JP2012138576A (ja) * 2010-12-09 2012-07-19 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
WO2013057887A1 (ja) * 2011-10-20 2013-04-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
JP5568837B2 (ja) 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
TWI442478B (zh) * 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
JP2011253978A (ja) * 2010-06-03 2011-12-15 Sumco Corp エピタキシャル基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284568A (ja) * 2000-03-31 2001-10-12 Sharp Corp 固体撮像装置
JP2009283726A (ja) * 2008-05-23 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
JP2012138576A (ja) * 2010-12-09 2012-07-19 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
WO2013057887A1 (ja) * 2011-10-20 2013-04-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法

Also Published As

Publication number Publication date
US20160126318A1 (en) 2016-05-05
JP6020342B2 (ja) 2016-11-02
KR102037106B1 (ko) 2019-10-28
US10355092B2 (en) 2019-07-16
CN105164790B (zh) 2017-08-15
WO2014181496A1 (ja) 2014-11-13
TW201500603A (zh) 2015-01-01
KR20160006692A (ko) 2016-01-19
CN105164790A (zh) 2015-12-16
TWI592525B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
JP6020342B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP5974978B2 (ja) シリコン単結晶製造方法
TWI468564B (zh) 矽單晶基材及其製造方法
WO2006117939A1 (ja) シリコンウェーハの製造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
US20090226736A1 (en) Method of manufacturing silicon substrate
JP7080017B2 (ja) ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP6610056B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JP5545293B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
JP2009212352A (ja) シリコン基板とその製造方法
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160919

R150 Certificate of patent or registration of utility model

Ref document number: 6020342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250