CN105164790B - 硅磊晶晶圆及硅磊晶晶圆的制造方法 - Google Patents

硅磊晶晶圆及硅磊晶晶圆的制造方法 Download PDF

Info

Publication number
CN105164790B
CN105164790B CN201480024949.3A CN201480024949A CN105164790B CN 105164790 B CN105164790 B CN 105164790B CN 201480024949 A CN201480024949 A CN 201480024949A CN 105164790 B CN105164790 B CN 105164790B
Authority
CN
China
Prior art keywords
epitaxial layer
silicon
silicon substrate
carbon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480024949.3A
Other languages
English (en)
Other versions
CN105164790A (zh
Inventor
樱田昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN105164790A publication Critical patent/CN105164790A/zh
Application granted granted Critical
Publication of CN105164790B publication Critical patent/CN105164790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明是一种硅磊晶晶圆及其制造方法，该硅磊晶晶圆在对如下单晶硅棒进行切割而制造的硅基板(10)上，具有第二中间磊晶层(22)和掺杂有掺杂剂的第一中间磊晶层(21)，在该第一中间磊晶层(21)上层叠有作为组件形成区域的磊晶层(30)，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒。由此，本发明提供如下硅磊晶晶圆及硅磊晶晶圆的制造方法，该硅磊晶晶圆用于内存、逻辑电路或固态摄影元件等半导体组件基板，并以掺杂有碳的硅基板为原材料，且工业性优异。

Description

硅磊晶晶圆及硅磊晶晶圆的制造方法
技术领域
本发明涉及一种硅磊晶晶圆及硅磊晶晶圆的制造方法，该硅磊晶晶圆用于内存、逻辑电路或固态摄影元件等半导体组件基板，且以掺杂有碳的单晶硅基板(下面也称为硅基板)为原材料。
背景技术
从通过切克劳斯基(CZ，Czochralski)法等制作成的单晶硅棒，切割出用于内存、逻辑电路或固态摄影元件等半导体组件基板的硅基板。根据用途，制作对硅基板实施镜面加工所得的抛光晶圆、退火晶圆、形成有磊晶层的磊晶晶圆或SOI晶圆等，各种晶圆的要求越来越高，所述退火晶圆是在镜面加工后，以抑制晶圆表层部的缺陷或在主体(バルク)内形成IG(intrinsic gettering，本体内吸气)层为目的而实施了退火处理所得的晶圆。进一步为了获得性能高且可靠性高的组件，使用含有氧原子的硅基板而设法提高IG能力。
已知硅基板中所含的氧原子，通过热处理进程而与硅原子结合，形成氧析出物或BMD(Bulk Micro Defect，主体微缺陷)，从而捕获晶圆内部的重金属等污染原子，提高组件特性。
近年来，为了控制硅基板中的结晶缺陷且赋予充分的IG能力，进行了如下的制造，即，在单晶成长进程中，以高浓度吸收(取り込む)氧的方式来进行控制，或刻意地掺杂碳或氮等。尤其在固态摄影元件用途中，适用如下磊晶晶圆，该磊晶晶圆在从通过所述方法制造而成的单晶硅棒切割出来的硅基板上形成有磊晶层。
该磊晶晶圆具有能够分离成作为组件形成区域的磊晶层和硅基板的合理构造，且已提出大量如下方案：发挥该磊晶晶圆的特征，对并非组件形成区域的硅基板赋予充分的IG能力。
作为上述方案之一，近年来，对通过CZ法且掺杂如氮或碳这类的元素培育而成的单晶硅棒进行切片加工，来制作硅基板，由此，能够在组件进程中使氧在硅基板主体内显著析出或能够形成高密度的BMD，这种硅基板由于能够发挥优异的IG能力等优点，其应用范围逐步扩大。
另外，根据组件的用途，具有如图3所示的磊晶晶圆。图3是现有的硅磊晶晶圆的概略图。该磊晶晶圆在掺杂有碳的硅基板10与作为组件形成区域的磊晶层30的中间具有中间磊晶层20，该中间磊晶层20掺杂有p型或n型元素(掺杂剂)。
当制作这种硅磊晶晶圆时，例如于使n+(P)的中间磊晶层20在硅基板10上成长的情况下，作为一例，以使掺杂剂的浓度达到1×1016atoms/cm3～1017atoms/cm3等级的方式，通过气体掺杂而添加掺杂剂，由此，使中间磊晶层20成长。
然后，在形成中间磊晶层20后，使作为组件形成区域的磊晶层30成长。例如在使作为n-(P)的组件形成区域的磊晶层30成长时，作为一例，以使掺杂剂的浓度达到1×1013atoms/cm3～1015atoms/cm3等级的方式，通过气体掺杂而添加掺杂剂，由此，使作为组件形成区域的磊晶层30成长。
因此，通过所述磊晶成长工序，能够获得n-(基板)/n+/n-这样的磊晶层成为双层构造的硅磊晶晶圆。所述双层构造的磊晶晶圆被用于各种用途，但由于磊晶层30为组件形成区域，并且有时形成凹下部(ウエル)，因此，有时在获得n-(基板)/n+/n-硅磊晶晶圆后，如图4所示，例如选择性地将p型杂质注入至作为组件形成区域的磊晶层30(n-)而形成p型导电层30p。在该情况下，p/n边界存在于p型导电层30p与中间磊晶层20(n+)的边界区域。
晶圆表面与p/n边界之间的距离，在设计组件方面较为重要，近年来，在组件的微细化的同时，存在微米等级或亚微米等级的误差有时可以成为妨碍电气特性的重要原因的情况。例如在固态摄影元件的情况下，上述误差成为将储存于光电二极管中的一部分的电荷向作为组件形成区域的磊晶层30(n-)输送时的障碍。因此，作为组件形成区域的磊晶层30(n-)与p型导电层30p的p/n边界的位置变得重要，在p/n边界与晶圆表面之间的距离不均匀时，该距离的不均匀可以成为固态摄影元件的图像不均的重要原因。
另外，由于p/n边界的位置取决于由组件进程的热进程所产生的中间磊晶层(此处为n型元素)的扩散距离的大小，因此，热进程后的中间磊晶层20(此处为n型元素)的扩散距离也是产生极大影响的控制因素。
例如在专利文献1中有如下记述：使用从添加有碳的CZ单晶硅棒制造而成的硅基板，规定在该基板表面上所形成的组件形成区域的厚度。
然而，如上所述，最近，在组件正逐步微细化的同时，存在使组件形成区域的厚度变薄的要求。特别是为了最大限度地发挥IG效果优异的添加有碳的CZ硅基板的优点，需要提出一种即使组件形成区域的厚度较薄，也不会妨碍组件特性的晶圆。
现有技术文献
专利文献
专利文献1：日本专利公开2009-206431号公报
发明内容
(一)要解决的技术问题
本发明人发现：在将碳掺杂至硅基板的情况下，根据碳的掺杂量，热进程后的中间磊晶层的扩散距离的大小存在差异。这里，在硅基板的碳掺杂量较多的情况下，中间磊晶层的元素的扩散距离增长，在碳掺杂量较少的情况下，中间磊晶层的元素的扩散距离缩短。另外，已知在中间磊晶层的元素扩散的同时，硅基板的碳也会扩散，该碳的扩散会对中间磊晶层的元素的扩散距离产生较大影响。
本发明是鉴于上述问题点而完成的，其提供一种硅磊晶晶圆及硅磊晶晶圆的制造方法，该硅磊晶晶圆用于内存、逻辑电路或固态摄影元件等半导体组件基板，并以掺杂有碳的硅基板为原材料，且工业性优异。
(二)技术方案
为了实现上述目的，本发明提供一种硅磊晶晶圆，其在掺杂有碳的硅基板上具有掺杂有掺杂剂的第一中间磊晶层，且在该第一中间磊晶层上层叠有作为组件形成区域的磊晶层，该硅磊晶晶圆的特征在于，所述硅基板是对如下单晶硅棒进行切割而制造的硅基板，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒，在所述硅基板与所述第一中间磊晶层之间具有第二中间磊晶层。
另外，本发明提供一种硅磊晶晶圆的制造方法，其先准备掺杂有碳的硅基板，在该硅基板上形成掺杂有掺杂剂的第一中间磊晶层，然后将作为组件形成区域的磊晶层层叠在该第一中间磊晶层上，该硅磊晶晶圆的制造方法的特征在于，在准备所述硅基板时，准备对如下单晶硅棒进行切割而制造的硅基板，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒，在形成所述第一中间磊晶层之前，在所述硅基板上形成第二中间磊晶层。
这样，作成如下的硅磊晶晶圆及其制造方法，该硅磊晶晶圆在对通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒进行切割而制造的硅基板上，依序层叠有第二中间磊晶层、第一中间磊晶层以及作为组件形成区域的磊晶层，由此，由于能够在形成第二中间磊晶层的进程中减少碳浓度，因此能够在第一中间磊晶层与作为组件形成区域的磊晶层之间的边界充分地减少碳浓度，即使碳在组件进程中扩散，也能够将碳浓度抑制得低至不会引起作为组件形成区域的磊晶层内的p/n边界位置偏移的水平为止。
另外，在本发明中，所述第二中间磊晶层的厚度优选为0.5μm以上2μm以下，在本发明的制造方法中，优选将所述第二中间磊晶层的厚度设为0.5μm以上2μm以下。
这样，第二中间磊晶层为0.5μm以上2μm以下的厚度，由此，能够良好地抑制朝向作为组件形成区域的磊晶层内的碳的扩散，在第一中间磊晶层的扩散之后，能够在大致依照设计的位置形成p/n边界。
进而，在本发明中，所述第二中间磊晶层的厚度优选为根据所述硅基板中所掺杂的碳量而进行调整后的厚度；在本发明的制造方法中，优选根据所述硅基板中所掺杂的碳量，调整所述第二中间磊晶层的厚度。
这样，根据硅基板中所掺杂的碳量而调整第二中间磊晶层的厚度，由此，例如在硅基板的碳浓度较低时，通过将第二中间磊晶层的厚度调整得较薄，能够抑制p/n边界的位置偏移，且能够抑制制造成本。
另一方面，在本发明中，所述第二中间磊晶层的厚度优选为根据从所述单晶硅棒切割出所述硅基板的位置而进行调整后的厚度；在本发明的制造方法中，优选地，根据从所述单晶硅棒切割出所述硅基板的位置，调整所述第二中间磊晶层的厚度。
在CZ单晶硅棒培育进程中，由于碳的偏析，在锥侧与尾侧碳浓度根据单晶棒的成长方向的位置而发生变化，因此如本发明这样，根据从单晶硅棒切割出硅基板的位置，调整第二中间磊晶层的厚度，由此，能够更简单地调整第二中间磊晶层的厚度。由此，能够更切实地抑制p/n边界的位置偏移，且能够抑制制造成本。
(三)有益效果
如上所述，根据本发明，即使因使用掺杂有碳的硅基板而导致碳在组件进程中扩散，也能够将碳浓度抑制得低至不会引起作为组件形成区域的磊晶层内的p/n边界位置偏移的水平为止，因此，能够提供如下硅磊晶晶圆及其制造方法，该硅磊晶晶圆能够用于内存、逻辑电路或固态摄影元件等半导体组件基板，并以掺杂有碳的硅基板为原材料，且工业性优异。
附图说明
图1是本发明的硅磊晶晶圆的概略图。
图2是在图1的本发明的硅磊晶晶圆上形成有p型导电层的情况下的概略图。
图3是现有的硅磊晶晶圆的概略图。
图4是在图3的现有的硅磊晶晶圆上形成有p型导电层时的概略图。
图5是单晶硅棒的提拉装置的概略图。
图6A是关于实施例中的热处理前的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
图6B是关于实施例中的p型导电层注入刚结束后的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
图6C是关于实施例中的热处理后的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
图7A是关于比较例中的热处理前的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
图7B是关于比较例中的p型导电层注入刚结束后的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
图7C是关于比较例中的热处理后的硅磊晶晶圆，用于说明载体浓度和碳浓度相对于从晶圆表面算起的深度的关系的图。
具体实施方式
如上所述，本发明人发现：在将碳掺杂至硅基板时，根据碳掺杂量，热进程后的中间磊晶层的扩散距离的大小存在差异。另外，已知在中间磊晶层的元素扩散的同时，硅基板的碳也会扩散，该碳的扩散会对中间磊晶层的元素的扩散距离产生大的影响。
因此，本发明人发现：只要在中间磊晶层与硅基板之间进一步形成中间磊晶层(第二中间磊晶层)，且对因硅基板的碳的扩散而分布的碳浓度进行调整，则即使在第二中间磊晶层上形成第一中间磊晶层且经过高温热进程，作为组件形成区域的磊晶层内的p/n边界的位置也不会移动，从而完成了本发明。
下面，参照附图更详细地说明本发明的实施方式，但本发明并不限定于该等实施方式。
首先，参照图1及图2，对本发明的硅磊晶晶圆及其制造方法进行如下说明。
本发明的硅磊晶晶圆，如上所述在对如下单晶硅棒进行切割而制造的硅基板10上层叠有第二中间磊晶层22、第一中间磊晶层21及作为组件形成区域的磊晶层30，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒(图1)。另外，图2是在作为组件形成区域的磊晶层30内形成有p型导电层30p的图。
在制造图1的构造的硅磊晶晶圆的情况下，首先，准备对如下单晶硅棒进行切割而制造的硅基板10，该单晶硅棒是使用如图5所示的单晶硅棒提拉装置，通过切克劳斯基(CZ：Czochralski)法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒。
图5所示的单晶硅棒提拉装置50具备主腔室51a及提拉腔室51b。在主腔室51a的内部，设置有用于收容已熔融的原料熔液52的石英坩埚53a和用于支持石英坩埚53a的石墨坩埚53b。这些坩埚经由称为承载轴(ペデスタル)的支持轴54a上的托盘54b而受到支持。在坩埚外侧设置有主加热器55，进而在该主加热器55的外侧，沿着主腔室51a的内壁而设置有隔热材料56。在坩埚上方设置有由带遮热板的圆筒形状的由石墨材料构成的气体整流筒57。
下面，对使用上述图5所示的单晶硅棒提拉装置50而获得掺杂有碳的单晶硅棒59的方法进行说明。
首先，将高纯度硅多晶装入至石英坩埚53a内，例如在目标导电类型为n型的情况下，例如添加磷(P)作为掺杂剂。
对于CZ法而言，存在不施加磁场的情况或施加磁场的情况，但有时根据用途而变更条件。另外，决定硅基板的导电类型或电阻率的元素也可根据用途而变更，可以添加磷(P)、硼(B)、砷、锑、镓、锗、铝等元素。
然后，将原料填充至石英坩埚53a之后，一边使真空泵工作而从气体流出口进行排气，一边使氩(Ar)气体从设置于提拉腔室51b的气体导入口流入，将内部更换为Ar气氛。
接着，利用以围绕石墨坩埚53b的方式而配置的主加热器55，对处于石英坩埚53a内的原料进行加热而使该原料熔融，获得原料熔液52。在原料熔融后，将晶种58浸渍于原料熔液52中，一边使晶种58旋转，一边进行提拉，从而培育成单晶硅棒59。
这里，添加原料为碳，掺杂碳的方法也可以为以下方法：在单晶硅棒59提拉进程中，通过气体而进行掺杂的方法；使用放入有高纯度碳粉末、碳块或碳粉末的硅多晶制容器的方法；或者将含有规定量的碳的多晶硅投入至坩埚内等方法；这些方法可适当地进行选择。
这样获得的单晶硅棒59，经由晶圆加工工序而成为硅(子)基板。关于硅基板的加工方法，通常而言，通过内周刀或线锯等切断装置(未图示)进行切割，对所获得的硅基板的表面进行研磨、清洗等表面处理。此外，除了这些工序以外，也存在倒角、研光等各种工序，且存在根据用途而实施退火的情况。在磊晶晶圆制作进程中，通过所述工序获得的镜面晶圆的平坦度也是重要的质量，适当地变更应用所述工序的顺序和条件等，以获得所期望的平坦度。
这样获得的硅基板例如在磷(P)掺杂n型的情况下，通常以达到1×1014atoms/cm3～1015atoms/cm3等级的浓度的方式而添加有磷(P)，且以使碳浓度达到3×1016atoms/cm3～2×1017atoms/cm3的方式而添加有碳。导入至硅基板中的碳，在组件工序中容易出现高密度的氧析出物，由此，能够具有充分的吸气能力，有时根据组件工序的热进程的条件而适当地变更碳添加量。
根据以上内容，能够准备对如下单晶硅棒进行切割而制造的硅基板，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒。
接着，在硅基板10的晶圆加工工序之后，在硅基板10上形成第二中间磊晶层22。
如本发明所示形成第二中间磊晶层22(n-)的理由如下。
p/n边界(p型导电层与中间磊晶层(n+)的边界区域)的位置取决于由热进程产生的中间磊晶层(n+)的扩散能力，为了不引起p/n边界的位置偏移，中间磊晶层(n+)的扩散距离在芯片内必须均匀。
关于导致中间磊晶层(n+)的扩散距离变得不均匀的重要原因，在添加有碳的硅基板的情况下，有时会因来自硅基板的碳扩散而受到影响。中间磊晶层(n+)的扩散能力会因碳的扩散而发生变化，但其大幅度地取决于硅基板的碳浓度，硅基板的碳浓度越高，则中间磊晶层(n+)的扩散距离越长，硅基板的碳浓度越低，则中间磊晶层(n+)的扩散距离越短。
特别是在硅基板的碳浓度的面内分布不均匀的情况下，在芯片尺寸内的较短范围区域中，p/n边界的位置偏移变大。
作为p/n边界的位置偏移的对策，只要关注硅基板与中间磊晶层(n+)之间的边界面的碳浓度，且减少磊晶层成长后的p/n边界面的碳浓度，则能够减少对于作为组件形成区域的磊晶层的碳扩散浓度，因此，能够防止磊晶层成长后的组件工序的热进程中的p/n边界的位置偏移。
因此，在本发明中，在使第一中间磊晶层21在硅基板10上成长之前，在磊晶成长炉中，利用各种CVD(Chemical Vapor Deposition，化学气相沉积)法而使第二中间磊晶层22在硅基板10上成长。
由此，在第二中间磊晶层22的磊晶成长进程中，第二中间磊晶层22中所含的碳浓度减少，因此，相较于硅基板10与第二中间磊晶层22之间的边界区域的碳浓度，第二中间磊晶层22与第一中间磊晶层21之间的边界区域的碳浓度进一步减少，碳的扩散浓度变为低浓度，且达到如下程度：即使因组件工序的热进程引起碳从硅基板侧向晶圆表面侧扩散，作为组件形成区域的磊晶层30内的p/n边界的位置偏移也不会发生。
另外，对碳的扩散行为进行调查后，在碳以硅基板10的表面为基点的情况下，与朝向晶圆表面的扩散相比较，碳更容易向硅基板主体侧扩散。朝向晶圆表面侧的扩散反而更小，因此，第二中间磊晶层22的厚度也可较薄。
在将第二中间磊晶层22的厚度设为t的情况下，优选地，以使形成的第二中间磊晶层22的厚度处于0.5μm≦t≦2μm的范围的方式，形成第二中间磊晶层22。
关于硅基板的碳的扩散，与晶圆表面侧相比较，朝向硅基板主体侧的扩散更大，即使第二中间磊晶层22的厚度为2μm以内，仍有充分的效果。
然而，此时，硅基板10的碳浓度处于3×1016atoms/cm3～2×1017atoms/cm3的范围内。在硅基板10的碳浓度为3×1016atoms/cm3以上的情况下，会产生如下问题：作为组件形成区域的磊晶层30内的p/n边界的位置发生偏移，因此，必须形成第二中间磊晶层22。另外，在硅基板10的碳浓度为2×1017atoms/cm3以下的情况下，不会出现较大的析出物，且不会对所制作的组件的电气特性造成不良影响。
另外，优选地，根据硅基板10中所掺杂的碳浓度的大小来调整第二中间磊晶层22的厚度。由此，能够考虑磊晶成长工序的制造成本等的经济性，例如可以进行如下调整：若硅基板10的碳浓度低，则以较薄的厚度使第二中间磊晶层22成长。
另一方面，在决定第二中间磊晶层22的厚度的情况下，优选地，根据从单晶硅棒59切割出硅基板10的位置而进行调整。
对于掺杂碳且进行提拉所得到的单晶硅棒59而言，进入至提拉单晶棒59内的碳量会因碳的偏析而有所不同。因此，单晶硅棒59的碳浓度通常在成长方向的锥侧最低，在尾侧最高。因此，例如可进行如下调整：若切割出来的硅基板为单晶成长方向的锥侧前半部，则以较薄的厚度使第二中间磊晶层22成长，若切割出来的硅基板为尾侧后半部，则以比从前半部切割出来的硅基板的第二中间磊晶层22更厚的厚度，使第二中间磊晶层22成长。
由此，即使在单晶硅棒的锥侧前半部，碳浓度为检测极限以下的情况下，仍能够以适当的厚度形成第二中间磊晶层22。
接着，能够在第二中间磊晶层22上形成第一中间磊晶层21，进而层叠作为组件形成区域的磊晶层30，获得本发明的硅磊晶晶圆(参照图1)。然后，如图2所示，也能够选择性地将例如p型杂质注入至作为组件形成区域的磊晶层30内而形成p型导电层30p，在p型导电层30p与第一中间磊晶层21之间的边界区域形成p/n边界。
如上所述，本发明人发现：由于作为组件形成区域的磊晶层内的碳浓度取决于中间磊晶层内的碳浓度，因此，如本发明所示，通过在形成第一中间磊晶层之前，形成第二中间磊晶层，能够在第一中间磊晶层的形成阶段抑制第一中间磊晶层与第二中间磊晶层之间的边界区域的碳浓度，由此，热进程前的第一中间磊晶层内的碳浓度降低，能够充分地将在热进程中向磊晶层组件区域内扩散的碳浓度抑制到不会对p/n边界的偏移产生影响的程度。
因此，能够提供如下硅磊晶晶圆及硅磊晶晶圆的制造方法，该硅磊晶晶圆用于内存、逻辑电路或固态摄影元件等半导体组件基板，并以掺杂有碳的硅基板为原材料，且工业性优异。
实施例
下面，示出实施例来更具体地说明本发明，但本发明并不限定于该等实施例。
(实施例)
首先，准备掺杂有碳的硅基板10。
在图5的单晶硅棒提拉装置50的主腔室51a内所设置的直径为32英寸(800mm)的石英坩埚53a内，填充360kg的硅多晶原料，进而填充用于调整电阻的磷掺杂剂，通过加热器55而进行加热，获得原料熔液52。
然后，使用MCZ(Magnetic field applied czochralski，外加磁场切克劳斯基)法，施加中心磁场强度为4000G的水平磁场，同时培育成直径为300mm、直躯(晶身)长度为140cm的n型单晶硅棒59。此时，n型电阻率在结晶直躯中央部为10Ωcm，掺杂的碳量在结晶直躯中央部为5×1016atoms/cm3。将该n型单晶硅棒59切断，经由加工工序而制作镜面晶圆，将该镜面晶圆作为硅基板10。
接着，在硅基板10上，以4.5×1014atoms/cm3的磷掺杂量进行磊晶成长，由此形成n-型的第二中间磊晶层22。其次，将掺杂有3×1017atoms/cm3的磷的n+型的第一中间磊晶层21和掺杂有1.5×1014atoms/cm3的磷的n-型的作为组件形成区域的磊晶层30依序层叠在第二中间磊晶层22上。
将此时的磊晶成长条件示于以下的表1中。另外，对于此时的硅磊晶晶圆的剖面，通过扫描型扩散电阻显微镜法(Scanning Spreading Resistance Microscopy，SSRM)而测量载体浓度，进而通过二次离子质谱法(Secondary Ion Mass Spectrometry，SIMS)而评价磷扩散及碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图6A所示的关系。
(表1)
然后，将1×1016atoms/cm3的p型元素硼注入作为组件形成区域的磊晶层30内，由此，形成p型导电层30p。对于该时刻的硅磊晶晶圆的剖面，通过扫描型扩散电阻显微镜法(SSRM)而测量载体浓度之后，确定p/n边界，进而通过二次离子质谱法(SIMS)而评价磷扩散及碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图6B所示的关系。
然后，通过三段热处理(加速热处理)来实施热处理。该3段热处理的详细条件如下所述。
(3段热处理条件)
第一段…650℃氮气氛中，20分钟；
第二段…800℃，4小时的干式氧化；
第三段…1000℃，14小时的干式氧化处理后冷却。
另外，对于三段热处理后的硅磊晶晶圆的剖面，仍通过扫描型扩散电阻显微镜法(SSRM)而测量载体浓度之后，确定p/n边界，进而通过二次离子质谱法(SIMS)而评价磷扩散及碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图6C所示的关系。在将设计阶段的p/n边界的位置设为0μm的情况下，如图6C所示，实际的p/n边界的位置向晶圆表面侧偏移了0.1μm左右，然后制作固态摄影元件，对图像不均进行评价，未出现图像不均。
(比较例)
利用与实施例相同的方法，准备掺杂有相同规格的碳的硅基板10。
接着，将掺杂有3×1017atoms/cm3的磷的n+型的第一中间磊晶层21和掺杂有1.5×1014atoms/cm3的磷的n-型的作为组件形成区域的磊晶层30依序层叠在硅基板10上。
将此时的磊晶成长条件示于以下的表2中。另外，对于该时刻的硅磊晶晶圆的剖面，评价载体浓度与碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图7A所示的关系。
(表2)
然后，与实施例同样地，在作为组件形成区域的磊晶层30内形成p型导电层30p。对于该时刻的硅磊晶晶圆的剖面，在测量载体浓度的基础上，确定p/n边界，进而评价碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图7B所示的关系。
然后，与实施例同样地，通过三段热处理(加速热处理)而实施热处理。
对于该三段热处理后的硅磊晶晶圆的剖面，也在测量载体浓度的基础上，确定p/n边界，且评价碳扩散分布。其结果是，载体浓度和碳浓度相对于从晶圆表面算起的深度的关系成为如图7C所示的关系。在将设计阶段的p/n边界的位置设为0μm的情况下，如图7C所示，实际的p/n边界的位置向晶圆表面侧偏移了0.9μm，然后制作固态摄影元件，在对图像不均进行评价之后，确认有较强烈的图像不均。
根据以上的实施例、比较例的结果可知：本发明能够制造不会在半导体组件的动作中电气性地妨碍特性的硅磊晶晶圆，且能够稳定地供给电气特性非常优异的硅磊晶晶圆。
此外，本发明并不限定于上述实施方式。上述实施方式为例示，凡是具有与本发明的权利要求书所述的技术思想实质相同的结构，且发挥同样作用效果的实施方式均包含于本发明的技术范围内。
例如，本发明能够不受所制造的单晶硅的直径、晶体方位、导电类型、电阻率等限定而被适用。

Claims (10)

1.一种硅磊晶晶圆，其在掺杂有碳的硅基板上具有掺杂有掺杂剂的第一中间磊晶层，且在该第一中间磊晶层上层叠有作为组件形成区域的磊晶层，该硅磊晶晶圆的特征在于，
所述硅基板是对如下单晶硅棒进行切割而制造的硅基板，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒；
在所述硅基板与所述第一中间磊晶层之间具有第二中间磊晶层；
所述第二中间磊晶层的厚度为0.5μm以上2μm以下；
所述硅基板为n型硅基板，所述第二中间磊晶层为n-型磊晶层，所述第一中间磊晶层为n+型磊晶层，所述作为组件形成区域的磊晶层为n-型磊晶层，p型元素被离子注入所述作为组件形成区域的磊晶层内而形成有p/n边界。
2.根据权利要求1所述的硅磊晶晶圆，其特征在于，所述第二中间磊晶层的厚度是根据所述硅基板中所掺杂的碳量而进行调整后的厚度。
3.根据权利要求2所述的硅磊晶晶圆，其特征在于，若所述硅基板中所掺杂的碳量少，则所述第二中间磊晶层的厚度薄。
4.根据权利要求1所述的硅磊晶晶圆，其特征在于，所述第二中间磊晶层的厚度是根据从所述单晶硅棒切割出所述硅基板的位置而进行调整后的厚度。
5.根据权利要求4所述的硅磊晶晶圆，其特征在于，若从所述单晶硅棒切割出所述硅基板的位置为单晶成长方向的锥侧前半部，则所述第二中间磊晶层的厚度薄；若从所述单晶硅棒切割出所述硅基板的位置为单晶成长方向的尾侧后半部，则所述第二中间磊晶层的厚度比从所述锥侧前半部切割出来的硅基板的第二中间磊晶层厚。
6.一种硅磊晶晶圆的制造方法，其先准备掺杂有碳的硅基板，在该硅基板上形成掺杂有掺杂剂的第一中间磊晶层，然后将作为组件形成区域的磊晶层层叠在该第一中间磊晶层上，该硅磊晶晶圆的制造方法的特征在于，
在准备所述硅基板时，准备对如下单晶硅棒进行切割而制造的硅基板，该单晶硅棒是通过CZ法而培育成的碳浓度为3×1016atoms/cm3～2×1017atoms/cm3的单晶硅棒；
在形成所述第一中间磊晶层之前，在所述硅基板上形成第二中间磊晶层；其中，
使所述第二中间磊晶层的厚度为0.5μm以上2μm以下；
使所述硅基板为n型硅基板，所述第二中间磊晶层为n-型磊晶层，所述第一中间磊晶层为n+型磊晶层，所述作为组件形成区域的磊晶层为n-型磊晶层，将p型元素离子注入所述作为组件形成区域的磊晶层内而形成p/n边界。
7.根据权利要求6所述的硅磊晶晶圆的制造方法，其特征在于，根据所述硅基板中所掺杂的碳量，调整所述第二中间磊晶层的厚度。
8.根据权利要求7所述的硅磊晶晶圆的制造方法，其特征在于，若所述硅基板中所掺杂的碳量少，则使所述第二中间磊晶层的厚度薄。
9.根据权利要求6所述的硅磊晶晶圆的制造方法，其特征在于，根据从所述单晶硅棒切割出所述硅基板的位置，调整所述第二中间磊晶层的厚度。
10.根据权利要求9所述的硅磊晶晶圆的制造方法，其特征在于，若从所述单晶硅棒切割出所述硅基板的位置为单晶成长方向的锥侧前半部，则使所述第二中间磊晶层的厚度薄；若从所述单晶硅棒切割出所述硅基板的位置为单晶成长方向的尾侧后半部，则使所述第二中间磊晶层的厚度比从所述锥侧前半部切割出来的硅基板的第二中间磊晶层厚。
CN201480024949.3A 2013-05-10 2014-03-28 硅磊晶晶圆及硅磊晶晶圆的制造方法 Active CN105164790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013100180A JP6020342B2 (ja) 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2013-100180 2013-05-10
PCT/JP2014/001819 WO2014181496A1 (ja) 2013-05-10 2014-03-28 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN105164790A CN105164790A (zh) 2015-12-16
CN105164790B true CN105164790B (zh) 2017-08-15

Family

ID=51866988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480024949.3A Active CN105164790B (zh) 2013-05-10 2014-03-28 硅磊晶晶圆及硅磊晶晶圆的制造方法

Country Status (6)

Country Link
US (1) US10355092B2 (zh)
JP (1) JP6020342B2 (zh)
KR (1) KR102037106B1 (zh)
CN (1) CN105164790B (zh)
TW (1) TWI592525B (zh)
WO (1) WO2014181496A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7318518B2 (ja) * 2019-11-26 2023-08-01 信越半導体株式会社 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284568A (ja) 2000-03-31 2001-10-12 Sharp Corp 固体撮像装置
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
TW200821417A (en) 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
JP5568837B2 (ja) 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
TWI442478B (zh) * 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
JP2009283726A (ja) * 2008-05-23 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP5830215B2 (ja) * 2008-10-01 2015-12-09 信越半導体株式会社 エピタキシャルウエーハ並びにその製造方法
JP2011253978A (ja) * 2010-06-03 2011-12-15 Sumco Corp エピタキシャル基板およびその製造方法
TW201234570A (en) * 2010-12-09 2012-08-16 Sumco Corp Epitaxial substrate for back-illuminated solid-state imaging device, and method of manufacturing the same
JP5772491B2 (ja) 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法

Also Published As

Publication number Publication date
US20160126318A1 (en) 2016-05-05
JP6020342B2 (ja) 2016-11-02
KR102037106B1 (ko) 2019-10-28
US10355092B2 (en) 2019-07-16
WO2014181496A1 (ja) 2014-11-13
TW201500603A (zh) 2015-01-01
JP2014218411A (ja) 2014-11-20
KR20160006692A (ko) 2016-01-19
CN105164790A (zh) 2015-12-16
TWI592525B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN105164790B (zh) 硅磊晶晶圆及硅磊晶晶圆的制造方法
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
CN101521199B (zh) 硅衬底及其制造方法
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
CN105247115B (zh) 单晶硅制造方法
US20160068994A1 (en) Method for producing a vanadium-doped silicon carbide volume monocrystal, and vanadium-doped silicon carbide substrate
KR101522480B1 (ko) 실리콘 단결정 제조 방법, 실리콘 단결정, 및 웨이퍼
CN108474137A (zh) 具有均匀的径向氧变化的硅晶片
CN109280966B (zh) 掺杂少量钒的高质量半绝缘碳化硅单晶及衬底的制备方法
US20090226736A1 (en) Method of manufacturing silicon substrate
CN109280965A (zh) 一种掺杂少量钒的高质量半绝缘碳化硅单晶及衬底
JP5453749B2 (ja) 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
US6776841B2 (en) Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
TW202026470A (zh) 摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
JP4360208B2 (ja) シリコン単結晶の製造方法
US11987901B2 (en) Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
JP2009212351A (ja) シリコン基板とその製造方法
Liu et al. Growth of heavily phosphorus-doped (111) silicon crystals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant