TW202026470A - 摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法 - Google Patents
摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法 Download PDFInfo
- Publication number
- TW202026470A TW202026470A TW108136953A TW108136953A TW202026470A TW 202026470 A TW202026470 A TW 202026470A TW 108136953 A TW108136953 A TW 108136953A TW 108136953 A TW108136953 A TW 108136953A TW 202026470 A TW202026470 A TW 202026470A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon carbide
- single crystal
- carbide single
- concentration
- semi
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
- C30B35/002—Crucibles or containers
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
- C30B35/007—Apparatus for preparing, pre-treating the source material to be used for crystal growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Thermal Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本申請案揭示了摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法,屬於半導體材料領域。該半絕緣碳化矽單晶包含淺能階雜質、低濃度深能階摻雜劑和極少量固有點缺陷;深能階摻雜劑與固有點缺陷共同補償淺能階雜質,深能階摻雜劑的濃度小於摻雜半絕緣碳化矽單晶中深能階摻雜劑的濃度;固有點缺陷濃度為室溫下碳化矽單晶中固有點缺陷原生濃度,固有點缺陷濃度不影響碳化矽單晶電學性能的穩定性。該半絕緣碳化矽單晶電阻率穩定性高,且電阻率均勻性高;其基材的電阻率均勻性高、應力低,故具有優異面型品質,保證了後續外延品質的穩定性和一致性。
Description
本申請案關於一種摻雜少量釩的高品質半絕緣碳化矽單晶、基材及其製備方法,屬於半導體材料領域。
半絕緣碳化矽(SiC)單晶基材由於具有能隙寬度大、電阻率及熱導率高、擊穿場強大等優異的物理性能而成為製備GaN基高頻微波裝置的較佳半導體材料。隨著5G技術的不斷發展,市場端對半絕緣碳化矽單晶基材的需求數量不斷擴大,更重要的,批量商業化的應用對碳化矽半絕緣單晶基材的品質要求也提出了更高的要求。
目前已經產業化的半絕緣碳化矽單晶製備是在物理氣相法(PVT)的基礎上,透過引入高濃度的釩雜質作為深能階補償中心實現半絕緣特性,由此製備的碳化矽單晶稱為摻雜半絕緣碳化矽單晶;或者透過在晶體製備過程中不斷降低晶體中的淺能階雜質濃度並引入一定數量的固有點缺陷實現其半絕緣特性,由此製備的碳化矽單晶稱為高純半絕緣碳化矽單晶。
摻雜半絕緣碳化矽單晶在製備過程中由於有高濃度釩引入,容易在晶體中形成釩的沉澱物並誘生微管缺陷,降低晶體品質;此外,研究表明高濃度的釩在裝置中作為電子俘獲中心,會引起背閘效應,降低甚至破壞裝置性能。因此,隨著基材製備技術和裝置製備技術的發展,高純半絕緣碳化矽單晶基材逐漸成為主流。高純半絕緣碳化矽單晶中較低的淺能階雜質能夠降低晶體中的有效載流子濃度,同時透過引入的特定數量的固有點缺陷將費米能階釘紮在能隙中心,從而實現晶體的半絕緣特性。然而,固有點缺陷在晶體中具有較高的遷移速率,在一定溫度下(如GaN外延層製備的溫度條件下)會發生遷移擴散並湮滅,這會引起基材電阻率的不穩定性,同樣對裝置性能的穩定性造成影響。
摻雜半絕緣碳化矽單晶中釩濃度[V]通常為1×1017
~1×1018
cm-3
,相應的氮濃度[N]高於1017
cm-3
量級,其製備過程中的高濃度釩摻雜具有較高的技術壁壘,且製備晶體中易形成含大量缺陷和不可控的淺能階雜質濃度,造成晶體品質不可控。高純半絕緣碳化矽單晶中[N]為1015
cm-3
量級,相應的點缺陷濃度為1×1015
cm-3
量級及以上,其製備過程中的氮等淺能階雜質濃度去除需要較高的技術成本和資金成本。
為了解決上述問題,本申請案提供了一種高品質輕摻雜的半絕緣碳化矽單晶、基材、製備方法,該半絕緣碳化矽單晶的電阻率更穩定,不存在因為高濃度摻雜而引起的沉澱物缺陷和電子俘獲問題;由該碳化矽單晶製備的碳化矽單晶基材具有高的電阻率均勻性、低應力,使得碳化矽單晶基材具有優異的面型品質,從而保證了後續外延品質的穩定性和一致性,該碳化矽單晶基材有助於裝置性能的提升。
一態樣中,本申請案提供了一種雜摻雜少量釩的高品質半絕緣碳化矽單晶,其特徵在於,包含淺能階雜質、低濃度深能階摻雜劑和極少量的固有點缺陷;所述深能階摻雜劑與所述固有點缺陷共同補償淺能階雜質,所述深能階摻雜劑的濃度小於摻雜半絕緣碳化矽單晶中深能階摻雜劑的濃度;所述固有點缺陷的濃度為室溫下碳化矽單晶中的固有點缺陷原生濃度,所述固有點缺陷濃度不影響碳化矽單晶電學性能的穩定性。
本申請案中所述的固有點缺陷的原生濃度為生長碳化矽單晶過程中自熱形成的固有點缺陷的濃度,不包括在碳化矽單晶後續處理時引入的固有點缺陷濃度。
本申請案中所述摻雜半絕緣碳化矽單晶中深能階摻雜劑的濃度通常為5×1017
~1×1018
cm-3
。
可選地,所述碳化矽單晶是透過降低碳化矽晶體中的淺能階雜質同時引入少量的深能階摻雜劑替代碳化矽單晶中的固有點缺陷,實現其半絕緣特性。
可選地,所述淺能階雜質的濃度之和低於1×1017
cm-3
,所述深能階摻雜劑的濃度低於1×1017
cm-3
,所述固有點缺陷室溫下的濃度不高於1×1015
cm-3
。進一步地,所述淺能階雜質的濃度之和小於1×1017
cm-3
,所述深能階摻雜劑的濃度小於1×1017
cm-3
,所述固有點缺陷室溫下的濃度大於1×1015
cm-3
。
可選地,所述固有點缺陷室溫下的濃度不高於1×1014
cm-3
。進一步地,所述固有點缺陷室溫下的濃度大於1×1014
cm-3
。
可選地,所述淺能階雜質的濃度之和不低於1×1015
cm-3
,所述深能階摻雜劑的濃度不低於1×1015
cm-3
,所述固有點缺陷室溫下的濃度不高於1×1014
cm-3
。進一步地,所述淺能階雜質的濃度之和大於1×1015
cm-3
,所述深能階摻雜劑的濃度大於1×1015
cm-3
,所述固有點缺陷室溫下的濃度小於1×1014
cm-3
。
可選地,所述淺能階雜質的濃度之和高於1×1015
cm-3
,所述深能階摻雜劑的濃度為5×1015
~1×1017
cm-3
,所述固有點缺陷室溫下的濃度不高於1×1014
cm-3
。進一步地,所述淺能階雜質的濃度之和大於1×1015
cm-3
,所述深能階摻雜劑的濃度為5×1015
~1×1017
cm-3
,所述固有點缺陷室溫下的濃度小於1×1014
cm-3
。
較佳地,所述淺能階雜質的濃度之和不低於5×1015
cm-3
。進一步地,所述淺能階雜質的濃度之和大於5×1015
cm-3
。
更佳地,所述淺能階雜質的濃度之和不低於1×1016
cm-3
。進一步地,所述淺能階雜質的濃度之和大於1×1016
cm-3
。
較佳地,所述深能階摻雜劑的濃度為1×1016
cm-3
~5×1016
cm-3
。
較佳地,所述固有點缺陷缺陷濃度不高於室溫下的固有濃度。
較佳地,所述固有點缺陷缺陷濃度不高於1×1012
cm-3
。進一步地,所述固有點缺陷缺陷濃度小於1×1012
cm-3
。
可選地,所述碳化矽單晶在外延退火工序處理前後的電阻率均值變化值小於55%。
可選地,所述碳化矽單晶可製備成單晶基材,外延工序退火包括:在900-1200℃溫度保持0.5-10 h。
可選地,所述碳化矽單晶經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於55%。
較佳地,所述碳化矽單晶經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於50%;進一步地,所述碳化矽單晶經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於30%。
可選地,所述淺能階雜質包括元素週期表中的IIIA和VA主族元素中的一種或多種。
可選地,所述淺能階雜質包括氮、硼和鋁中的一種或多種。
較佳地,所述淺能階雜質包括氮、硼和鋁。
可選地,所述深能階摻雜劑選自元素週期表中的ⅤB族元素中的至少一種。
較佳地,所述深能階摻雜劑為釩。
可選地,所述的碳化矽晶體的晶型為4H-SiC、6H-SiC或3C-SiC。進一步地,所述的碳化矽單晶的晶型為4H-SiC。
可選地,所述的碳化矽晶體的電阻率大於1×1011
Ω·cm,進一步地,所述碳化矽晶體的電阻率大於3×1011
Ω·cm,更進一步地,所述碳化矽晶體的電阻率大於6×1011
Ω·cm。
根據本申請案的又一態樣,提供了一種摻雜少量釩的高品質半絕緣碳化矽單晶的製備方法,其特徵在於,包括下述步驟:
1)熱場裝置除雜;
2)混料:將深能階摻雜劑摻雜於碳化矽粉料中;
3)長晶:將步驟2)製得的摻雜深能階摻雜劑的碳化矽粉置於經步驟1)處理的熱場裝置後,開始長晶,長晶結束後的深能階摻雜中心元素的濃度為5×1015
~1×1017
cm-3
;
4)退火:將經過步驟3)處理的碳化矽單晶初品進行退火處理,即製得所述的碳化矽單晶。
可選地,所述的半絕緣碳化矽單晶由包括下述步驟的方法製備得到:
1)熱場裝置除雜:對石墨保溫結構和石墨坩堝進行高溫提純;
2)混料:將深能階摻雜劑元素摻雜於碳化矽粉料中,碳化矽粉料中的深能階摻雜劑的濃度為1×1016
cm-3
~1×1017
cm-3
;
3)長晶:將步驟2)製得的摻雜深能階摻雜劑元素的碳化矽粉放置在經步驟1)處理的石墨坩堝後,開始長晶步驟,長晶步驟結束後的深能階摻雜中心元素的濃度為5×1015
cm-3
~1×1017
cm-3
;
4)退火:將經過步驟3)處理的碳化矽單晶進行退火處理。
較佳地,所述長晶步驟包括高溫預處理階段和長晶階段。
所述的深能階摻雜劑元素選自元素週期表中的ⅤB族元素中的至少一種。
較佳地,所述深能階摻雜劑為釩。
可選地,所述熱場裝置包括石墨保溫結構和石墨坩堝。進一步地,所述石墨保溫結構為石墨保溫氈。
較佳地,所述步驟1)的熱場裝置除雜包括:將碳化矽粉料放置在石墨坩堝後,在溫度1800-2500℃、壓力5-50 mbar下保持20-100 h。進一步地,所述步驟1)的熱場裝置除雜步驟包括:將碳化矽粉料放置在石墨坩堝後,在溫度2200-2400℃、壓力20-30 mbar下保持50-100 h。
可選地,所述步驟2)的混料中的深能階摻雜劑元素的濃度為1×1016
cm-3
~1×1017
cm-3
。進一步地,所述步驟2)的混料中的深能階摻雜劑元素的濃度為2×1016
cm-3
~5×1016
cm-3
。
可選地,所述步驟3)中的長晶步驟包括:高溫預處理階段和長晶階段;
所述高溫預處理階段的條件為:在溫度1200℃-2000℃和壓力800-1000 mbar下保持時間5-50 h;
所述長晶階段的條件為:以10-50℃/min的速率提高至2200℃以上的溫度,同時將壓力降至5-50 mbar。該長晶階段方法使得石墨坩堝內的碳化矽粉料充分昇華。
進一步地,所述步驟3)中的長晶步驟包括:高溫預處理階段和長晶階段;
所述高溫預處理階段的條件為:在溫度1800℃-2000℃和壓力800-900 mbar下保持時間30-50 h;
所述長晶階段的條件為:以10-30℃/min的速率提高至2200℃以上的溫度,同時將壓力降至5-50 mbar。
可選地,所述步驟4)的退火處理條件為:將步驟3)的碳化矽單晶初品置於退火爐中並在1800-2200℃溫度下保持10-50 h。進一步地,所述步驟4)的退火處理條件為:將步驟3)的碳化矽單晶初品置於退火爐中並在2000-2200℃溫度下保持30-50 h。
作為一種實施方式,所述的半絕緣碳化矽單晶由包括下述步驟的方法製備:
(1)對碳化矽單晶長晶使用的石墨保溫氈和石墨坩堝進行高溫提純。石墨坩堝內放置碳化矽粉料,粉料粒度控制在50-500 μm,數量控制在坩堝容積的50%-80%。將石墨坩堝置於石墨保溫並封裝於碳化矽長晶爐後,在溫度1800-2500℃、壓力5-50 mbar下高溫處理20-100 h。該步驟使坩堝內的粉料昇華並形成高溫氣體,高溫氣體在逸散的過程中能夠浸潤到石墨坩堝和石墨保溫氈中並驅逐其吸附的氮等雜質元素,從而獲得高純度的石墨材料。
(2)將釩元素均勻地摻雜於碳化矽粉料中。釩元素在碳化矽粉料合成過程中的摻雜可以透過與碳化矽粉料混合的方式進行,也可以內置於石墨容器中後埋於混合後的碳化矽粉料中。為了控制後續引入到碳化矽單晶中的釩摻雜濃度,碳化矽粉料中的釩摻雜濃度應相應地進行控制,每1kg反應源粉中應放置0.01-1 g釩元素,其反應後在碳化矽粉料中的濃度應在1×1016
cm-3
~1×1017
cm-3
量級,以實現後續長晶過程中的少量釩的含量範圍目的。具體地,碳化矽粉料經過與釩混合均勻後,或在石墨容器中放置釩摻雜濃度後的碳化矽粉料反應過程可參考已揭示的專利文件。
(3)透過反應獲得含有一定摻雜釩濃度的碳化矽粉料後,將少量釩摻雜碳化矽粉料置於石墨坩堝中並封裝入長晶爐膛,開始晶體生長。晶體生長過程包括1200℃-2000℃、800-1000 mbar、5-50 h的高溫預處理以去除爐膛內吸附的氮等雜質。本申請案引入少量的釩元素,因此相比於高純半絕緣碳化矽單晶,本步驟的提純過程可以較大地簡化,只需將過量的氮元素去除即可,相比於高純半絕緣碳化矽單晶的製備過程可以降低技術成本和晶種成本。完成爐膛內的提純預處理後,將溫度以10-30℃/min的速率提高至2200℃以上的溫度,同時將壓力降至5-50 mbar,以使石墨坩堝內的少量釩摻雜碳化矽粉料充分昇華。昇華後的氣相及釋放出的釩元素隨著溫度梯度傳輸至晶種處並結晶。根據重摻雜半絕緣碳化矽單晶生長過程可知,釩元素會在晶體生長過程中佔據晶體生長介面一部分晶格位置,從而實現釩元素的摻雜。由於少量釩摻雜碳化矽粉料中含有的釩元素已被限制在1×1016
cm-3
~1×1017
cm-3
的含量,經過氣相傳輸過程後,由於傳輸過程的損耗及釩元素與碳化矽粉料的再結合,最終摻雜進入到晶體中的釩元素濃度應在5×1015
cm-3
~1×1017
cm-3
之間。這些進入到碳化矽單晶的釩元素既能作為施體存在,也能作為受體存在,從而補償掉碳化矽單晶中的淺能階雜質。
(4)碳化矽單晶生長結束後,將碳化矽單晶取出石墨坩堝。由於在碳化矽單晶生長過程中生長介面處於較高的溫度,生長介面處部分原子脫離晶格位置形成一定濃度的固有點缺陷。將碳化矽單晶放置於退火爐中,在1800-2000℃溫度下進行10-50 h的退火處理,可去除固有點缺陷。退火過程中,存在於碳化矽單晶中的固有點缺陷經過遷移而湮滅,固有點缺陷的濃度下降至不影響晶體電學性能的水準。
本申請案製備的碳化矽單晶的電阻率由殘餘的淺能階雜質和少量的釩元素決定。由於淺能階雜質和少量的釩元素都佔據晶格位置,其具有很高的熱穩定性,這也就意味著本申請案的碳化矽單晶可以獲得具有高度穩定的電阻率。
本申請案中的「不高於」、「不低於」、「高於」和「低於」包含端點值。
根據本申請案的另一態樣,提供了一種半絕緣碳化矽單晶基材,其特徵在於,由任一項上述的半絕緣碳化矽單晶或上述任一方法製備的半絕緣碳化矽單晶製備得到。
根據本申請案的又一態樣,提供了一種摻雜少量釩的高品質半絕緣碳化矽單晶基材的製備方法,其特徵在於,將任一上述的摻雜少量釩的高品質半絕緣碳化矽單晶進行切割、拋光,即製得所述的半絕緣碳化矽單晶基材。
可選地,所述碳化矽單晶基材經外延工序退火處理前後的電阻率均值變化值小於55%。
可選地,所述碳化矽單晶基材經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於55%。
進一步地,所述碳化矽單晶基材經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於50%。進一步地,所述碳化矽單晶基材經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值小於30%。
根據本申請案的又一態樣,提供了一種外延晶片和/或電晶體,其特徵在於,包括任一上述的半絕緣碳化矽單晶基材。
本申請案的有益效果包括但不限於:
1)本申請案的碳化矽單晶為少量釩摻雜的半絕緣單晶,本申請案透過降低碳化矽晶體中的淺能階雜質同時引入少量的釩摻雜替代碳化矽單晶中的固有點缺陷,實現碳化矽單晶的半絕緣特性。
2)本申請案的碳化矽單晶的電阻率由殘餘的淺能階雜質和少量的釩元素決定,由於這些雜質都佔據晶格位置,其具有很高的熱穩定性,這也就意味著晶體可以獲得具有高度穩定的電阻率,並且具有高的電阻率均勻性。
3)本申請案的碳化矽單晶的製備結合現有的摻雜半絕緣碳化矽單晶和高純半絕緣碳化矽單晶製備技術,透過控制碳化矽晶體中的淺能階雜質濃度和深能階摻雜劑的濃度,可以實現具有更高電阻率穩定性的半絕緣碳化矽單晶和基材,同時可以避免因高濃度摻雜而引起的沉澱物缺陷和電子俘獲問題,從而提高碳化矽單晶基材的品質並有助於使用該基材的裝置性能的提升。
4)本申請案的碳化矽單晶中的淺能階雜質濃度不需要降到高純半絕緣碳化矽單晶的水準,可以節約成本,並且降低工序的難度。
5)本申請案的碳化矽單晶作為基材,具有良好的電學性能穩定性;同時,對碳化矽單晶基材進行退火前後的面型測試,彎曲度和翹曲度的絕對值變化遠遠小於外延工序所要求的退火前後5 μm的控制線,表明碳化矽單晶基材內部應力極小,能夠保證基材具有優異的面型品質,從而保證了後續外延過程中基材品質的穩定性和一致性。
6)本申請案的方法製備摻雜少量釩的半絕緣單晶/單晶基材,透過碳化矽單晶中的淺能階雜質同時引入少量的釩摻雜替代晶體中的固有點缺陷,實現其半絕緣特性,該製備方法的技術成本和資金成本低。
下面結合實施例詳述本申請案,但本申請案並不侷限於這些實施例。
如無特別說明,本申請案的實施例中的相關的原料等均透過商業途徑購買。
本申請案的實施例中分析方法如下:
碳化矽單晶晶型測試採用Horiba公司的HR800型共聚焦拉曼光譜儀。
碳化矽單晶基材的面型測試採用FRT公司的MicroProf@TTV200型全自動面型測試儀。
電阻率測試採用Semimap公司的COREMA-WT型非接觸式半絕緣電阻率測試儀。
元素含量測試採用Cameca公司的IMS 7f-Auto型二次離子質譜儀器。
本申請案的實施方式中,碳化矽單晶的製備流程包括下述步驟:
1)熱場裝置除雜:對石墨保溫氈和石墨坩堝進行高溫提純;
2)混料:將釩元素均勻地摻雜於碳化矽粉料中,碳化矽粉中的釩濃度為1×1016
cm-3
~1×1017
cm-3
;
3)長晶:將步驟2)製得的摻雜釩的碳化矽粉放置在經步驟1)處理的石墨坩堝後,開始長晶,所述長晶步驟包括高溫預處理階段和長晶階段,長晶結束後的釩的濃度為5×1015
cm-3
~1×1017
cm-3
;
4)退火:將經過步驟3)處理的碳化矽單晶進行退火處理,即製得所述的半絕緣碳化矽單晶。
實施例1、半絕緣碳化矽單晶的製備—熱場裝置除雜:
熱場裝置包括石墨坩堝和石墨保溫氈,將製備碳化矽單晶使用的石墨保溫氈和石墨坩堝進行高溫提純。高溫提純步驟包括:將石墨坩堝內放置碳化矽粉料,粉料粒度控制在50-500 μm,數量控制在坩堝容積的50%-80%。將石墨坩堝置於石墨保溫氈並封裝於碳化矽長晶爐後,在一定溫度、壓力下保持一段時間,進行熱場裝置除雜。熱場1#、熱場2#、熱場3#、熱場4#和熱場5#的具體處理溫度、壓力和時間如表1所示,表1中的熱場裝置包括石墨坩堝和石墨保溫氈。
表1
溫度/℃ | 壓力/mbar | 時間/h | |
熱場1# | 2300 | 30 | 50 |
熱場2# | 1800 | 5 | 100 |
熱場3# | 1900 | 10 | 80 |
熱場4# | 2400 | 40 | 30 |
熱場5# | 2500 | 50 | 20 |
熱場1#、熱場2#、熱場3#、熱場4#和熱場5#的處理過程中的石墨坩堝內的碳化矽粉料昇華並形成高溫氣體,高溫氣體在逸散的過程中能夠浸潤到石墨坩堝和石墨保溫氈中並驅逐其吸附的氮等雜質元素,從而獲得高純度的石墨材料,從而除去製備的熱場1#、熱場2#、熱場3#、熱場4#和熱場5#中的雜質,從而控制製備半絕緣碳化矽單晶的過程中引入雜質。
實施例2、半絕緣碳化矽單晶初品的製備—混料、長晶:
將碳化矽粉料與釩元素進行摻雜,製得少量釩摻雜碳化矽粉料,每1kg反應碳化矽粉料中應放置0.01-1 g釩元素,反應後釩在碳化矽粉料中的濃度應在1×1016
cm-3
~1×1017
cm-3
量級,以實現後續長晶過程中的釩元素的含量範圍。
將少量釩摻雜碳化矽粉分別放置於實施例1處理後的熱場1#、熱場2#、熱場3#、熱場4#和熱場5#的石墨坩堝中,並封裝入長晶爐膛,進行長晶步驟。以熱場1#為例說明長晶步驟,長晶步驟的具體長晶條件如表2所示。
本實施例中的長晶步驟包括高溫預處理階段和長晶階段,高溫預處理階段將爐膛內吸附的氮等雜質去除乾淨,由於本實施例的目的是透過引入少量的釩元素,因此相比於高純半絕緣碳化矽單晶,本步驟的提純過程可以較大的簡化,只需將過量的氮元素去除即可,相比高純半絕緣碳化矽單晶的製備過程可以降低技術成本和晶種成本。
完成爐膛內的提純預處理後,本申請案的長晶階段的參數控制使得石墨坩堝內的少量釩摻雜碳化矽粉料充分昇華,昇華後的氣相及釋放出的釩元素隨著溫度梯度傳輸至晶種處並結晶。根據重摻雜半絕緣碳化矽單晶生長過程可知,釩元素會在晶體生長過程中佔據晶體生長介面一部分晶格位置,從而實現釩的摻雜。由於少量釩摻雜碳化矽粉料中含有的釩元素已被限制在1×1016
cm-3
~1×1017
cm-3
的含量,經過氣相傳輸過程後,由於傳輸過程的損耗、釩與碳化矽粉料的再結合,最終摻雜進入到碳化矽單晶中的釩元素濃度在5×1015
cm-3
~1×1017
cm-3
之間。這些進入到碳化矽單晶的釩元素既能作為施體存在,也能作為受體存在,從而補償掉碳化矽單晶中的淺能階雜質。
實施例3、半絕緣碳化矽單晶的製備—退火:
將實施例2製備的碳化矽單晶初品繼續進行退火處理,製備得到半絕緣碳化矽單晶。以熱場1#進行碳化矽單晶長晶步驟製成的碳化矽單晶初品進行退火處理為例,說明製備碳化矽單晶的步驟。將實施例2的熱場1#分別經過表2的長晶步驟製得的半絕緣碳化矽單晶初品進行退火處理分別製得碳化矽單晶1#、碳化矽單晶2#、碳化矽單晶3#、碳化矽單晶4#和碳化矽單晶5#,具體退火處理條件如表2所示。
碳化矽單晶生長結束後,將碳化矽單晶取出石墨坩堝。由於在晶體生長過程中生長介面處於較高的溫度,生長介面處部分原子脫離晶格位置形成一定濃度的固有點缺陷。將碳化矽單晶放置於退火爐中,在1800-2000℃溫度下進行10-50 h的退火處理,可去除固有點缺陷。退火過程中,存在於碳化矽單晶中的固有點缺陷經過遷移而湮滅,固有點缺陷的濃度下降至室溫下其固有濃度以下且不影響晶體電學性能穩定性的水準。至此,本申請案製備的碳化矽單晶的電阻率由殘餘的淺能階雜質和少量的釩元素決定。由於淺能階雜質和少量的釩元素都佔據晶格位置,其具有很高的熱穩定性,這也就意味著本申請案的碳化矽單晶可以獲得具有高度穩定的電阻率。
表2
產品 | 高溫預處理階段參數 | 長晶階段參數 | 退火階段參數 |
碳化矽單晶1# | 溫度1500℃,壓力900 mbar,保持時間30 h | 以30℃/min的速率提高至2300℃,同時將壓力降至25 mbar | 在2100℃溫度下保持30 h |
碳化矽單晶2# | 溫度1200℃,壓力800 mbar,保持時間50 h | 以10℃/min的速率提高至2300℃,同時將壓力降至50 mbar | 在1800℃溫度下保持50 h |
碳化矽單晶3# | 溫度2000℃,壓力1000 mbar,保持時間5 h | 以50℃/min的速率提高至2300℃,同時將壓力降至5 mbar | 在2200℃溫度下保持10 h |
碳化矽單晶4# | 溫度1400℃,壓力850 mbar,保持時間40 h | 以15℃/min的速率提高至2400℃,同時將壓力降至10 mbar | 在1900℃溫度下保持15h |
碳化矽單晶5# | 溫度1800℃,壓力950 mbar,保持時間15 h | 以45℃/min的速率提高至2400℃,同時將壓力降至40 mbar | 在2000℃溫度下保持40 h |
由於在晶體生長過程中生長介面處於較高的溫度,生長介面處部分原子脫離晶格位置形成一定濃度的點缺陷。經過本申請案的退火處理,存在於晶體中的點缺陷經過遷移而湮滅,從而濃度下降至不影響晶體電學性能的水準。至此,晶體的電阻率由殘餘的淺能階雜質和少量的釩元素決定。由於這些雜質都佔據晶格位置,其具有很高的熱穩定性,這也就意味著晶體可以獲得具有高度穩定的電阻率。
實施例4、半絕緣碳化矽單晶的表徵:
測試實施例3製備的碳化矽單晶的電阻率、晶型、雜質含量、固有點缺陷和電阻率,測試結果表明製得的碳化矽單晶具有半絕緣性,且電阻率高,經過外延工序退火(900-1200℃/0.5-10 h)之後的電阻率均值變化值小於55%。以碳化矽單晶1#、碳化矽單晶2#、碳化矽單晶3#、碳化矽單晶4#和碳化矽單晶5#為例說明測試的電阻率、晶型、雜質含量、固有點缺陷和電阻率的結果,如表3所示,其中,淺能階雜質含量包括N、B和Al。
表3
樣品編號 | 初始電阻率/Ω·cm | 晶型 | 釩含量/cm-3 | 淺能階雜質含量/cm-3 | 固有點缺陷/cm-3 | 經過1200℃/2h後的電阻率均值衰減率 |
碳化矽單晶1# | 4.22×1011 | 4H-SiC | 7.26×1015 | 7.43×1015 | <1×1014 | 25% |
碳化矽單晶2# | 3.82×1011 | 4H-SiC | 2.49×1016 | 2.60×1016 | <1×1015 | 53% |
碳化矽單晶3# | 2.01×1011 | 4H-SiC | 4.36×1015 | 4.41×1015 | <×1014 | 31% |
碳化矽單晶4# | 1.92×1011 | 6H-SiC | 1.04×1016 | 1.07×1016 | <×1014 | 42% |
碳化矽單晶5# | 1.10×1011 | 6H-SiC | 5.61×1015 | 5.53×1015 | <×1014 | 51% |
實施例5、半絕緣碳化矽單晶基材的性能測試:
分別將實施例3製備的碳化矽單晶進行切割、研磨和拋光製得4-8英吋的半絕緣碳化矽單晶基材,將製得的半絕緣碳化矽單晶基材進行退火處理,同時測試碳化矽單晶基材在退火前後的電阻率和面型,測試結果顯示,實施例3製備的碳化矽單晶基材具有良好的電學性能穩定性,且基材的內部應力極小。
以碳化矽單晶1#製得的4英吋的碳化矽單晶基材1#為例進行說明。碳化矽單晶基材1#經過1200℃退火2 h後。測試碳化矽單晶基材1#退火前的電阻率面掃描圖如圖1所示,碳化矽單晶基材1#退火後的電阻率面掃描圖如圖2所示。測試電阻率均值由4.22×1011
Ω•cm變為3.17×1011
Ω•cm,電阻率衰減<50%;同時,對碳化矽單晶基材1#進行退火前後的面型測試,碳化矽單晶基材1#退火前後的WARP值由8.35 μm變為8.42 μm,BOW值由9.62 μm變為9.87 μm,彎曲度和翹曲度的絕對值變化遠遠小於外延工序所要求的退火前後5 μm的控制線,表明碳化矽單晶基材內部應力極小,能夠保證基材具有優異的面型品質,從而保證了後續外延過程中碳化矽單晶基材品質的穩定性和一致性。
以上所述,僅為本申請案的實施例而已,本申請案的保護範圍並不受這些具體實施例的限制,而是由本申請案的申請專利範圍來確定。對於本領域技術人員來說,本申請案可以有各種更改和變化。凡在本申請案的技術思想和原理之內所作的任何修改、等同替換、改進等,均應包含在本申請案的保護範圍之內。
無
圖1為退火前的碳化矽單晶基材1#電阻率面掃描圖。
圖2為退火後的碳化矽單晶基材1#電阻率面掃描圖。
無
Claims (10)
- 一種摻雜少量釩的高品質半絕緣碳化矽單晶,其特徵在於,包含淺能階雜質、低濃度深能階摻雜劑和極少量的固有點缺陷; 所述深能階摻雜劑與所述固有點缺陷共同補償淺能階雜質,所述深能階摻雜劑的濃度小於摻雜半絕緣碳化矽單晶中深能階摻雜劑的濃度; 所述固有點缺陷的濃度為室溫下碳化矽單晶中的固有點缺陷原生濃度,所述固有點缺陷濃度不影響碳化矽單晶電學性能的穩定性。
- 如請求項1所述的半絕緣碳化矽單晶,其中,所述淺能階雜質的濃度之和低於1×1017 cm-3 ,所述深能階摻雜劑的濃度低於1×1017 cm-3 ,所述固有點缺陷的濃度在室溫下不高於1×1015 cm-3 。
- 如請求項2所述的半絕緣碳化矽單晶,其中,所述淺能階雜質的濃度之和不低於1×1015 cm-3 ,所述深能階摻雜劑的濃度不低於1×1015 cm-3 ,所述固有點缺陷的濃度在室溫下不高於1×1014 cm-3 。
- 如請求項1所述的半絕緣碳化矽單晶,其中,所述淺能階雜質包括元素週期表中的IIIA和VA主族元素中的一種或多種; 所述深能階摻雜劑選自元素週期表中的ⅤB族中的至少一種。
- 如請求項4所述的半絕緣碳化矽單晶,其中,所述深能階摻雜劑為釩。
- 如請求項1所述的半絕緣碳化矽單晶,其中,所述固有點缺陷的原生濃度為生長碳化矽單晶過程中自熱形成的固有點缺陷的濃度,不包括在碳化矽單晶後續處理時引入的固有點缺陷濃度; 所述碳化矽單晶經900-1200℃溫度保持0.5-10 h處理前後的電阻率均值變化值不大於31%。
- 一種摻雜少量釩的高品質半絕緣碳化矽單晶的製備方法,其製備如請求項1-6中任一項所述的摻雜少量釩的高品質半絕緣碳化矽單晶,其特徵在於,包括下述步驟: 1)熱場裝置除雜; 2)混料:將一定量的深能階摻雜劑摻雜於碳化矽粉料中; 3)長晶:將步驟2)製得的摻雜深能階摻雜劑的碳化矽粉置於經步驟1)處理的熱場裝置後,開始長晶,長晶結束後的深能階摻雜中心元素的濃度為5×1015 cm-3 ~1×1017 cm-3 ; 4)退火:將經過步驟3)處理的碳化矽單晶初品進行退火處理,即製得所述的半絕緣碳化矽單晶。
- 如請求項7所述的製備方法,其中,所述步驟3)中的長晶步驟包括:高溫預處理階段和長晶階段; 所述高溫預處理階段的條件包括:在溫度1800℃-2000℃和壓力800-900 mbar下保持時間30-50 h; 所述長晶階段的條件為:以10-30℃/min的速率提高至2200℃以上的溫度,同時將壓力降至5-50 mbar; 所述步驟4)的退火處理條件為:將步驟3)製得的碳化矽單晶初品置於退火爐中,在1800-2200℃溫度下保持10-50 h。
- 一種半絕緣碳化矽單晶基材,其特徵在於,由如請求項1-6中任一項所述的半絕緣碳化矽單晶得到。
- 一種外延晶片和/或電晶體,其特徵在於,其包括如請求項9所述的半絕緣碳化矽單晶基材。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNCN201811204690.7 | 2018-10-16 | ||
CNCN201811204702.6 | 2018-10-16 | ||
CN201811204690.7A CN109280965B (zh) | 2018-10-16 | 2018-10-16 | 一种掺杂少量钒的高质量半绝缘碳化硅单晶及衬底 |
CN201811204702.6A CN109280966B (zh) | 2018-10-16 | 2018-10-16 | 掺杂少量钒的高质量半绝缘碳化硅单晶及衬底的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202026470A true TW202026470A (zh) | 2020-07-16 |
TWI703242B TWI703242B (zh) | 2020-09-01 |
Family
ID=70283621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108136953A TWI703242B (zh) | 2018-10-16 | 2019-10-14 | 摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP3666936A4 (zh) |
JP (1) | JP7235318B2 (zh) |
KR (1) | KR102375530B1 (zh) |
TW (1) | TWI703242B (zh) |
WO (1) | WO2020077846A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113151895B (zh) * | 2020-06-09 | 2023-02-03 | 北京世纪金光半导体有限公司 | 大直径高纯半绝缘碳化硅生长工艺方法 |
WO2023119755A1 (ja) * | 2021-12-20 | 2023-06-29 | 住友電気工業株式会社 | 炭化珪素基板、炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 |
CN117585678A (zh) * | 2023-11-30 | 2024-02-23 | 宁波合盛新材料有限公司 | 一种用于pvt炉合成碳化硅粉新热场的吸氮处理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61219787A (ja) * | 1985-03-26 | 1986-09-30 | Kyocera Corp | 高純度半導体単結晶製造用ルツボ |
US6218680B1 (en) * | 1999-05-18 | 2001-04-17 | Cree, Inc. | Semi-insulating silicon carbide without vanadium domination |
US6507046B2 (en) * | 2001-05-11 | 2003-01-14 | Cree, Inc. | High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage |
SE520968C2 (sv) | 2001-10-29 | 2003-09-16 | Okmetic Oyj | Högresistiv monokristallin kiselkarbid och metod för dess framställning |
US7601441B2 (en) | 2002-06-24 | 2009-10-13 | Cree, Inc. | One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer |
WO2006017074A2 (en) * | 2004-07-07 | 2006-02-16 | Ii-Vi Incorporated | Low-doped semi-insulating sic crystals and method |
JP5068423B2 (ja) * | 2004-10-13 | 2012-11-07 | 新日本製鐵株式会社 | 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法 |
JP5155536B2 (ja) * | 2006-07-28 | 2013-03-06 | 一般財団法人電力中央研究所 | SiC結晶の質を向上させる方法およびSiC半導体素子の製造方法 |
CN102560671B (zh) * | 2010-12-31 | 2015-05-27 | 中国科学院物理研究所 | 半绝缘碳化硅单晶 |
CN102560672A (zh) * | 2010-12-31 | 2012-07-11 | 中国科学院物理研究所 | 半绝缘碳化硅单晶材料 |
JP2013173655A (ja) | 2012-02-27 | 2013-09-05 | Nagoya Institute Of Technology | 半導体結晶材料およびこれを用いた半導体素子 |
-
2018
- 2018-12-26 KR KR1020197037935A patent/KR102375530B1/ko active IP Right Grant
- 2018-12-26 WO PCT/CN2018/123707 patent/WO2020077846A1/zh unknown
- 2018-12-26 EP EP18922091.6A patent/EP3666936A4/en active Pending
- 2018-12-26 JP JP2019571538A patent/JP7235318B2/ja active Active
-
2019
- 2019-10-14 TW TW108136953A patent/TWI703242B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI703242B (zh) | 2020-09-01 |
KR102375530B1 (ko) | 2022-03-16 |
EP3666936A1 (en) | 2020-06-17 |
WO2020077846A1 (zh) | 2020-04-23 |
EP3666936A4 (en) | 2020-10-28 |
KR20200044728A (ko) | 2020-04-29 |
JP7235318B2 (ja) | 2023-03-08 |
JP2021502944A (ja) | 2021-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6760721B2 (ja) | バナジウムでドープしたSiC塊状単結晶の製造方法及びバナジウムでドープしたSiC基板 | |
TWI703242B (zh) | 摻雜少量釩的半絕緣碳化矽單晶、基材、製備方法 | |
US9893152B2 (en) | Semi-insulating silicon carbide monocrystal and method of growing the same | |
CN109280965B (zh) | 一种掺杂少量钒的高质量半绝缘碳化硅单晶及衬底 | |
CN106894090B (zh) | 一种高质量低电阻率的p型SiC单晶制备方法 | |
CN109280966B (zh) | 掺杂少量钒的高质量半绝缘碳化硅单晶及衬底的制备方法 | |
CN107385512B (zh) | 一种抑制碳化硅单晶中碳包裹体缺陷的生长方法 | |
CN110857476B (zh) | 一种低电阻率低位错密度的n型SiC单晶的生长方法 | |
CN106968018A (zh) | 一种锗氮共掺的碳化硅单晶材料的生长方法 | |
CN109338463B (zh) | 一种高纯碳化硅单晶衬底 | |
WO2019095632A1 (zh) | 一种半绝缘碳化硅单晶的制备方法 | |
CN109234802B (zh) | 一种制备高质量的半绝缘碳化硅单晶衬底的方法 | |
TW201842245A (zh) | 化合物半導體及化合物半導體單晶之製造方法 | |
TWI723578B (zh) | 高純度碳化矽單晶基材及其製備方法、應用 | |
JP2005041710A (ja) | 炭化珪素単結晶、炭化珪素単結晶ウェハ及びその製造方法 | |
CN110730831A (zh) | 单晶硅的制造方法、外延硅晶片的制造方法、单晶硅及外延硅晶片 | |
CN106591952A (zh) | 一种SiC晶片的制备方法 | |
CN105463573A (zh) | 降低碳化硅晶体杂质并获得高纯半绝缘碳化硅晶体的方法 | |
WO2019095631A1 (zh) | 高纯半绝缘碳化硅单晶的制备方法 | |
CN113026093B (zh) | 一种电阻率均匀的半绝缘型碳化硅晶片及其制备方法 | |
JP5419116B2 (ja) | バルク結晶の成長方法 | |
KR102346307B1 (ko) | 실리콘 단결정 제조방법 및 실리콘 단결정 웨이퍼 | |
CN115142123B (zh) | 一种掺锗改善碳化硅单晶衬底面型参数的方法 | |
CN117737856A (zh) | 一种电性能优良的高纯半绝缘碳化硅衬底及其制备方法 | |
CN115821395A (zh) | 一种碳化硅晶体的退火方法及其退火用的熔液 |