TWI592525B - 矽磊晶晶圓及矽磊晶晶圓的製造方法 - Google Patents

矽磊晶晶圓及矽磊晶晶圓的製造方法 Download PDF

Info

Publication number
TWI592525B
TWI592525B TW103112728A TW103112728A TWI592525B TW I592525 B TWI592525 B TW I592525B TW 103112728 A TW103112728 A TW 103112728A TW 103112728 A TW103112728 A TW 103112728A TW I592525 B TWI592525 B TW I592525B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
substrate
germanium
carbon
single crystal
Prior art date
Application number
TW103112728A
Other languages
English (en)
Other versions
TW201500603A (zh
Inventor
Masahiro Sakurada
Original Assignee
Shin-Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co Ltd filed Critical Shin-Etsu Handotai Co Ltd
Publication of TW201500603A publication Critical patent/TW201500603A/zh
Application granted granted Critical
Publication of TWI592525B publication Critical patent/TWI592525B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

矽磊晶晶圓及矽磊晶晶圓的製造方法
本發明關於一種矽磊晶晶圓及矽磊晶晶圓的製造方法，該矽磊晶晶圓用作記憶體、邏輯電路或固態攝影元件等半導體元件基板，且以摻雜有碳之矽單晶基板(以下亦稱為矽基板)為素材。
從藉由切克勞斯基(Czochralski，CZ)法等製作而成的矽單晶棒，切割出用作記憶體、邏輯電路或固態攝影元件等半導體元件基板的矽基板。根據用途，例如製作對矽基板實施鏡面加工所得的拋光晶圓、退火晶圓、形成有磊晶層之磊晶晶圓或SOI晶圓等，各種晶圓的要求越來越高；上述退火晶圓，是在鏡面加工後，以抑制晶圓表層部的缺陷或在主體(bulk)內形成IG(intrinsic gettering，內稟去疵)層為目的而實施了退火處理所得的晶圓。為了獲得性能更高且可靠性高的元件，使用含有氧原子之矽基板而設法提高IG能力。
已知：矽基板中所含的氧原子，藉由熱處理製程而與矽原子結合，形成氧析出物或BMD(Bulk Micro Defect，主體微缺陷)，從而捕獲晶圓內部的重金屬等污染原子，提高元件特性。
近年來，為了控制矽基板中的結晶缺陷且賦予充分的IG能力，進行了如下的製造，在單晶成長過程中，以高濃度地吸收(混入)氧的方式進行控制、或刻意地摻雜碳或氮等。尤其在固態攝影元件用途中，應用了如下磊晶晶圓，該磊晶晶圓是在從藉由前述方法製造而成的矽單晶棒切割出來的矽基板上形成磊晶層所得的晶圓。
該磊晶晶圓是能夠分離成元件形成區域也就是磊晶層與矽基板的合理構造，且已有大量如下提案：發揮該磊晶晶圓的特徵，對並非元件形成區域的矽基板賦予充分的IG能力。
作為上述提案之一，近年來，對藉由CZ法且摻雜氮或碳這類的元素而培育成的矽單晶棒進行切片加工，製作矽基板，藉此，能夠在元件製程中使氧在矽基板主體內顯著析出或能夠形成高密度的BMD，此種矽基板，由於能夠發揮優異的IG能力等優點，其應用範圍逐步擴大。
又，根據元件的用途，有如第3圖所示的磊晶晶圓。第3圖是以往的矽磊晶晶圓的概略圖。該磊晶晶圓在摻雜有碳之矽基板10與元件形成區域也就是磊晶層30的中間，具有中間磊晶層20，該中間磊晶層20摻雜有p型或n型元素(摻雜劑)。
當製作此種矽磊晶晶圓時，例如於使n+(P)的中間磊晶層20在矽基板10上成長的情形時，作為一例，以使摻雜劑的濃度達到1×1016atoms/cm3~1017atoms/cm3等級的方式，藉由氣體摻雜而添加摻雜劑，藉此，使中間磊晶層20成長。
然後，在形成中間磊晶層20後，使元件形成區域也就是磊晶層30成長。例如於使n-(P)的元件形成區域也就是磊晶層30成長的情形時，作為一例，以使摻雜劑的濃度達到1×1013atoms/cm3~1015atoms/cm3等級的方式，藉由氣體摻雜而添加摻雜劑，藉此，使元件形成區域也就是磊晶層30成長。
因此，藉由前述磊晶成長步驟，能夠獲得n-(基板)/n+/n-這樣的磊晶層為雙層構造之矽磊晶晶圓。前述雙層構造的磊晶晶圓被用於各種用途，但磊晶層30為元件形成區域，並且有時形成阱(well)，因此，有時在獲得n-(基板)/n+/n-矽磊晶晶圓後，如第4圖所示，例如選擇性地將p型雜質注入至元件形成區域也就是磊晶層30(n-)而形成p型導電層30p。於該情形時，p/n邊界存在於p型導電層30p與中間磊晶層20(n+)的邊界區域中。
晶圓表面與p/n邊界之間的距離，在設計元件方面較為重要，近年來，隨著元件的微細化，微米等級或亞微米等級的誤差有時會成為妨礙電氣特性的重要原因。例如於固態攝影元件的情形時，上述誤差成為將儲存於光二極體中的一部分的電荷向元件形成區域也就是磊晶層30(n-)輸送時的障礙。因此，元件形成區域也就是磊晶層30(n-)與p型導電層30p的p/n邊界的位置變得重要，於p/n邊界與晶圓表面之間的距離不均一的情形時，該距離的不均一會成為固態攝影元件的圖像不均的重要原因。
又，p/n邊界的位置，取決於由元件製程的熱製程所產生的中間磊晶層(此處為n型元素)的擴散距離的大 小，因此，熱製程後的中間磊晶層20(此處為n型元素)的擴散距離亦為產生極大影響的控制因素。
例如在專利文獻1中有如下記述：使用從添加有碳之CZ矽單晶棒製造而成的矽基板，且規定在該基板表面上所形成的元件形成區域的厚度。
然而，如上所述，近年來，元件正逐步微細化，同時有使元件形成區域的厚度變薄的要求。尤其為了最大限度地發揮IG效果優異的添加有碳之CZ矽基板的優點，需要提出一種即使元件形成區域的厚度較薄，亦不會妨礙元件特性的晶圓。
[先前技術文獻] (專利文獻)
專利文獻1：日本特開2009-206431號公報
本發明人發現：於將碳摻雜至矽基板的情形時，根據碳的摻雜量，熱製程後的中間磊晶層的擴散距離的大小存在差異。此處，於矽基板的碳摻雜量較多的情形時，中間磊晶層的元素的擴散距離增長，於碳摻雜量較少的情形時，中間磊晶層的元素的擴散距離縮短。又，已知：在中間磊晶層的元素擴散的同時，矽基板的碳亦擴散，該碳的擴散會大幅度地對中間磊晶層的元素的擴散距離產生影響。
本發明是鑒於上述問題點而完成的發明，其提供如下的矽磊晶晶圓及矽磊晶晶圓的製造方法，該矽磊晶晶 圓用作記憶體、邏輯電路或固態攝影元件等半導體元件基板，並以摻雜有碳之矽基板為素材，且工業性優異。
為了實現上述目的，本發明提供一種矽磊晶晶圓，其在摻雜有碳之矽基板上具有摻雜有摻雜劑之第1中間磊晶層，且在該第1中間磊晶層上積層有元件形成區域也就是磊晶層，該矽磊晶晶圓的特徵在於：前述矽基板是對如下矽單晶棒進行切割而製造的矽基板，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒，在前述矽基板與前述第1中間磊晶層之間具有第2中間磊晶層。
又，本發明提供一種矽磊晶晶圓的製造方法，其先準備摻雜有碳之矽基板，在該矽基板上形成摻雜有摻雜劑之第1中間磊晶層，然後將元件形成區域也就是磊晶層積層在該第1中間磊晶層上，該矽磊晶晶圓的製造方法的特徵在於：在準備前述矽基板時，準備對如下矽單晶棒進行切割而製造的矽基板，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒，在形成前述第1中間磊晶層之前，在前述矽基板上形成第2中間磊晶層。
如此，作成如下的矽磊晶晶圓及其製造方法，該矽磊晶晶圓在對藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒進行切割而製造的矽基板上，依序積層有第2中間磊晶層、第1中間磊晶層、及元件形成區域也就是磊晶層，藉此，能夠在形 成第2中間磊晶層的過程中減少碳濃度，因此，能夠在第1中間磊晶層與元件形成區域也就是磊晶層之間的邊界充分地減少碳濃度，即使碳在元件製程中擴散，亦能夠將碳濃度抑制得低至不會引起元件形成區域也就是磊晶層內的p/n邊界的位置偏移之水準為止。
又，在本發明中，前述第2中間磊晶層的厚度較佳為0.5μm以上且2μm以下，在本發明的製造方法中，較佳為：將前述第2中間磊晶層的厚度設為0.5μm以上且2μm以下。
如此，第2中間磊晶層為0.5μm以上且2μm以下的厚度，藉此，能夠良好地抑制朝向元件形成區域也就是磊晶層內的碳的擴散，在第1中間磊晶層的擴散之後，能夠在大致依照設計的位置形成p/n邊界。
而且，在本發明中，前述第2中間磊晶層的厚度，較佳為根據前述矽基板中所摻雜的碳量而進行調整後的厚度；在本發明的製造方法中，較佳為：根據前述矽基板中所摻雜的碳量，調整前述第2中間磊晶層的厚度。
如此，根據矽基板中所摻雜的碳量而調整第2中間磊晶層的厚度，藉此，例如於矽基板的碳濃度較低的情形時，藉由將第2中間磊晶層的厚度調整得較薄，能夠抑制p/n邊界的位置偏移，且能夠抑制製造成本。
另一方面，在本發明中，前述第2中間磊晶層的厚度，較佳為根據從前述矽單晶棒切割出前述矽基板的位置而進行調整後的厚度；在本發明的製造方法中，較佳為：根據從前述矽單晶棒切割出前述矽基板的位置，調整前述 第2中間磊晶層的厚度。
在CZ矽單晶棒培育過程中，由於碳的偏析，在錐側與尾側，碳濃度根據單晶棒的成長方向的位置而發生變化，因此，如本發明般，根據從矽單晶棒切割出矽基板的位置，調整第2中間磊晶層的厚度，藉此，能夠更簡單地調整第2中間磊晶層的厚度。藉此，能夠更確實地抑制p/n邊界的位置偏移，且能夠抑制製造成本。
如上所述，根據本發明，即使因使用摻雜有碳之矽基板而導致碳在元件製程中擴散，亦能夠將碳濃度抑制得低至不會引起元件形成區域也就是磊晶層內的p/n邊界的位置偏移的水準為止，因此，能夠提供如下矽磊晶晶圓及其製造方法，該矽磊晶晶圓能夠用作記憶體、邏輯電路或固態攝影元件等半導體元件基板，並以摻雜有碳之矽基板為素材，且工業性優異。
10‧‧‧矽基板
20‧‧‧中間磊晶層
21‧‧‧第1中間磊晶層
22‧‧‧第2中間磊晶層
30‧‧‧磊晶層
30p‧‧‧p型導電層
50‧‧‧矽單晶棒提拉裝置
51a‧‧‧主腔室
51b‧‧‧提拉腔室
52‧‧‧原料熔液
53a‧‧‧石英坩堝
53b‧‧‧石墨坩堝
54a‧‧‧支持軸
54b‧‧‧托盤
55‧‧‧主加熱器
56‧‧‧隔熱材
57‧‧‧氣體整流筒
58‧‧‧晶種
59‧‧‧矽單晶棒
第1圖是本發明的矽磊晶晶圓的概略圖。
第2圖是在第1圖的本發明的矽磊晶晶圓上形成有p型導電層時的概略圖。
第3圖是以往的矽磊晶晶圓的概略圖。
第4圖是在第3圖的以往的矽磊晶晶圓上形成有p型導電層時的概略圖。
第5圖是矽單晶棒的提拉裝置的概略圖。
第6A圖是關於實施例中的熱處理前的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的 關係的圖。
第6B圖是關於實施例中的p型導電層注入剛結束後的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的關係的圖。
第6C圖是關於實施例中的熱處理後的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的關係的圖。
第7A圖是關於比較例中的熱處理前的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的關係的圖。
第7B圖是關於比較例中的p型導電層注入剛結束後的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的關係的圖。
第7C圖是關於比較例中的熱處理後的矽磊晶晶圓，用以說明載子濃度和碳濃度相對於從晶圓表面算起的深度的關係的圖。
如上所述，本發明人發現：於將碳摻雜至矽基板的情形時，根據碳摻雜量，熱製程後的中間磊晶層的擴散距離的大小存在差異。又，已知：在中間磊晶層的元素擴散的同時，矽基板的碳亦擴散，該碳的擴散會大幅度地對中間磊晶層的元素的擴散距離產生影響。
因此，本發明人發現：只要進一步在中間磊晶層與矽基板之間形成中間磊晶層(第2中間磊晶層)，且對因矽基板的碳的擴散而分佈的碳濃度進行調整，則即使在第2 中間磊晶層上形成第1中間磊晶層且經過高溫熱製程，元件形成區域也就是磊晶層內的p/n邊界的位置亦不會移動，從而完成了本發明。
以下，一邊參照圖式一邊更詳細地說明本發明的實施形態，但本發明並不限定於該等實施形態。
首先，參照第1圖及第2圖，在下文中說明本發明的矽磊晶晶圓及其製造方法。
本發明的矽磊晶晶圓，如上所述，在對如下矽單晶棒進行切割而製造的矽基板10上，積層有第2中間磊晶層22、第1中間磊晶層21、及元件形成區域也就是磊晶層30，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒(第1圖)。又，第2圖是在元件形成區域也就是磊晶層30內形成有p型導電層30p的圖。
於製造第1圖的構造的矽磊晶晶圓的情形時，首先，準備對如下矽單晶棒進行切割而製造的矽基板10，該矽單晶棒是使用如第5圖所示之矽單晶棒提拉裝置，藉由切克勞斯基(CZ：Czochralski)法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒。
第5圖所示的矽單晶棒提拉裝置50，具備主腔室51a及提拉腔室51b。在主腔室51a的內部，設置有用以收容已熔融的原料熔液52之石英坩堝53a與支持石英坩堝53a之石墨坩堝53b。該等坩堝經由稱為承載軸(pedestal)的支持軸54a上的托盤54b而受到支持。在坩堝外側設置有主加熱器55，進而在該主加熱器55的外側，沿著主腔室51a 的內壁而設置有隔熱材56。在坩堝上方設置有圓筒形狀的包含石墨材料之氣體整流筒57，該氣體整流筒57在下端部附有遮熱板。
以下，說明使用上述第5圖所示的矽單晶棒提拉裝置50而獲得摻雜有碳之矽單晶棒59的方法。
首先，將高純度矽多晶裝入至石英坩堝53a內，例如於目標導電類型為n型的情形時，例如添加磷(P)作為摻雜劑。
對於CZ法而言，存在不施加磁場的情形或施加磁場的情形，有時根據用途而變更條件。又，決定矽基板的導電類型或電阻率的元素亦可根據用途而變更，能夠添加磷(P)、硼(B)、砷、銻、鎵、鍺、鋁等元素。
然後，將原料填充至石英坩堝53a之後，啟動真空泵而從氣體流出口進行排氣，並且使氬(Ar)氣體從設置於提拉腔室51b的氣體導入口流入，將內部更換為Ar環境。
其次，利用以圍繞石墨坩堝53b的方式而配置的主加熱器55，對處於石英坩堝53a內的原料進行加熱而使該原料熔融，獲得原料熔液52。在原料熔融後，將晶種58浸漬於原料熔液52，一面使晶種58旋轉，一面進行提拉，從而培育成矽單晶棒59。
此處，添加原料為碳，摻雜碳的方法亦可為以下方法：在矽單晶棒59提拉過程中，藉由氣體而進行摻雜的方法；使用放入有高純度碳粉末、碳塊或碳粉末的矽多晶制容器的方法；或者將含有特定量的碳之多晶矽投入至坩堝內等方法；這些方法可適當地進行選擇。
以上述方式獲得的矽單晶棒59，經由晶圓加工步驟而成為矽(子)基板。關於矽基板的加工方法，通常而言，藉由內周刀或線鋸等切斷裝置(未圖示)進行切割，對所獲得的矽基板的表面進行研磨、洗淨等表面處理。再者，除了該等步驟以外，亦有倒角、研光等各種步驟，且存在根據用途而實施退火的情形。在磊晶晶圓製作過程中，藉由前述步驟獲得的鏡面晶圓的平坦度亦為重要品質，為了獲得所期望的平坦度，適當地變更應用前述步驟的順序和條件等。
以上述方式獲得的矽基板，例如於磷(P)摻雜n型的情形時，通常以達到1×1014atoms/cm3~1015atoms/cm3等級的濃度的方式而添加有磷(P)，且以使碳濃度達到3×1016atoms/cm3~2×1017atoms/cm3的方式而添加有碳。導入至矽基板中的碳，在元件步驟中容易顯現高密度的氧析出物，藉此，能夠具有充分的去疵能力，有時根據元件步驟的熱製程的條件而適當地變更碳添加量。
根據以上內容，能夠準備對如下矽單晶棒進行切割而製造的矽基板，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒。
其次，在矽基板10的晶圓加工步驟之後，在矽基板10上形成第2中間磊晶層22。
如本發明般地形成第2中間磊晶層22(n-)的理由，如下所述。
p/n邊界(p型導電層與中間磊晶層(n+)的邊界區域)的位置，取決於由熱製程產生的中間磊晶層(n+)的擴散能力，為 了不引起p/n邊界的位置偏移，中間磊晶層(n+)的擴散距離在晶片內必須均一。
關於導致中間磊晶層(n+)的擴散距離變得不均一的重要原因，於添加有碳的矽基板的情形時，有時會因來自矽基板之碳擴散而受到影響。中間磊晶層(n+)的擴散能力會因碳的擴散而發生變化，中間磊晶層(n+)的擴散距離大幅度地取決於矽基板的碳濃度，矽基板的碳濃度越高，則中間磊晶層(n+)的擴散距離越長，矽基板的碳濃度越低，則中間磊晶層(n+)的擴散距離越短。
尤其於矽基板的碳濃度的面內分佈不均一的情形時，在晶片尺寸內的較短的範圍區域中，p/n邊界的位置偏移變大。
作為p/n邊界的位置偏移的對策，只要關注矽基板與中間磊晶層(n+)之間的邊界面的碳濃度，且減少磊晶層成長後的p/n邊界面的碳濃度，則能夠減少對於元件形成區域也就是磊晶層的碳擴散濃度，因此，能夠防止磊晶層成長後的元件步驟的熱製程中的p/n邊界的位置偏移。
因此，在本發明中，於使第1中間磊晶層21在矽基板10上成長之前，在磊晶成長爐中，利用各種CVD(Chemical Vapor Deposition，化學氣相沈積)法而使第2中間磊晶層22在矽基板10上成長。
藉此，在第2中間磊晶層22的磊晶成長過程中，第2中間磊晶層22中所含的碳濃度減少，因此，相較於矽基板10與第2中間磊晶層22之間的邊界區域的碳濃度，第2中間磊晶層22與第1中間磊晶層21之間的邊界區域 的碳濃度進一步減少，碳的擴散濃度變為低濃度，且達到如下程度：即使因元件步驟的熱製程引起碳從矽基板側向晶圓表面側擴散，元件形成區域也就是磊晶層30內的p/n邊界的位置偏移亦不會發生。
又，對碳的擴散行為進行調查後，於碳以矽基板10的表面為基點的情形時，與朝向晶圓表面的擴散相比較，碳更容易向矽基板主體側擴散。朝向晶圓表面側的擴散反而更小，因此，第2中間磊晶層22的厚度亦可較薄。
於將第2中間磊晶層22的厚度設為t的情形時，較佳為：以使形成的第2中間磊晶層22的厚度處於0.5μm≦t≦2μm的範圍的方式，形成第2中間磊晶層22。
關於矽基板的碳的擴散，與晶圓表面側相比較，朝向矽基板主體側的擴散更大，即使第2中間磊晶層22的厚度為2μm以內，仍有充分的效果。
然而，此時，矽基板10的碳濃度處於3×1016atoms/cm3~2×1017atoms/cm3的範圍內。於矽基板10的碳濃度為3×1016atoms/cm3以上的情形時，會產生如下問題：元件形成區域也就是磊晶層30內的p/n邊界的位置發生偏移，因此，必須形成第2中間磊晶層22。又，於矽基板10的碳濃度為2×1017atoms/cm3以下的情形時，不會顯現較大的析出物，且不會對所製作的元件的電氣特性造成不良影響。
又，較佳為：根據矽基板10中所摻雜的碳濃度的大小，調整第2中間磊晶層22的厚度。藉此，能夠考慮磊晶成長步驟的製造成本等的經濟性，例如可進行如下調整：若矽基板10的碳濃度低，則以較薄的厚度使第2中間 磊晶層22成長。
另一方面，於決定第2中間磊晶層22的厚度的情形時，較佳為：根據從矽單晶棒59切割出矽基板10的位置而進行調整。
對於摻雜碳且進行提拉所得的矽單晶棒59而言，進入至提拉單晶棒59內的碳量會因碳的偏析而有所不同。因此，矽單晶棒59的碳濃度通常在成長方向的錐側最低，在尾側最高。因此，例如可進行如下調整：若切割出來的矽基板為單晶成長方向的錐側前半部，則以較薄的厚度使第2中間磊晶層22成長，若切割出來的矽基板為尾側後半部，則以比從前半部切割出來的矽基板的第2中間磊晶層22更厚的厚度，使第2中間磊晶層22成長。
藉此，即使於在矽單晶棒的錐側前半部，碳濃度為檢測極限以下的情形時，亦能夠以適當的厚度形成第2中間磊晶層22。
其次，能夠在第2中間磊晶層22上形成第1中間磊晶層21，進而積層元件形成區域也就是磊晶層30，獲得本發明的矽磊晶晶圓(參照第1圖)。其後，如第2圖所示，亦能夠選擇性地將例如p型雜質注入至元件形成區域也就是磊晶層30內而形成p型導電層30p，在p型導電層30p與第1中間磊晶層21之間的邊界區域形成p/n邊界。
如上所述，本發明人發現：元件形成區域也就是磊晶層內的碳濃度取決於中間磊晶層內的碳濃度，因此，如本發明般，藉由在形成第1中間磊晶層之前，形成第2中間磊晶層，能夠在第1中間磊晶層的形成階段抑制第1 中間磊晶層與第2中間磊晶層的邊界區域的碳濃度，藉此，熱製程前的第1中間磊晶層內的碳濃度降低，能夠充分地將在熱製程中向磊晶層元件區域內擴散的碳濃度，抑制至不會對p/n邊界的偏移產生影響的程度。
因此，能夠提供如下矽磊晶晶圓及矽磊晶晶圓的製造方法，該矽磊晶晶圓用作記憶體、邏輯電路或固態攝影元件等半導體元件基板，並以摻雜有碳之矽基板為素材，且工業性優異。
[實施例]
以下，示出實施例而更具體地說明本發明，但本發明並不限定於該等實施例。
(實施例)
首先，準備摻雜有碳之矽基板10。
在第5圖的矽單晶棒提拉裝置50的主腔室51a內所設置的直徑為32吋(800mm)的石英坩堝53a內，填充360kg的矽多晶原料，進而填充電阻調整用的磷摻雜劑，藉由加熱器55而進行加熱，獲得原料熔液52。
然後，使用MCZ(Magnetic field applied czochralski，外加磁場切克勞斯基)法，施加中心磁場強度為4000G的水平磁場，培育成直徑為300mm、直軀(晶身)長度為140cm的n型矽單晶棒59。此時，n型電阻率在結晶直軀中央部為10Ωcm，摻雜的碳量在結晶直軀中央部為5×1016atoms/cm3。將該n型矽單晶棒59切斷，經由加工步驟而製作鏡面晶圓，將該鏡面晶圓作為矽基板10。
其次，在矽基板10上，以4.5×1014atoms/cm3的磷 摻雜量進行磊晶成長，藉此，形成n-型的第2中間磊晶層22。其次，使摻雜有3×1017atoms/cm3的磷之n+型的第1中間磊晶層21、與摻雜有1.5×1014atoms/cm3的磷之n-型的元件形成區域也就是磊晶層30，依序積層在第2中間磊晶層22上。
將此時的磊晶成長條件表示於以下的表1。又，對於此時點的矽磊晶晶圓的剖面，藉由掃描型擴散電阻顯微鏡法(Scanning Spreading Resistance Microscopy，SSRM)而測定載子濃度，進而藉由二次離子質譜法(Secondary Ion Mass Spectrometry，SIMS)而評價磷擴散及碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第6A圖所示的關係。
其後，將1×1016atoms/cm3的p型元素硼注入至元件形成區域也就是磊晶層30內，藉此，形成p型導電層30p。對於該時點的矽磊晶晶圓的剖面，藉由掃描型擴散電阻顯微鏡法(SSRM)而測定載子濃度之後，確定p/n邊界，進而藉由二次離子質譜法(SIMS)而評價磷擴散及碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第6B圖所示的關係。
其後，藉由3段熱處理(加速熱處理)而實施熱處理。該3段熱處理的詳細條件如下所述。
(3段熱處理條件)
第1段...650℃氮環境中、20分鐘
第2段...800℃、4小時的乾式氧化
第3段...1000℃、14小時的乾式氧化處理後冷卻
又，對於3段熱處理後的矽磊晶晶圓的剖面，亦藉由掃描型擴散電阻顯微鏡法(SSRM)而測定載子濃度之後，確定p/n邊界，進而藉由二次離子質譜法(SIMS)而評價磷擴散及碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第6C圖所示的關係。於將設計階段的p/n邊界的位置設為0μm的情形時，如第6C圖所示，實際的p/n邊界的位置向晶圓表面側偏移了0.1μm左右，其後製作固態攝影元件，對圖像不均進行評價後，未出現圖像不均。
(比較例)
利用與實施例相同的方法，準備摻雜有相同規格的碳的矽基板10。
其次，使摻雜有3×1017atoms/cm3的磷之n+型的第1中間磊晶層21、與摻雜有1.5×1014atoms/cm3的磷之n-型的元件形成區域也就是磊晶層30，依序積層在矽基板10上。
將此時的磊晶成長條件表示於以下的表2。又，對於該時點的矽磊晶晶圓的剖面，評價載子濃度與碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第7A圖所示的關係。
【表2】
其後，與實施例同樣地，在元件形成區域也就是磊晶層30內形成p型導電層30p。對於該時點的矽磊晶晶圓的剖面，測定載子濃度之後，確定p/n邊界，進而評價碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第7B圖所示的關係。
其後，與實施例同樣地，藉由3段熱處理(加速熱處理)而實施熱處理。
對於該3段熱處理後的矽磊晶晶圓的剖面，亦測定載子濃度之後，確定p/n邊界，且評價碳擴散分佈。其結果，載子濃度和碳濃度相對於從晶圓表面算起的深度的關係成為如第7C圖所示的關係。於將設計階段的p/n邊界的位置設為0μm的情形時，如第7C圖所示，實際的p/n邊界的位置向晶圓表面側偏移了0.9μm，其後製作固態攝影元件，對圖像不均進行評價之後，確認有較強烈的圖像不均。
根據以上的實施例、比較例的結果可知：本發明能夠製造不會在半導體元件的動作中電氣性地妨礙特性的矽磊晶晶圓，且能夠穩定地供給電氣特性非常優異的矽磊晶晶圓。
再者，本發明並不限定於上述實施形態。上述實施形態為例示，凡是具有與本發明申請專利範圍所記載的技術思想實質相同的構成，且發揮同樣作用效果的實施形態均包含於本發明的技術範圍內。
例如，本發明能夠不受所製造的矽單晶的直徑、晶體方位(crystal orientation)、導電類型、電阻率等限定而被應用。
10‧‧‧矽基板
21‧‧‧第1中間磊晶層
22‧‧‧第2中間磊晶層
30‧‧‧磊晶層

Claims (6)

  1. 一種矽磊晶晶圓，其在摻雜有碳之矽基板上具有摻雜有摻雜劑之第1中間磊晶層，且在該第1中間磊晶層上積層有元件形成區域也就是磊晶層，該矽磊晶晶圓的特徵在於：前述矽基板是對如下矽單晶棒進行切割而製造的矽基板，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒，在前述矽基板與前述第1中間磊晶層之間具有第2中間磊晶層；其中，前述第2中間磊晶層的厚度為0.5μm以上且2μm以下，前述矽基板是n型矽基板，前述第2中間磊晶層是n-型磊晶層，前述第1中間磊晶層是n+型磊晶層，前述元件形成區域也就是磊晶層是n-型磊晶層，並且，在前述元件形成區域也就是磊晶層中離子注入p型元素而形成p/n邊界。
  2. 如請求項1所述的矽磊晶晶圓，其中，前述第2中間磊晶層的厚度是根據前述矽基板中所摻雜的碳量而進行調整，若前述矽基板中所摻雜的碳量少，則前述第2中間磊晶層的厚度較薄。
  3. 如請求項1所述的矽磊晶晶圓，其中，前述第2中間磊晶層的厚度是根據從前述矽單晶棒切割出前述矽基板的 .置而進行調整；由前述矽單晶棒切割出來的前述矽基板，若切割位置為單晶成長方向的錐側前半部，則前述第2中間磊晶層的厚度較薄；由前述矽單晶棒切割出來的前述矽基板，若切割位置為單晶成長方向的尾側後半部，則相較於從錐側前半部切割出來的矽基板的第2中間磊晶層，前述第2中間磊晶層的厚度較厚。
  4. 一種矽磊晶晶圓的製造方法，其先準備摻雜有碳之矽基板，在該矽基板上形成摻雜有摻雜劑之第1中間磊晶層，然後將元件形成區域也就是磊晶層積層在該第1中間磊晶層上，該矽磊晶晶圓的製造方法的特徵在於：在準備前述矽基板時，準備對如下矽單晶棒進行切割而製造的矽基板，該矽單晶棒是藉由CZ法而培育成的碳濃度為3×1016atoms/cm3~2×1017atoms/cm3的矽單晶棒，在形成前述第1中間磊晶層之前，在前述矽基板上形成第2中間磊晶層；其中，將前述第2中間磊晶層的厚度設為0.5μm以上且2μm以下，將前述矽基板設為n型矽基板，將前述第2中間磊晶層設為n-型磊晶層，將前述第1中間磊晶層設為n+型磊晶層，將前述元件形成區域也就是磊晶層設為n-型磊晶層，並且，將p型元素離子注入前述元件形成區域也就是磊晶層中來形成p/n邊界。
  5. 如請求項4所述的矽磊晶晶圓的製造方法，其中，根據前述矽基板中所摻雜的碳量，調整前述第2中間磊晶層的厚度，若前述矽基板中所摻雜的碳量少，則前述第2中間磊晶層的厚度較薄。
  6. 如請求項4所述的矽磊晶晶圓的製造方法，其中，根據從前述矽單晶棒切割出前述矽基板的位置，調整前述第2中間磊晶層的厚度；由前述矽單晶棒切割出來的前述矽基板，若切割位置為單晶成長方向的錐側前半部，則前述第2中間磊晶層的厚度較薄；由前述矽單晶棒切割出來的前述矽基板，若切割位置為單晶成長方向的尾側後半部，則相較於從錐側前半部切割出來的矽基板的第2中間磊晶層，前述第2中間磊晶層的厚度較厚。
TW103112728A 2013-05-10 2014-04-07 矽磊晶晶圓及矽磊晶晶圓的製造方法 TWI592525B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013100180A JP6020342B2 (ja) 2013-05-10 2013-05-10 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201500603A TW201500603A (zh) 2015-01-01
TWI592525B true TWI592525B (zh) 2017-07-21

Family

ID=51866988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112728A TWI592525B (zh) 2013-05-10 2014-04-07 矽磊晶晶圓及矽磊晶晶圓的製造方法

Country Status (6)

Country Link
US (1) US10355092B2 (zh)
JP (1) JP6020342B2 (zh)
KR (1) KR102037106B1 (zh)
CN (1) CN105164790B (zh)
TW (1) TWI592525B (zh)
WO (1) WO2014181496A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014116666B4 (de) * 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
DE102017213587A1 (de) * 2017-08-04 2019-02-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7318518B2 (ja) * 2019-11-26 2023-08-01 信越半導体株式会社 固体撮像素子用のシリコン単結晶基板及びシリコンエピタキシャルウェーハ、並びに固体撮像素子
US20210280703A1 (en) * 2020-03-03 2021-09-09 Globalfoundries U.S. Inc. Charge-trapping layers for iii-v semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284568A (ja) * 2000-03-31 2001-10-12 Sharp Corp 固体撮像装置
JP4805681B2 (ja) 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4650493B2 (ja) 2006-09-07 2011-03-16 株式会社Ｓｕｍｃｏ 固体撮像素子用半導体基板およびその製造方法
JP5568837B2 (ja) 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
EP2112254A3 (en) * 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP2009283726A (ja) * 2008-05-23 2009-12-03 Panasonic Corp 固体撮像装置及びその製造方法
JP5830215B2 (ja) * 2008-10-01 2015-12-09 信越半導体株式会社 エピタキシャルウエーハ並びにその製造方法
JP2011253978A (ja) * 2010-06-03 2011-12-15 Sumco Corp エピタキシャル基板およびその製造方法
TW201234570A (en) * 2010-12-09 2012-08-16 Sumco Corp Epitaxial substrate for back-illuminated solid-state imaging device, and method of manufacturing the same
JP5772491B2 (ja) * 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法

Also Published As

Publication number Publication date
US10355092B2 (en) 2019-07-16
TW201500603A (zh) 2015-01-01
JP2014218411A (ja) 2014-11-20
CN105164790A (zh) 2015-12-16
KR20160006692A (ko) 2016-01-19
JP6020342B2 (ja) 2016-11-02
CN105164790B (zh) 2017-08-15
KR102037106B1 (ko) 2019-10-28
US20160126318A1 (en) 2016-05-05
WO2014181496A1 (ja) 2014-11-13

Similar Documents

Publication Publication Date Title
TWI592525B (zh) 矽磊晶晶圓及矽磊晶晶圓的製造方法
CN101521199B (zh) 硅衬底及其制造方法
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
US20090226736A1 (en) Method of manufacturing silicon substrate
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
TW201001554A (en) Silicon substrate and manufacturing method of the same
TWI442478B (zh) 矽基板及其製造方法
WO2018198663A1 (ja) ｎ型シリコン単結晶の製造方法、ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP7272343B2 (ja) ｎ型シリコン単結晶の製造方法
KR20230065175A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法