TWI521567B - 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法 - Google Patents

磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法 Download PDF

Info

Publication number
TWI521567B
TWI521567B TW102141074A TW102141074A TWI521567B TW I521567 B TWI521567 B TW I521567B TW 102141074 A TW102141074 A TW 102141074A TW 102141074 A TW102141074 A TW 102141074A TW I521567 B TWI521567 B TW I521567B
Authority
TW
Taiwan
Prior art keywords
epitaxial
wafer
germanium wafer
germanium
carbon
Prior art date
Application number
TW102141074A
Other languages
English (en)
Other versions
TW201428823A (zh
Inventor
門野武
Original Assignee
勝高股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝高股份有限公司 filed Critical 勝高股份有限公司
Publication of TW201428823A publication Critical patent/TW201428823A/zh
Application granted granted Critical
Publication of TWI521567B publication Critical patent/TWI521567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元 件的製造方法
本發明是有關於一種磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法。本發明特別是有關於一種製造藉由發揮更高的吸除(gettering)能力而可抑制金屬污染且無由位錯團簇(dislocation cluster)及孔隙凝聚缺陷(由結晶引起之微粒(COP：Crystal Originated Particle))引起的磊晶缺陷的磊晶矽晶圓的方法。
作為使半導體裝置(device)的特性劣化的因素，可列舉金屬污染。例如，在背面照射型固體攝影元件中，混入至成為該元件的基板的半導體磊晶晶圓中的金屬成為使固體攝影元件的暗電流增加的因素，從而產生被稱作白點缺陷的缺陷。背面照射型固體攝影元件藉由將配線層等配置於比感測器部靠下層處，而將來自外部的光直接取入至感測器，即便在暗處等處亦可對更鮮明的影像或動畫進行攝影，因而近年來，被廣泛用於數位攝影機或智慧型電話等行動電話中。因此，期望極力減少白點缺陷。
金屬對晶圓的混入主要在半導體磊晶晶圓的製造步驟及固體攝影元件的製造步驟(裝置製造步驟)中發生。認為前者的半導體磊晶晶圓的製造步驟中的金屬污染是由來自磊晶成長爐的構成材料的重金屬微粒而引起，或者是由因使用氯系氣體來作為磊晶成長時的爐內氣體，而其配管材料發生金屬腐蝕所產生的重金屬微粒而引起等。近年來，該些金屬污染雖藉由將磊晶成長爐的構成材料更換為耐腐蝕性優異的材料而得到一定程度的改善，但並不充分。另一方面，後者的固體攝影元件的製造步驟中，在離子注入、擴散及氧化熱處理等各處理中，仍擔心半導體基板的重金屬污染。
因此，先前，在半導體磊晶晶圓中形成用以捕獲金屬的吸除點(gettering sink)，或者使用高濃度硼基板等金屬的捕獲能力(吸除能力)高的基板，而避免金屬對半導體晶圓的污染。
作為在半導體晶圓中形成吸除點的方法，一般為在半導體晶圓的內部形成作為結晶缺陷的氧析出物(為矽氧化物析出物的通稱，亦稱作主體微缺陷(BMD：Bulk Micro Defect))或形成位錯的內部吸除(IG；Intrinsic Gettering)法，及在半導體晶圓的背面形成吸除點的外部吸除(EG；Extrinsic Gettering)法。
此處，作為重金屬的吸除法的一方法，有藉由離子注入而在半導體晶圓中形成吸除部位(gettering site)的技術。專利文獻1中記載了如下的製造方法：從矽晶圓的一面注入碳離子，在形成碳離子注入區域後，在其表面形成矽磊晶層，而製成磊晶矽 晶圓。該技術中，碳離子注入區域作為吸除部位發揮功能。
而且，專利文獻2中記載了如下技術：向矽晶圓注入碳離子而形成碳注入層，然後，由快速熱退火(Rapid Thermal Annealing，RTA)裝置進行用以使因離子注入而紊亂的晶圓的結晶性恢復的熱處理，藉此使該恢復熱處理步驟縮短。
進而，專利文獻3中記載了一種磊晶晶圓的製造方法，其特徵在於：對單晶矽錠(ingot)基板在摻雜量為5×1014 atoms/cm2~1×1016 atoms/cm2的範圍內離子注入硼、碳、鋁、砷、銻中的至少1種，然後，對已進行該離子注入的上述單晶矽錠基板不進行恢復熱處理便進行清洗後，使用單片式磊晶裝置以1100℃以上的溫度形成磊晶層。
而且，除此種吸除點的形成外，確保半導體磊晶晶圓的基板自身的高品質亦重要。就該點而言，在專利文獻4中對如下技術進行了記載，即，藉由丘克拉斯基法(Czochralski method，CZ法)，遍及結晶整個面而製造極低缺陷密度的矽單晶晶圓。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平6-338507號公報
[專利文獻2]日本專利特開2008-294245號公報
[專利文獻3]日本專利特開2010-177233號公報
[專利文獻4]日本專利特開平11-147786號公報
專利文獻1、專利文獻2、及專利文獻3中記載的技術 均為在磊晶層形成前將單體離子(單個離子)注入至矽晶圓。然而，根據本發明者的研究可知，在由實施了單體離子注入的矽磊晶晶圓製造的固體攝影元件中，無法充分抑制白點缺陷，從而對該磊晶矽晶圓要求更強的吸除能力。
而且，為了製造高品質的半導體裝置，重要的是成為基板的磊晶矽晶圓的磊晶層上不存在缺陷。然而，若在成為磊晶矽晶圓的基板的矽晶圓的表層部存在位錯團簇或COP，則有產生由該些引起的積層缺陷等磊晶缺陷之虞。
因此，本發明鑒於上述課題，其目的在於提供一種藉由發揮更高的吸除能力而可抑制金屬污染且無由位錯團簇及COP引起的磊晶缺陷的磊晶矽晶圓及其製造方法。
根據本發明者的進一步研究發現，藉由對矽晶圓照射團簇離子，而相比於注入單體離子的情況，具有以下的有利的方面。 亦即，在照射團簇離子的情況下，即便以與單體離子同等的加速電壓進行照射，亦能夠使每1原子或每1分子以比單體離子的情況小的能量與矽晶圓碰撞。而且，因一次可照射多個原子，故可使照射的元素的深度方向分佈的波峰濃度為高濃度，且可使波峰位置位於離矽晶圓表面更近的位置。結果，發現吸除能力提高。 而且亦發現，藉由使用不包含位錯團簇及COP的矽晶圓來作為磊晶晶圓的基板，而可獲得無由位錯團簇及COP引起的磊晶缺陷的磊晶矽晶圓，從而完成了本發明。
亦即，本發明的磊晶矽晶圓的製造方法的特徵在於包括：第1步驟，對不包含位錯團簇及COP的矽晶圓照射團簇離子，在上述矽晶圓的表面形成由上述團簇離子的構成元素固溶而成的改質層；以及第2步驟，在上述矽晶圓的改質層上形成磊晶層。
此處，較佳為上述團簇離子包含碳作為構成元素，更佳為包含含有碳在內的2種以上的元素作為構成元素。
本發明中，可在上述第1步驟後，不對上述矽晶圓進行用以恢復結晶性的熱處理，而將上述矽晶圓搬送至磊晶成長裝置並進行第2步驟。
而且，可在上述第1步驟中，以上述改質層中的上述構成元素的深度方向的濃度分佈的波峰位於距離上述矽晶圓的表面的深度為150nm以下的範圍內的方式，照射上述團簇離子。
而且，較佳為在每1碳原子的加速電壓為50keV/atom以下、團簇大小為100個以下、碳的摻雜量為1×1016 atoms/cm2以下的條件下進行上述第1步驟。進而，更佳為在每1碳原子的加速電壓為40keV/atom以下、團簇大小為60個以下、碳的摻雜量為5×1015 atoms/cm2以下的條件下，進行上述第1步驟。
其次，本發明的磊晶矽晶圓的特徵在於包括：矽晶圓，不包含位錯團簇及COP；改質層，形成於上述矽晶圓的表面且由特定元素在上述矽晶圓中固溶而成；以及上述改質層上的磊晶層，且上述改質層中的上述特定元素的深度方向的濃度分佈的半峰全幅值為100nm以下。
進而，較佳為上述改質層中的上述濃度分佈的波峰位於距離上述矽晶圓的表面的深度為150nm以下的範圍內，較佳為上述改質層中的上述濃度分佈的波峰濃度為1×1015 atoms/cm3以上。
此處，較佳為上述特定元素包含碳，更佳為上述特定元素包含含有碳在內的2種以上的元素。
而且，本發明的固體攝影元件的製造方法的特徵在於：在位於利用上述任一個製造方法製造而成的磊晶矽晶圓或上述任一個磊晶矽晶圓的表面的磊晶層上，形成固體攝影元件。
根據本發明的磊晶矽晶圓的製造方法，對不包含位錯團簇及COP的矽晶圓照射團簇離子，在該矽晶圓的表面形成包含團簇離子的構成元素的改質層，因而可製造藉由該改質層發揮更高的吸除能力而可抑制金屬污染且無由位錯團簇及COP引起的磊晶缺陷的磊晶矽晶圓。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓的表面
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧磊晶層
41‧‧‧COP產生區域
42‧‧‧OSF潛在核區域
43‧‧‧氧析出促進區域(Pv(1)區域)
44‧‧‧氧析出促進區域(Pv(2)區域)
45‧‧‧氧析出抑制區域(Pi區域)
46‧‧‧位錯團簇區域
50‧‧‧單晶製造裝置
51‧‧‧腔室
52‧‧‧坩堝
52a‧‧‧石英坩堝
52b‧‧‧石墨坩堝
53‧‧‧坩堝旋轉升降軸
54‧‧‧加熱器
55‧‧‧提拉軸
56‧‧‧籽晶保持器
57‧‧‧氣體導入口
58‧‧‧排氣口
59‧‧‧熱遮蔽體
60‧‧‧隔熱材料
100‧‧‧磊晶矽晶圓
I‧‧‧單晶矽錠
M‧‧‧原料熔融液
S‧‧‧籽晶
V‧‧‧提拉速度
G‧‧‧溫度梯度
(a)~(d)‧‧‧單晶矽錠
圖1(A)~圖1(C)是說明本發明的磊晶矽晶圓100的製造方法的模式剖面圖。
圖2是表示提拉速度相對於固液界面的溫度梯度的比與構成單晶矽錠的結晶區域的關係的圖。
圖3(A)是說明照射團簇離子的情況下的照射機制的示意圖，圖3(B)是說明注入單體離子的情況下的注入機制的示意圖。
圖4是表示實施例中使用的單晶製造裝置的圖。
圖5是表示藉由實施例的提拉速度變更實驗而獲得的單晶矽錠的縱剖面的缺陷分佈的圖。
圖6是表示關於本發明例3及比較例3的碳濃度相對於距離矽晶圓的表面的深度的分佈的曲線圖。
圖7(A)、圖7(B)是將關於本發明例3及比較例3的Ni的吸除能力加以比較所得的曲線圖。
以下，一邊參照圖式一邊對本發明的實施形態進行詳細說明。另外，對同一構成要素原則上附上相同的參照符號，並省略說明。而且，圖1(A)~圖1(C)中為了方便說明，與實際的厚度的比例不同地，將磊晶層20的厚度相對於矽晶圓10進行誇張表示。
本發明的磊晶矽晶圓100的製造方法如圖1(A)~圖1(C)所示，其特徵在於包括：第1步驟，對矽晶圓10照射團簇離子16，在矽晶圓10的表面10A形成由該團簇離子16的構成元素固溶而成的改質層18(圖1(A)、圖1(B))；以及第2步驟，在矽晶圓10的改質層18上形成磊晶層20(圖1(C))。圖1(C)是由該製造方法所得的磊晶矽晶圓100的示意剖面圖。
首先，本發明中，使用不包含位錯團簇及COP的矽晶圓來作為矽晶圓10。作為矽晶圓10的原材料即單晶矽錠的製造方法的代表方法之一，可列舉CZ(Czochralski)法。在藉由該CZ 法進行的單晶矽錠的製造中，將籽晶浸漬於被供給至石英坩堝內的矽熔融液中，藉由一邊使石英坩堝及籽晶旋轉一邊提拉籽晶，而在籽晶的下方培育單晶矽錠。
在如此培育出的單晶矽錠中，會產生在裝置製作步驟中成為問題的各種原生(Grown-in)缺陷已為人所知。作為其代表者為如下：藉由低速提拉條件下的培育而在晶格隙(interstitial)矽為優勢的區域(以下亦稱作「I區域」)產生的位錯團簇(dislocation cluster)，及藉由高速提拉條件下的培育而在孔隙為優勢的區域(以下亦稱作「V區域」)產生的COP。而且，在I區域與V區域的邊界附近存在被稱作氧化感應積層缺陷(OSF：Oxidation induced Stacking Fault)的呈環狀分佈的缺陷。
已知所培育出的單晶矽錠中的該些缺陷的分佈依存於2個因素，亦即，結晶的提拉速度V及固液界面的溫度梯度G。圖2是表示提拉速度V相對於固液界面的溫度梯度G的比V/G與構成單晶矽錠的結晶區域的關係的圖。如該圖所示，單晶矽錠在V/G大的情況下，由檢測出COP的結晶區域即COP產生區域41支配，若V/G減小，則實施特定的氧化熱處理時會形成作為環狀的OSF區域而顯現化的OSF潛在核區域42，該OSF區域42中未檢測出COP。而且，在自高速提拉條件下培育出的單晶矽錠而採取的矽晶圓中，COP產生區域41佔據晶圓的大部分，因而遍及結晶徑向的大致整個區域而產生COP。
而且，在OSF潛在核區域42的內側，形成容易引起氧 的析出且未檢測出COP的結晶區域即氧析出促進區域(以下亦稱作「Pv(1)區域」)43。
若減小V/G，則在OSF潛在核區域42的外側，形成存在氧析出物且未檢測出COP的結晶區域即氧析出促進區域(以下亦稱作「Pv(2)區域」)44。
繼而，若減小V/G，則形成不易引起氧的析出且未檢測出COP的結晶區域即氧析出抑制區域(以下亦稱作「Pi區域」)45，且形成檢測出位錯團簇的結晶區域即位錯團簇區域46。
在自根據提拉速度而顯示出此種缺陷分佈的單晶矽錠而採取的矽晶圓中，COP產生區域41及位錯團簇區域46以外的結晶區域一般而言為看上去不存在缺陷的無缺陷區域的結晶區域，自包含該些結晶區域的單晶矽錠而採取的矽晶圓成為不包含位錯團簇及COP的矽晶圓。因此，本發明中，將自單晶矽錠而採取的矽晶圓用作磊晶矽晶圓的基板(亦即，矽晶圓10)，上述單晶矽錠包含COP產生區域41及位錯團簇區域46以外的結晶區域，亦即OSF潛在核區域42、Pv(1)區域43、Pv(2)區域44、及氧析出抑制區域(Pi區域)45的結晶區域中的任一個，或者該些的組合。
此處，本發明中的「不包含COP的矽晶圓」是指藉由以下說明的觀察評估，而未檢測出COP的矽晶圓。亦即，首先，對藉由CZ法培育出的單晶矽錠進行切出加工所得的矽晶圓，進行SC-1清洗(亦即，利用氨水與過氧化氫水及超純水按照1：1：15 混合所得的混合液的清洗)，使用作為表面缺陷檢查裝置的科磊(KLA-Tencor)公司製造：Surfscan SP-2來對清洗後的矽晶圓表面進行觀察評估，從而指定推測為表面凹坑(pit)的亮點缺陷(LPD：Light Point Defect)。此時，觀察模式為Oblique模式(傾斜入射模式)，且基於寬/窄(Wide Narrow)通道的檢測尺寸比來進行表面凹坑的推測。對如此指定的LPD，使用原子力顯微鏡(AFM：Atomic Force Microscope)來評估是否為COP。藉由該觀察評估，將未觀察到COP的矽晶圓作為「不包含COP的矽晶圓」。
另外，上述SP-2的廠商保證檢測極限尺寸為37nm，因而不否定有比該檢測極限尺寸小的COP的存在。然而，如根據後述的實施例可知般，若未藉由上述觀察評估而檢測到COP，則在使用該矽晶圓製造的磊晶矽晶圓上未觀察到磊晶缺陷。因此，就防止磊晶缺陷的形成的觀點而言，若未藉由SP-2及AFM而檢測到COP，則認為該些實質上並不存在從而不會成為障礙，由此，本說明書中，將藉由上述定義而指定的矽晶圓作為「不包含COP的矽晶圓」。
另一方面，位錯團簇是作為過剩的晶格隙矽的凝聚體而形成的尺寸大(10μm左右)的缺陷(位錯環(dislocation loop))，藉由實施射哥蝕刻(secco etching)等蝕刻處理、或Cu裝飾(decoration)而使其顯現化，能夠以目視級別(level)來簡單確認有無位錯團簇。在採用包含位錯團簇的矽晶圓的情況下，因在磊晶層大量地產生以位錯團簇為起點的缺陷(積層缺陷等)，故無 法用作磊晶矽晶圓的基板。
在培育上述單晶矽錠時，在氧濃度過高的情況下，容易產生由氧析出物引起的磊晶缺陷，在為包含OSF潛在核區域42的結晶區域的晶圓的情況下，有時會在形成於該晶圓上的磊晶層產生由OSF引起的磊晶缺陷(積層缺陷)。為了抑制該缺陷，有效的是降低氧濃度，具體而言，較佳為將氧濃度設為16×1017 atoms/cm3以下(美國材料與試驗協會(American Society for Testing and Materials，ASTM)F121-1979)。而且，就確保晶圓的強度的觀點而言，較佳為設為6×1017 atoms/cm3以上。
如此準備的矽晶圓10的極性亦可設為n型或p型。而且，除後述的團簇離子的照射外，亦可使用在結晶內添加了碳及/或氮的矽晶圓，而進一步提高吸除能力。
其次，對作為本發明的特徵步驟的團簇離子照射步驟，將採用該步驟的技術性含義連同作用效果一併進行說明。照射了團簇離子16後所形成的改質層18是團簇離子16的構成元素固溶於矽晶圓10的表面10A的結晶的晶格隙位置或置換位置而局部存在的區域，並作為吸除部位發揮作用。其理由根據以下來推測。 亦即，在團簇離子的形態下照射的碳或硼等元素高密度地局部存在於單晶矽的置換位置．晶格隙位置。而且，若將碳或硼固溶至單晶矽的平衡濃度以上，則經實驗而確認重金屬的固溶度(過渡金屬的飽和熔解度)大幅增加。即，認為因固溶至平衡濃度以上的碳或硼而重金屬的固溶度增加，藉此對重金屬的捕獲率顯著增加。
此處，本發明中因照射團簇離子16，故相比於注入單體離子的情況，可獲得更高的吸除能力，進而亦可省略恢復熱處理。 因此，可更有效地製造具有高吸除能力的磊晶矽晶圓100，從而由藉由本製造方法獲得的磊晶矽晶圓100製造的背面照射型固體攝影元件可期待比先前更能抑制白點缺陷的產生。
而且，如上述般，本發明中，使用不包含位錯團簇及COP的矽晶圓來作為矽晶圓10，上述矽晶圓是OSF潛在核區域42、Pv(1)區域43、Pv(2)區域44及Pi區域45中的任一個、或者多個混合存在而成的晶圓，該情況下，晶圓徑向的氧析出物密度在晶圓面內不均勻，因而徑向的吸除能力中產生差異。然而，因藉由團簇離子照射而形成的改質層18具有高吸除能力，故可使晶圓表面附近的吸除能力在晶圓面內變得均勻。另外，本說明書中「團簇離子」是指對由多個原子或分子集合而成塊的團簇賦予正電荷或負電荷，並離子化而成者。團簇是多個(通常2個~2000個左右)原子或分子相互結合而成的塊狀的集團。
本發明者如以下般來考慮獲得上述效果的作用。
在對矽晶圓例如注入碳的單體離子的情況下，如圖3(B)所示，單體離子彈開構成矽晶圓的矽原子，而被注入至矽晶圓中的特定深度位置。注入深度依存於注入離子的構成元素的種類及離子的加速電壓。該情況下，矽晶圓的深度方向上的碳的濃度分佈相對較寬(broad)，所注入的碳的存在區域約為0.5μm~1μm左右。在以相同能量同時照射多種離子的情況下，越輕的元素則 注入得越深，亦即，根據各個元素的質量而注入到不同的位置，因而注入元素的濃度分佈變得更寬。
進而，單體離子一般而言以150keV~2000keV左右的加速電壓而注入，各離子因該能量而與矽原子碰撞，因而被注入了單體離子的矽晶圓表面部的結晶性紊亂，然後打亂了在晶圓表面上成長的磊晶層的結晶性。而且，加速電壓越大，則結晶性越紊亂。因此，必須在高溫且長時間下進行用以使在離子注入後紊亂的結晶性恢復的熱處理(恢復熱處理)。
另一方面，在對矽晶圓照射例如包含碳與硼的團簇離子的情況下，如圖3(A)所示，團簇離子16若被照射至矽晶圓則因該能量而瞬間成為1350℃~1400℃左右的高溫狀態，從而矽熔解。然後，矽被急速冷卻，碳及硼在矽晶圓中的表面附近固溶。 亦即，本說明書中的「改質層」是指照射的離子的構成元素固溶於矽晶圓表面的結晶的晶格隙位置或置換位置而成的層。矽晶圓的深度方向上的碳及硼的濃度分佈依存於團簇離子的加速電壓及團簇大小，但與單體離子的情況相比更銳利(sharp)，所照射的碳及硼局部存在的區域(亦即，改質層)的厚度為約500nm以下的區域(例如50nm~400nm左右)。另外，團簇離子的形態下照射的元素在磊晶層20的形成過程中會引起一些熱擴散。因此，磊晶層20形成後的碳及硼的濃度分佈在該些元素局部存在的波峰的兩側，形成寬的擴散區域。然而，改質層的厚度變化不大(參照後述的圖7(A))。結果，可使碳及硼的析出區域為局部且為高濃度。 而且，因在矽晶圓的表面附近形成改質層18，故可進行更臨近吸除(proximity gettering)。結果，認為可獲得更高的吸除能力。另外，只要為團簇離子的形態，則可同時照射多種離子。
而且，團簇離子一般而言以10keV/Cluster~100keV/Cluster左右的加速電壓照射，團簇為多個原子或分子的集合體，因而可減小每1原子或1分子的能量而植入，對矽晶圓的結晶的損傷小。進而，亦由於上述般的注入機制的不同，相比於單體離子注入，團簇離子照射並不會打亂矽晶圓10的結晶性。因此，在第1步驟後，無須對矽晶圓10進行恢復熱處理，而可將矽晶圓10搬送至磊晶成長裝置並進行第2步驟。
團簇離子16根據結合方式而存在多種團簇，可利用例如以下的文獻中所記載的公知的方法而生成。作為氣體團簇束的生成法，有(1)日本專利特開平9-41138號公報，(2)日本專利特開平4-354865號公報，作為離子束的生成法，有(1)「荷電粒子束工學」：石川 順三：ISBN978-4-339-00734-3：科羅娜(coronasha)公司，(2)「電子．離子束工學」：電氣學會：ISBN4-88686-217-9：奧姆(Ohmsha)公司，(3)「團簇離子束基礎與應用」：ISBN4-526-05765-7：日刊工業報社。而且，一般而言，在正電荷的團簇離子的產生中使用尼爾森(Nielsen)型離子源或者考夫曼(Kaufman)型離子源，負電荷的團簇離子的產生中使用利用了體積生成法的大電流負離子源。
以下，對團簇離子的照射條件進行說明。首先，照射的 元素不作特別限定，可列舉碳、硼、磷、砷等。就獲得更高的吸除能力的觀點而言，較佳為團簇離子包含碳作為構成元素。因晶格位置的碳原子的共有結合半徑比單晶矽錠小，故形成矽結晶晶格的收縮場(contraction field)，因此吸附晶格隙的雜質的吸除能力高。
而且，更佳為包含含有碳在內的2種以上的元素作為構成元素。這是因為，由於根據析出元素的種類而能夠有效地吸除的金屬的種類不同，所以藉由使2種以上的元素固溶，而能夠應對更大範圍的金屬污染。例如，在包含碳的情況下，可有效地吸除鎳，在包含硼的情況下，可有效地吸除銅、鐵。
離子化的化合物亦不作特別限定，若列舉適合於離子化的化合物，則作為碳源，可列舉乙烷、甲烷、丙烷、聯苄(C14H14)、二氧化碳(CO2)等，作為硼源，可列舉二硼烷、十硼烷(B10H14)等。例如，在將混合了聯苄與十硼烷的氣體作為材料氣體的情況下，可生成碳、硼及氫集合而成的氫化合物團簇。而且，若將環己烷(C6H12)作為材料氣體，則可生成包含碳及氫的團簇離子。 而且，作為碳源化合物，尤佳為使用由芘(C16H10)、聯苄(C14H14)等生成的團簇CnHm(3≦n≦16，3≦m≦10)。這是為了容易形成小尺寸的團簇離子束。
其次，藉由控制團簇離子的加速電壓及團簇大小，而可控制改質層18中的構成元素的深度方向的濃度分佈的波峰的位置。本說明書中「團簇大小」是指構成1個糰簇的原子或分子的 個數。
本發明的第1步驟中，就獲得更高的吸除能力的觀點而言，較佳為以改質層18中的構成元素的深度方向的濃度分佈的波峰位於距離矽晶圓10的表面10A的深度為150nm以下的範圍內的方式，照射團簇離子16。另外，本說明書中，「構成元素的深度方向的濃度分佈」在構成元素包含2種以上的元素的情況下，是指各個單獨的元素的分佈而非總計的分佈。
作為對於將波峰位置設定於該深度的範圍而言必要的條件，在使用CnHm(3≦n≦16，3≦m≦10)作為團簇離子16的情況下，每1碳原子的加速電壓設為超過0keV/atom且50keV/atom以下，較佳為40keV/atom以下。而且，團簇大小設為2個~100個，較佳設為60個以下，更佳設為50個以下。
另外，加速電壓的調整中一般而言使用(1)靜電加速、(2)高頻加速這2個方法。作為前者的方法，有將多個電極等間隔排列，並對該些電極之間施加相等的電壓，而在軸方向上形成等加速電場的方法。作為後者的方法，有一邊使離子直線狀移動一邊使用高頻進行加速的線形直線加速器(linear accelerator)法。 而且，團簇大小的調整可藉由如下來進行，即，調整從噴嘴噴出的氣體的氣體壓力及真空容器的壓力、對離子化時的長絲施加的電壓等。另外，團簇大小可藉由四極(quadrupole)高頻電場的質量分析或飛行時距(time-of-flight)質量分析而求出團簇個數分佈，並藉由取團簇個數的平均值而求出。
而且，團簇摻雜量可藉由對離子照射時間進行控制來調整。本發明中，碳的摻雜量設為1×1013 atoms/cm2以上且1×1016 atoms/cm2以下。這是因為在小於1×1013 atoms/cm2的情況下，有可能無法充分獲得吸除能力，在超過1×1016 atoms/cm2的情況下，則有對磊晶表面造成大的損傷之虞。較佳設為1×1014 atoms/cm2以上且5×1015 atoms/cm2以下。
根據本發明，無須如已述那樣使用RTA或快速熱氧化(Rapid Thermal Oxidation，RTO)等與磊晶裝置不同的急速升降溫熱處理裝置等進行恢復熱處理。這是因為，在用以形成以下敍述的磊晶層20的磊晶裝置內，藉由在磊晶成長前進行的氫烘焙(hydrogen bake)處理，而可充分恢復矽晶圓10的結晶性。作為氫烘焙處理的一般的條件，將磊晶成長裝置內設為氫環境，以600℃以上且900℃以下的爐內溫度將矽晶圓10投入至爐內，以1℃/秒以上且15℃/秒以下的升溫速率升溫至1100℃以上且1200℃以下的溫度範圍，在該溫度下保持30秒以上且1分鐘以下的時間。該氫烘焙處理本來是為了藉由磊晶層成長前的清洗處理而將形成於晶圓表面的自然氧化膜去除的處理，藉由上述條件的氫烘焙而可充分恢復矽晶圓10的結晶性。
當然亦可在第1步驟後且在第2步驟前，使用與磊晶裝置不同的熱處理裝置來進行恢復熱處理。該恢復熱處理在900℃以上且1200℃以下進行10秒以上且1小時以下即可。此處，將熱處理溫度設為900℃以上且1200℃以下，是因為若小於900℃，則難 以獲得結晶性的恢復效果，另一方面，若超過1200℃，則會產生由高溫下的熱處理而引起的滑動(slip)，且對裝置的熱負荷增大。 而且，將熱處理時間設為10秒以上且1小時以下，是因為若小於10秒則難以獲得恢復效果，另一方面，若超過1小時則會引起生產性的下降，且對裝置的熱負荷增大。
此種恢復熱處理例如可使用RTA或RTO等急速升降溫熱處理裝置或批次式熱處理裝置(縱型熱處理裝置、橫型熱處理裝置)來進行。前者是燈照射加熱方式，因而在構造方面不適合於長時間處理，而適合於15分鐘以內的熱處理。另一方面，後者為了使溫度上升至特定溫度而要耗費時間，但可一次對多塊晶圓同時進行處理。而且，因為是電阻加熱方式，故可進行長時間的熱處理。就所使用的熱處理裝置而言，考慮團簇離子16的照射條件而選擇適當的裝置即可。
作為形成於改質層18上的磊晶層20，可列舉矽磊晶層，可藉由一般的條件來形成。例如，可將氫作為載氣(carrier gas)，將二氯矽烷、三氯矽烷等來源氣體(source gas)導入至腔室內，且亦根據所使用的來源氣體而成長溫度不同，在大約1000℃~1200℃的溫度範圍的溫度內藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法而在矽晶圓10上磊晶成長。磊晶層20的厚度較佳設為1μm~15μm的範圍內。這是因為在小於1μm的情況下，藉由從矽晶圓10的摻雜劑的外方擴散而磊晶層20的電阻率有可能發生變化，而且，在超過15μm的情況下，有對固體攝影 元件的分光感度特性產生影響之虞。磊晶層20是用以製造背面照射型固體攝影元件的裝置層。
其次，對藉由上述製造方法而獲得的磊晶矽晶圓100進行說明。該磊晶矽晶圓100如圖1(C)所示，包括：矽晶圓10，形成於該矽晶圓10的表面且由特定元素在矽晶圓10中固溶而成的改質層18，以及該改質層18上的磊晶層20。此處，矽晶圓10的特徵在於為不包含位錯團簇及COP的矽晶圓，且改質層18中的特定元素的深度方向的濃度分佈的半峰全幅值W為100nm以下。亦即，根據本發明的磊晶矽晶圓的製造方法，相比於單體離子注入，可使構成團簇離子的元素的析出區域為局部且為高濃度，結果，可將上述半峰全幅值W設為100nm以下。作為下限，可設定為10nm。
另外，本說明書中的「深度方向的濃度分佈」是指藉由二次離子質量分析法(SIMS：Secondary Ion Mass Spectrometry)測定的深度方向的濃度分佈。而且，「特定元素的深度方向的濃度分佈的半峰全幅值」是指考慮到測定精度，在磊晶層的厚度超過1μm的情況下，在將磊晶層薄膜化至1μm的狀態下，藉由SIMS測定特定元素的濃度分佈時的半峰全幅值。
作為特定元素，只要為矽以外的元素則不作特別限定，如已述般較佳為碳或包含碳在內的2種以上的元素。
就獲得更高的吸除能力的觀點而言，磊晶矽晶圓100中，較佳為改質層18中的濃度分佈的波峰位於距離矽晶圓10的 表面的深度為150nm以下的範圍內。而且，濃度分佈的波峰濃度較佳為1×1015 atoms/cm3以上，更佳為1×1017 atoms/cm3~1×1022 atoms/cm3的範圍內，進而較佳為1×1019 atoms/cm3~1×1021 atoms/cm3的範圍內。
而且，改質層18的深度方向厚度可設為約30nm~400nm的範圍內。
根據本發明的磊晶矽晶圓100，藉由發揮比先前高的吸除能力，而可進一步抑制金屬污染，而且，因使用不包含位錯團簇及COP的矽晶圓作為基板，故可製成盡可能地減少由位錯團簇及COP引起的磊晶缺陷的磊晶矽晶圓。
本發明的實施形態的固體攝影元件的製造方法的特徵在於：在位於利用上述製造方法製造的磊晶矽晶圓或上述磊晶矽晶圓，亦即磊晶矽晶圓100的表面的磊晶層20，形成固體攝影元件。藉由該製造方法而獲得的固體攝影元件比先前更能夠充分抑制白點缺陷的產生。
以上，對本發明的代表性的實施形態進行了說明，但本發明並不限定於該些實施形態。例如，亦可在矽晶圓10上形成2層磊晶層。
[實施例]
圖4是示意性表示單晶製造裝置的構成的圖，該單晶製造裝置是為了獲得製造單晶矽錠的條件而使用，上述單晶矽錠用作本發明的磊晶矽晶圓的基板、且作為不包含位錯團簇及COP的 矽晶圓的原材料。如該圖所示，單晶製造裝置50由腔室51構成其外圍，且在其中心部配置有坩堝52。坩堝52為二層構造，包含內側的石英坩堝52a與外側的石墨坩堝52b，且固定在可旋轉及升降的坩堝旋轉升降軸53的上端部。
在坩堝52的外側，配設圍繞坩堝52的電阻加熱式的加熱器54，且在該加熱器54的外側，沿著腔室51的內表面配設隔熱材料60。在坩堝52的上方，配置與坩堝旋轉升降軸53在同軸上且按照特定的速度向相反方向或同一方向旋轉的導線等提拉軸55，藉由安裝於該提拉軸55的下端的籽晶保持器56來保持籽晶S。
在腔室51內，在坩堝52內的上方配置圍繞培育中的錠I的圓筒狀的熱遮蔽體59。熱遮蔽體59對培育中的錠I，對坩堝52內的原料熔融液M或來自加熱器54或坩堝52的側壁的高溫的輻射熱調整入光量或結晶成長界面附近的熱的擴散量，且發揮控制單晶錠中心部及單晶錠外周部的提拉軸方向的溫度梯度的作用。
在腔室51的上部，設置將氬氣等惰性氣體導入至腔室51內的氣體導入口57。在腔室51的下部，設置藉由未圖示的真空泵的驅動而抽吸並排出腔室51內的氣體的排氣口58。從氣體導入口57導入至腔室51內的惰性氣體在培育中的矽單晶錠I與熱遮蔽體59之間下降，且流經熱遮蔽體59的下端與原料熔融液M的液面的間隙後，朝向熱遮蔽體59的外側、進而朝向坩堝52的外側流動，然後沿坩堝52的外側下降，並從排氣口58排出。
在使用該單晶製造裝置50而將腔室51內維持為減壓下 的氬氣環境的狀態下，將填充於坩堝52內的多晶矽等固形原料藉由加熱器54的加熱而熔融，從而形成原料熔融液M。然後，使提拉軸55下降而將籽晶S浸漬於原料熔融液M中，一邊使坩堝52及提拉軸55向特定的方向旋轉，一邊將提拉軸55向上方提拉，而在籽晶S的下方培育出錠I。
本實施例中，以可遍及徑向整個範圍而培育成為無缺陷區域的單晶錠的方式，使培育中的單晶錠的溫度處於熔點到1300℃為止的範圍內，且以提拉軸方向的單晶錠中心部的溫度梯度Gc與單晶錠外周部的溫度梯度Ge的關係滿足Gc/Ge>1的條件的方式，在已設定熱遮蔽體59的尺寸形狀或設置高度位置的狀態下，以使提拉速度從高速(1.0mm/min)變為低速(0.3mm/min)，且以在直體部長度方向上結晶區域分佈不同的方式培育出單晶錠I。培育的單晶矽錠I為結晶方位<100>、直體部直徑310mm、且摻雜了磷(1×1015 atoms/cm3~1×1017 atoms/cm3)的n型單晶矽錠，且錠I的氧濃度(ASTM F121-1979)為12×1017 atoms/cm3~14×1017 atoms/cm3。
對形成於如上述般培育的單晶矽錠內的缺陷分佈進行評估。具體而言，首先，製作將在上述提拉速度變更實驗中培育出的單晶矽錠，沿著提拉軸縱切而成的板狀樣本片，然後，對所製作的樣本片實施氧析出熱處理(氮環境，800℃×4小時+1000℃×16小時)後，將經熱處理的樣本片浸漬於硫酸銅水溶液中並進行Cu裝飾，然後，在氮環境中以900℃實施20分鐘的熱 處理後，藉由X射線形貌分析法(X-ray topography)對樣本片表面的缺陷分佈進行評估。將所獲得的缺陷分佈的示意圖表示於圖5中。
分別變更為成為圖5中(a)~(d)線位置的結晶區域的提拉條件(提拉速度)，培育出包含與各線位置相對應的結晶區域的結晶區域分佈不同的4級式的單晶矽錠(a)~單晶矽錠(d)。 除變更提拉速度以外，與上述提拉速度變更實驗的培育條件完全相同。
對所培育的4級式的單晶矽錠，實施公知的外周研削、切片、磨削、蝕刻、鏡面研磨的加工步驟，分別製作厚度725μm的矽晶圓。具體而言，準備包含以下的結晶區域的4種晶圓。藉由射哥蝕刻後的目視檢查來確認所製作的各矽晶圓中是否包含位錯團簇，在任一者中均未確認到位錯團簇的存在。
晶圓(a)：晶圓整個面為COP產生區域
晶圓(b)：包含OSF潛在核區域與Pv(1)區域的混合區域
晶圓(c)：包含OSF潛在核區域與Pv(2)區域的混合區域
晶圓(d)：包含Pv(2)區域與Pi區域的混合區域
(本發明例1)
使用如上述般製作的晶圓(b)，並使用團簇離子發生裝置(日新離子機器公司製造，型號：CLARIS)，生成C5H5團簇作為團簇離子，在摻雜量為9.00×1013 Clusters/cm2(碳的摻雜量為4.50×1014 atoms/cm2)、每1碳原子的加速電壓為14.8keV/atom的條件下， 照射至矽晶圓。然後，對矽晶圓進行氫氟酸(Hydrofluoric Acid，HF)清洗後，向單片式磊晶成長裝置(應用材料(Applied Materials)公司製造)內搬送，在裝置內以1120℃的溫度實施30秒的氫烘焙處理後，將氫作為載氣，三氯矽烷作為來源氣體而以1150℃並藉由CVD法，在矽晶圓上使矽的磊晶層(厚度：8μm，摻雜劑種類：磷，摻雜劑濃度：1×1015 atoms/cm3)磊晶成長，從而製成本發明的矽磊晶晶圓。
(本發明例2及本發明例3)
除將作為基板的矽晶圓變更為晶圓(c)(本發明例2)及晶圓(d)(本發明例3)以外，與本發明例1同樣地製造本發明的磊晶矽晶圓。另外，本發明例1~本發明例3中，以80keV/Cluster照射團簇離子，各團簇包含5個碳原子(原子量為12)及5個氫原子(原子量為1)。因此，一個碳原子所受到的能量為80×{12×5/(12×5+1×5)}/5≒14.8keV。
(比較例1~比較例3)
代替團簇離子照射步驟，而將CO2作為材料氣體，生成碳的單體離子，在摻雜量為9.00×1013 atoms/cm2、加速電壓為300keV/atom的條件下進行單體離子注入步驟，除此以外，與本發明例1~本發明例3同樣地製造比較例的磊晶矽晶圓。具體而言，比較例1~比較例3中，分別使用晶圓(b)~晶圓(d)作為基板，將碳的單體離子以300keV的加速電壓而照射至矽晶圓。
(比較例4)
除將矽晶圓變更為晶圓(a)以外，與本發明例1同樣地製造比較例的磊晶矽晶圓。
(比較例5)
除將矽晶圓變更為晶圓(a)以外，與比較例1同樣地製造比較例的磊晶矽晶圓。
對上述本發明例及比較例中製作的各樣品進行評估。評估方法為以下所示。
(1)二次離子質量分析法(secondary ion mass spectroscopy，SIMS)測定
首先，為了使剛照射團簇離子後與剛注入單體離子後的碳的分佈的差異明瞭，而關於本發明例3及比較例3，對磊晶層形成前的矽晶圓進行SIMS測定。將所獲得的碳濃度分佈在圖6中作為參考而表示。此處，關於圖6的橫軸的深度，將矽晶圓的表面設為零。
其次，對本發明例3及比較例3的磊晶矽晶圓進行SIMS測定。將所獲得的碳濃度分佈分別表示於圖7(A)、圖7(B)中。 關於圖7(A)、圖7(B)的橫軸的深度，將磊晶矽晶圓的表面設為零。
而且，對各本發明例及比較例中製作的各樣本，將磊晶層薄膜化至1μm後進行SIMS測定時的碳濃度分佈的半峰全幅值表示於表1中。另外，如已述那樣，表1所示的半峰全幅值是將磊晶層薄膜化為1μm後進行SIMS測定時的半峰全幅值，因而表 1所示的半峰全幅值與圖7(A)、圖7(B)的半峰全幅值不同。 而且，關於薄膜化後進行SIMS測定時的濃度的波峰位置及波峰濃度亦表示於表1中。
(2)吸除能力評估
對本發明例及比較例中製作的各樣本的矽晶圓表面，利用Ni污染液(1.0×1012 atoms/cm2)，且分別使用旋塗污染法進行故意污染，繼而實施900℃、30分鐘的熱處理。然後，進行SIMS測定。以測定結果為代表，將關於本發明例3及比較例3的Ni濃度分佈，分別連同碳濃度分佈而一併表示(圖7(A)、圖7(B))。將關於其他本發明例及比較例的吸除能力評估的結果表示於表1中。另外，根據Ni濃度分佈的波峰濃度的值而如以下般對評估基準進行分類。
◎：1.0×1017 atoms/cm3以上
○：5.0×1016 atoms/cm3以上且小於1.0×1017 atoms/cm3
△：1.0×1016 atoms/cm3以上且小於5.0×1016 atoms/cm3
(3)磊晶缺陷的評估
使用科磊(KLA-Tencor)公司製造：Surfscan SP-2來觀察評估本發明例及比較例中製作的各樣本的磊晶晶圓的表面，並調查亮點缺陷(Light Point Defect，LPD)的發生狀況。此時，觀察模式為Oblique模式(傾斜入射模式)，且基於寬/窄(Wide Narrow)通道的檢測尺寸比來進行表面凹坑(pit)的推測。繼而，使用掃描型電子顯微鏡(SEM：Scanning Electron Microscope)來觀察評估LPD的發生部位，並對LPD是否為積層缺陷(SF：Stacking Fault)進行評估。然後，藉由聚焦離子束(FIB：Focused Ion Beam)加工，製作包含SF的發生部位的剖面觀察用評估樣本。最後，使用 透過型電子顯微鏡(TEM：Transmission Electron Microscope)來對該評估樣本進行觀察評估，並對是否為由COP引起的SF進行評估。將SF的個數表示於表1。
首先，使用僅在代替團簇離子照射而進行單體離子注入這一點不同的本發明例3與比較例3來進行比較。如圖6所示，若對剛照射團簇離子後與剛注入單體離子後的作為中間製造物的磊晶層形成前的矽晶圓的碳濃度分佈進行比較，則團簇離子照射的情況下碳濃度分佈銳利，單體離子注入的情況下碳濃度分佈寬。因此，推測在磊晶層形成後，碳濃度分佈的傾向亦相同。實際上，如根據在該些中間製造物形成磊晶層時的碳濃度分佈(圖7(A)、圖7(B))可知般，藉由團簇離子照射，而形成相比於單體離子注入而為局部且高濃度的改質層。進而，若根據圖7(A)、圖7(B)所示的Ni的濃度分佈，將本發明例3與比較例3進行比較，則可知本發明例3中藉由團簇離子照射而形成的改質層捕獲大量的Ni，從而發揮高吸除能力。
而且，如表1所示可知，關於團簇離子照射的本發明例1~本發明例3及比較例4，半峰全幅值均為100nm以下，均具備充分的吸除能力。另一方面，關於單體離子注入的比較例1~比較例3、比較例5，半峰全幅值均超過100nm，吸除能力不足。如此，關於照射團簇離子的本發明例1~本發明例3及比較例1~比較例3、比較例5，與注入單體離子的比較例4相比，碳濃度分佈的半峰全幅值減小，因而可以說獲得了更高的吸除能力。
進而，關於使用了晶圓(b)~晶圓(d)的發明例1~發明例3及比較例1~比較例3，SF的數為零，與此相對，關於使用包含COP區域的晶圓(a)的比較例4及比較例5，檢測到SF。這樣可知，藉由使用晶圓(b)~晶圓(d)，而可防止磊晶缺陷。
[產業上之可利用性]
根據本發明，因可有效地製造如下的磊晶矽晶圓，故可用於半導體晶圓製造業中，上述磊晶矽晶圓藉由發揮更高的吸除能力而可抑制金屬污染且盡可能地減少由位錯團簇及COP引起的磊晶缺陷。
10‧‧‧矽晶圓
10A‧‧‧矽晶圓的表面
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧磊晶層
100‧‧‧磊晶矽晶圓

Claims (14)

  1. 一種磊晶矽晶圓的製造方法，其特徵在於包括：第1步驟，對不包含位錯團簇及由結晶引起之微粒的矽晶圓照射團簇離子，在上述矽晶圓的表面形成由上述團簇離子的構成元素固溶而成的改質層；以及第2步驟，在上述矽晶圓的上述改質層上形成磊晶層。
  2. 如申請專利範圍第1項所述的磊晶矽晶圓的製造方法，其中上述團簇離子包含碳作為上述構成元素。
  3. 如申請專利範圍第2項所述的磊晶矽晶圓的製造方法，其中上述團簇離子包含含有碳在內的2種以上的元素作為上述構成元素。
  4. 如申請專利範圍第1項至第3項中任一項所述的磊晶矽晶圓的製造方法，其中在上述第1步驟後，不對上述矽晶圓進行用以恢復結晶性的熱處理，而將上述矽晶圓搬送至磊晶成長裝置並進行上述第2步驟。
  5. 如申請專利範圍第1項至第3項中任一項所述的磊晶矽晶圓的製造方法，其中上述第1步驟中，以上述改質層中的上述構成元素的深度方向的濃度分佈的波峰位於距離上述矽晶圓的表面的深度為150nm 以下的範圍內的方式，照射上述團簇離子。
  6. 如申請專利範圍第5項所述的磊晶矽晶圓的製造方法，其中在每1碳原子的加速電壓為50keV/atom以下、團簇大小為100個以下、碳的摻雜量為1×1016 atoms/cm2以下的條件下進行上述第1步驟。
  7. 如申請專利範圍第5項所述的磊晶矽晶圓的製造方法，其中在每1碳原子的加速電壓為40keV/atom以下、團簇大小為60個以下、碳的摻雜量為5×1015 atoms/cm2以下的條件下，進行上述第1步驟。
  8. 如申請專利範圍第1項至第3項中任一項所述的磊晶矽晶圓的製造方法，其中在上述第2步驟後獲得的磊晶矽晶圓中，上述改質層中的上述構成元素的深度方向的濃度分佈的半峰全幅值為100nm以下。
  9. 一種磊晶矽晶圓，其特徵在於包括：矽晶圓，不包含位錯團簇及由結晶引起之微粒；改質層，形成於上述矽晶圓的表面且由特定元素在上述矽晶圓中固溶而成；以及上述改質層上的磊晶層，且上述改質層中的上述特定元素的深度方向的濃度分佈的半峰全幅值為100nm以下。
  10. 如申請專利範圍第9項所述的磊晶矽晶圓，其中 上述改質層中的上述濃度分佈的波峰位於距離上述矽晶圓的表面的深度為150nm以下的範圍內。
  11. 如申請專利範圍第9項或第10項所述的磊晶矽晶圓，其中上述改質層中的上述濃度分佈的波峰濃度為1×1015 atoms/cm3以上。
  12. 如申請專利範圍第9項或第10項所述的磊晶矽晶圓，其中上述特定元素包含碳。
  13. 如申請專利範圍第12項所述的磊晶矽晶圓，其中上述特定元素包含含有碳在內的2種以上的元素。
  14. 一種固體攝影元件的製造方法，其特徵在於：在位於利用如申請專利範圍第1項至第3項中任一項所述的製造方法製造而成的磊晶矽晶圓或如申請專利範圍第9項或第10項所述的磊晶矽晶圓的表面的磊晶層上，形成固體攝影元件。
TW102141074A 2012-11-13 2013-11-12 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法 TWI521567B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249221A JP5776669B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201428823A TW201428823A (zh) 2014-07-16
TWI521567B true TWI521567B (zh) 2016-02-11

Family

ID=50682097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141074A TWI521567B (zh) 2012-11-13 2013-11-12 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法

Country Status (3)

Country Link
US (3) US9224601B2 (zh)
JP (1) JP5776669B2 (zh)
TW (1) TWI521567B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012002072B4 (de) * 2011-05-13 2023-11-16 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliciumwafers, epitaktischer Siliciumwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
JP6566683B2 (ja) * 2014-07-02 2019-08-28 東京エレクトロン株式会社 基板洗浄方法および基板洗浄装置
US10026843B2 (en) 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP2020501997A (ja) 2016-12-19 2020-01-23 ユーピーエル リミテッドＵｐｌ Ｌｉｍｉｔｅｄ 水分バリア包装体
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
CN111273158B (zh) * 2020-02-26 2022-04-15 上海韦尔半导体股份有限公司 一种排查弹坑的测试方法、装置及智能打线设备
US11551904B2 (en) * 2020-09-09 2023-01-10 Applied Materials, Inc. System and technique for profile modulation using high tilt angles

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311004B2 (ja) * 1991-03-28 2002-08-05 株式会社東芝 固体撮像装置
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP3460551B2 (ja) 1997-11-11 2003-10-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3816484B2 (ja) * 2003-12-15 2006-08-30 日本航空電子工業株式会社 ドライエッチング方法
US7259036B2 (en) * 2004-02-14 2007-08-21 Tel Epion Inc. Methods of forming doped and un-doped strained semiconductor materials and semiconductor films by gas-cluster-ion-beam irradiation and materials and film products
CN101313395B (zh) * 2005-12-09 2013-03-27 山米奎普公司 通过植入碳团簇制造半导体装置的系统和方法
KR20090029209A (ko) * 2006-06-13 2009-03-20 세미이큅, 인코포레이티드 이온 주입을 위한 이온 빔 장치 및 방법
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2011054879A (ja) * 2009-09-04 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP5776670B2 (ja) 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP5776669B2 (ja) * 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2014099450A (ja) 2014-05-29
US9224601B2 (en) 2015-12-29
US20160148964A1 (en) 2016-05-26
US9396967B2 (en) 2016-07-19
TW201428823A (zh) 2014-07-16
US20160293426A1 (en) 2016-10-06
US20140134779A1 (en) 2014-05-15
US9576800B2 (en) 2017-02-21
JP5776669B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI585826B (zh) 磊晶矽晶圓的製造方法及固體攝影元件的製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427894B2 (ja) エピタキシャルウェーハの製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法