JP2001284568A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2001284568A JP2001284568A JP2000097385A JP2000097385A JP2001284568A JP 2001284568 A JP2001284568 A JP 2001284568A JP 2000097385 A JP2000097385 A JP 2000097385A JP 2000097385 A JP2000097385 A JP 2000097385A JP 2001284568 A JP2001284568 A JP 2001284568A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity layer
- concentration
- solid
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title abstract 2
- 230000012010 growth Effects 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims description 135
- 238000003384 imaging method Methods 0.000 claims description 55
- 238000009751 slip forming Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 46
- 230000035945 sensitivity Effects 0.000 abstract description 15
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 230000004888 barrier function Effects 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 180
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010408 sweeping Methods 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 空乏化電圧およびシャッタ電圧の上昇を招く
ことなく感度を向上させる。 【解決手段】 基板表面に近い領域にイオン注入で高濃
度の受光部Ｎ層３２を形成し、さらに深い領域にエピタ
キシャル成長で低濃度Ｎ型エピタキシャル層２５を形成
する。こうして、フォトダイオードの空乏層を低濃度Ｎ
型領域２５によって基板深部にまで広げて、長波長の侵
入光に対する光電変換効果を高めて感度を上昇させる。
その際に、ポテンシャルの一番深い部分が基板表面側に
形成される。したがって、空乏化電圧の上昇を防止でき
る。さらに、バリア領域である第１Ｐ型層２４が形成さ
れた領域よりも更に深い領域に、エピタキシャル成長に
よって中濃度Ｎ型エピタキシャル層２３と高濃度Ｎ型エ
ピタキシャル層２２とを２層重ねで形成しており、シャ
ッタ電圧の上昇を防止できる。
ことなく感度を向上させる。 【解決手段】 基板表面に近い領域にイオン注入で高濃
度の受光部Ｎ層３２を形成し、さらに深い領域にエピタ
キシャル成長で低濃度Ｎ型エピタキシャル層２５を形成
する。こうして、フォトダイオードの空乏層を低濃度Ｎ
型領域２５によって基板深部にまで広げて、長波長の侵
入光に対する光電変換効果を高めて感度を上昇させる。
その際に、ポテンシャルの一番深い部分が基板表面側に
形成される。したがって、空乏化電圧の上昇を防止でき
る。さらに、バリア領域である第１Ｐ型層２４が形成さ
れた領域よりも更に深い領域に、エピタキシャル成長に
よって中濃度Ｎ型エピタキシャル層２３と高濃度Ｎ型エ
ピタキシャル層２２とを２層重ねで形成しており、シャ
ッタ電圧の上昇を防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、固体撮像装置に
関するものであり、より詳しくは、空乏化電圧及びシャ
ッタ電圧の上昇を招くことなく感度を向上できる固体撮
像装置に関する。
関するものであり、より詳しくは、空乏化電圧及びシャ
ッタ電圧の上昇を招くことなく感度を向上できる固体撮
像装置に関する。
【０００２】
【従来の技術】近年、固体撮像装置は、広い波長領域に
亘って高感度である性能が要望されている。図８に、従
来の固体撮像装置(特開平５‐１８３１８４号公報)の断
面図を示す。この固体撮像装置は、以下のようにして形
成される。
亘って高感度である性能が要望されている。図８に、従
来の固体撮像装置(特開平５‐１８３１８４号公報)の断
面図を示す。この固体撮像装置は、以下のようにして形
成される。
【０００３】上記固体撮像装置は、実際には、Ｎ型Ｓi
基板１の全面に直接Ｐ型エピタキシャル層が形成される
のであるが、この発明と比較するために、Ｎ型Ｓi基板
１の全面に、このＮ型Ｓi基板１と同程度の不純物濃度
でＮ型エピタキシャル層２が形成されているものとす
る。尚、このことは、この発明には直接には関係しない
こと、および、最近のＣＣＤ(電荷結合素子)ではＮ型基
板としてＮonＮsubの基板を用いることが一般的である
ことから問題はない。
基板１の全面に直接Ｐ型エピタキシャル層が形成される
のであるが、この発明と比較するために、Ｎ型Ｓi基板
１の全面に、このＮ型Ｓi基板１と同程度の不純物濃度
でＮ型エピタキシャル層２が形成されているものとす
る。尚、このことは、この発明には直接には関係しない
こと、および、最近のＣＣＤ(電荷結合素子)ではＮ型基
板としてＮonＮsubの基板を用いることが一般的である
ことから問題はない。
【０００４】次に、上記Ｎ型エピタキシャル層２上の全
面にエピタキシャル成長によって第１Ｐ型層３を形成
し、さらに第１Ｐ型層３上全面に、Ｎ型エピタキシャル
層(受光部Ｎ層)４を形成する。その後、受光部領域７以
外の領域に５００keＶ〜１０ＭeＶのエネルギーでボロ
ンをイオン注入し、Ｐ型エピタキシャル領域３に達する
第２Ｐ型層５を形成する。その後、電荷転送領域６とな
る転送チャンネル層８と、各画素毎に分離するためのチ
ャンネルストップ領域９と、受光部領域７から電荷転送
領域６に電荷を転送するトランスファーゲート領域１０
と、受光部領域７の表面の界面準位を低減させるための
Ｐ+領域(受光部Ｐ層)１１を、イオン注入によって形成
する。
面にエピタキシャル成長によって第１Ｐ型層３を形成
し、さらに第１Ｐ型層３上全面に、Ｎ型エピタキシャル
層(受光部Ｎ層)４を形成する。その後、受光部領域７以
外の領域に５００keＶ〜１０ＭeＶのエネルギーでボロ
ンをイオン注入し、Ｐ型エピタキシャル領域３に達する
第２Ｐ型層５を形成する。その後、電荷転送領域６とな
る転送チャンネル層８と、各画素毎に分離するためのチ
ャンネルストップ領域９と、受光部領域７から電荷転送
領域６に電荷を転送するトランスファーゲート領域１０
と、受光部領域７の表面の界面準位を低減させるための
Ｐ+領域(受光部Ｐ層)１１を、イオン注入によって形成
する。
【０００５】さらに、その上全面にゲート絶縁膜として
のシリコン酸化膜１２を形成し、受光部領域７以外の部
分にゲート絶縁膜としてのシリコン窒化膜１３と、転送
電極としてのＮ+ポリシリコンゲート電極１４を形成す
る。そして、その上面に絶縁膜である層間酸化膜１５を
形成した後、受光部領域７以外の部分を覆うように遮光
膜１６を形成し、ＢＰＳＧ(ボロ・ホスホ・シリケートグ
ラス)等の平坦化膜１７を形成して表面を平坦化し、最
後にシリコン窒化膜等の保護膜(パッシベーション膜)１
８を形成して上記固体撮像装置が得られる。
のシリコン酸化膜１２を形成し、受光部領域７以外の部
分にゲート絶縁膜としてのシリコン窒化膜１３と、転送
電極としてのＮ+ポリシリコンゲート電極１４を形成す
る。そして、その上面に絶縁膜である層間酸化膜１５を
形成した後、受光部領域７以外の部分を覆うように遮光
膜１６を形成し、ＢＰＳＧ(ボロ・ホスホ・シリケートグ
ラス)等の平坦化膜１７を形成して表面を平坦化し、最
後にシリコン窒化膜等の保護膜(パッシベーション膜)１
８を形成して上記固体撮像装置が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の固体撮像装置には、以下のような問題がある。すな
わち、感度を上昇させるために、受光部領域７における
光電変換領域の深さを拡大することを目的として、Ｐ型
エピタキシャル成長によって、受光部Ｎ層４とＮ型基板
１とのバリア領域である第１Ｐ型層３を基板表面から深
い領域に形成し、且つ、Ｎ型エピタキシャル成長によっ
て受光部Ｎ層４を形成している。
来の固体撮像装置には、以下のような問題がある。すな
わち、感度を上昇させるために、受光部領域７における
光電変換領域の深さを拡大することを目的として、Ｐ型
エピタキシャル成長によって、受光部Ｎ層４とＮ型基板
１とのバリア領域である第１Ｐ型層３を基板表面から深
い領域に形成し、且つ、Ｎ型エピタキシャル成長によっ
て受光部Ｎ層４を形成している。
【０００７】そのために、本固体撮像装置においては、
基板表面からＮ型基板１とのコンタクトを取ることが困
難であるという問題がある。また、受光部Ｎ層４及び第
１Ｐ型層３をエピタキシャル成長によって形成している
ために、イオン注入で形成する場合と比較して不純物濃
度のコントロールが困難である。したがって、受光部領
域７に蓄積できる電荷の量(フォトダイオード容量)や、
受光部領域７に蓄積された電荷を電荷転送領域６に完全
に読み出すための電圧(空乏化電圧)や、受光部領域７に
蓄積された電荷を完全に基板側に掃き出す電圧(シャッ
タ電圧)のコントロールが困難である。言い換えれば、
受光部領域７での蓄積電荷量,空乏化電圧およびシャッ
タ電圧がバラツクという問題がある。
基板表面からＮ型基板１とのコンタクトを取ることが困
難であるという問題がある。また、受光部Ｎ層４及び第
１Ｐ型層３をエピタキシャル成長によって形成している
ために、イオン注入で形成する場合と比較して不純物濃
度のコントロールが困難である。したがって、受光部領
域７に蓄積できる電荷の量(フォトダイオード容量)や、
受光部領域７に蓄積された電荷を電荷転送領域６に完全
に読み出すための電圧(空乏化電圧)や、受光部領域７に
蓄積された電荷を完全に基板側に掃き出す電圧(シャッ
タ電圧)のコントロールが困難である。言い換えれば、
受光部領域７での蓄積電荷量,空乏化電圧およびシャッ
タ電圧がバラツクという問題がある。
【０００８】さらに、上記受光部領域７に電荷を蓄積す
るために、受光部Ｎ層４の不純物濃度(以下、単に濃度
と言う)は１×１０15cm-3以上必要である。ところが、
受光部Ｎ層４はＮ型エピタキシャル成長法で形成される
ため、図９のＡ‐Ａ'断面の濃度プロファイルに領域
(Ｂ)で示すように、濃度の濃いＮ型エピタキシャル層が
基板深部にブロードに広がることになり、図１０のＡ‐
Ａ'断面のポテンシャルプロファイルに示すように、ポ
テンシャルの深い領域が基板深部にブロードに広がる。
その結果、空乏化電圧およびシャッタ電圧の上昇を招く
ことになるという問題がある。
るために、受光部Ｎ層４の不純物濃度(以下、単に濃度
と言う)は１×１０15cm-3以上必要である。ところが、
受光部Ｎ層４はＮ型エピタキシャル成長法で形成される
ため、図９のＡ‐Ａ'断面の濃度プロファイルに領域
(Ｂ)で示すように、濃度の濃いＮ型エピタキシャル層が
基板深部にブロードに広がることになり、図１０のＡ‐
Ａ'断面のポテンシャルプロファイルに示すように、ポ
テンシャルの深い領域が基板深部にブロードに広がる。
その結果、空乏化電圧およびシャッタ電圧の上昇を招く
ことになるという問題がある。
【０００９】また、濃度の濃いエピタキシャル層によっ
て受光部領域７を形成するので、各画素を分離するため
に、高エネルギー注入によってＰ型のチャンネルストッ
プ領域９を形成している。したがって、Ｎ型エピタキシ
ャル層である受光部Ｎ層４の深さは、高エネルギー注入
によって形成されるＰ型のチャンネルストップ領域９で
分離できる深さに制限されてしまうという問題もある。
て受光部領域７を形成するので、各画素を分離するため
に、高エネルギー注入によってＰ型のチャンネルストッ
プ領域９を形成している。したがって、Ｎ型エピタキシ
ャル層である受光部Ｎ層４の深さは、高エネルギー注入
によって形成されるＰ型のチャンネルストップ領域９で
分離できる深さに制限されてしまうという問題もある。
【００１０】そこで、この発明の目的は、空乏化電圧お
よびシャッタ電圧の上昇を招くことなく感度を向上でき
る固体撮像装置を提供することにある。
よびシャッタ電圧の上昇を招くことなく感度を向上でき
る固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、この発明の固体撮像装置は、感光部を形成する第１
不純物層と、上記第１不純物層の下を含む全領域に形成
されると共に,上記第１不純物層と同一導電型であり且
つ上記第１不純物層より低濃度である第２不純物層と、
上記第２不純物層の下に形成された上記第１不純物層と
は異なる導電型である第３不純物層と、上記第３不純物
層の下に形成されると共に,上記第１不純物層と同一導
電型である第４不純物層と、上記第４不純物層の下に形
成されると共に,上記第４不純物層と同一導電型であり
且つ上記第４不純物層より高濃度である第５不純物層を
備えたことを特徴としている。
め、この発明の固体撮像装置は、感光部を形成する第１
不純物層と、上記第１不純物層の下を含む全領域に形成
されると共に,上記第１不純物層と同一導電型であり且
つ上記第１不純物層より低濃度である第２不純物層と、
上記第２不純物層の下に形成された上記第１不純物層と
は異なる導電型である第３不純物層と、上記第３不純物
層の下に形成されると共に,上記第１不純物層と同一導
電型である第４不純物層と、上記第４不純物層の下に形
成されると共に,上記第４不純物層と同一導電型であり
且つ上記第４不純物層より高濃度である第５不純物層を
備えたことを特徴としている。
【００１２】上記構成によれば、感光部を形成する第１
不純物層下を含む全領域に、同一導電型であり且つ上記
第１不純物層より低濃度の第２不純物層が形成されてい
る。したがって、基板表面に近い領域に濃度の濃い第１
不純物層が形成され、さらに深い領域に低濃度の第２不
純物層が形成されて、フォトダイオードにできる空乏層
が上記低濃度の第２不純物層によって基板深部にまで広
げられる。その結果、長波長の侵入光に対する光電変換
効果が高まって感度が上昇される。その際に、ポテンシ
ャルの一番深い部分が基板表面側に形成されるため、フ
ォトダイオードに蓄積された電荷を完全に読み出す電圧
である空乏化電圧の上昇が防止される。
不純物層下を含む全領域に、同一導電型であり且つ上記
第１不純物層より低濃度の第２不純物層が形成されてい
る。したがって、基板表面に近い領域に濃度の濃い第１
不純物層が形成され、さらに深い領域に低濃度の第２不
純物層が形成されて、フォトダイオードにできる空乏層
が上記低濃度の第２不純物層によって基板深部にまで広
げられる。その結果、長波長の侵入光に対する光電変換
効果が高まって感度が上昇される。その際に、ポテンシ
ャルの一番深い部分が基板表面側に形成されるため、フ
ォトダイオードに蓄積された電荷を完全に読み出す電圧
である空乏化電圧の上昇が防止される。
【００１３】さらに、上記第１不純物層とは異なる導電
型である第３不純物層が形成された領域よりも更に深い
領域に、上記第１不純物層と同一導電型である第４不純
物層と、上記第４不純物層と同一導電型であり且つ上記
第４不純物層より高濃度である第５不純物層とが、２層
重ねで形成されている。したがって、フォトダイオード
に蓄積された電荷を基板側に掃き出す電圧であるシャッ
タ電圧の上昇が防止される。
型である第３不純物層が形成された領域よりも更に深い
領域に、上記第１不純物層と同一導電型である第４不純
物層と、上記第４不純物層と同一導電型であり且つ上記
第４不純物層より高濃度である第５不純物層とが、２層
重ねで形成されている。したがって、フォトダイオード
に蓄積された電荷を基板側に掃き出す電圧であるシャッ
タ電圧の上昇が防止される。
【００１４】また、この発明の固体撮像装置は、上記第
３不純物層を、非撮像領域の少なくとも一部を除いて形
成することが望ましい。
３不純物層を、非撮像領域の少なくとも一部を除いて形
成することが望ましい。
【００１５】上記構成によれば、上記第１不純物層とは
異なる導電型である上記第３不純物層は、非撮像領域の
全部あるいは一部には形成されていない。そのために、
上記第３不純物層が形成されていない領域を介して、上
記第１不純物層と同一導電型である上記第５不純物層お
よび更に下層に対して上記第１不純物層側からコンタク
トが取られる。
異なる導電型である上記第３不純物層は、非撮像領域の
全部あるいは一部には形成されていない。そのために、
上記第３不純物層が形成されていない領域を介して、上
記第１不純物層と同一導電型である上記第５不純物層お
よび更に下層に対して上記第１不純物層側からコンタク
トが取られる。
【００１６】また、この発明の固体撮像装置は、上記第
４不純物層および第５不純物層を、１回のエピタキシャ
ル成長中にガス流量を変化させることによって連続して
形成することが望ましい。
４不純物層および第５不純物層を、１回のエピタキシャ
ル成長中にガス流量を変化させることによって連続して
形成することが望ましい。
【００１７】上記構成によれば、上記第４不純物層およ
び第５不純物層の成長が１回の成膜工程で行われ、製造
工程が短縮される。
び第５不純物層の成長が１回の成膜工程で行われ、製造
工程が短縮される。
【００１８】また、この発明の固体撮像装置は、上記第
５不純物層の不純物濃度を、５×１０15cm-3以上とする
ことが望ましい。
５不純物層の不純物濃度を、５×１０15cm-3以上とする
ことが望ましい。
【００１９】上記構成によれば、上記第５不純物層の不
純物濃度が５×１０15cm-3以上であるから、上記シャッ
タ電圧の上昇が効果的に防止される。
純物濃度が５×１０15cm-3以上であるから、上記シャッ
タ電圧の上昇が効果的に防止される。
【００２０】また、この発明の固体撮像装置は、上記第
２不純物層を、成長温度が１０５０℃よりも高く且つ１
１５０℃よりも低い減圧エピタキシャル成長によって形
成することが望ましい。
２不純物層を、成長温度が１０５０℃よりも高く且つ１
１５０℃よりも低い減圧エピタキシャル成長によって形
成することが望ましい。
【００２１】上記構成によれば、上記第２不純物層が、
１１５０℃よりも低温の減圧エピタキシャル成長によっ
て形成されるため、上記第３不純物層に設けられたアラ
イメントターゲットの形状が崩れないように保持され
る。
１１５０℃よりも低温の減圧エピタキシャル成長によっ
て形成されるため、上記第３不純物層に設けられたアラ
イメントターゲットの形状が崩れないように保持され
る。
【００２２】また、この発明の固体撮像装置は、上記第
２不純物層を、成長温度が１１５０℃以上の常圧エピタ
キシャル成長によって形成することが望ましい。
２不純物層を、成長温度が１１５０℃以上の常圧エピタ
キシャル成長によって形成することが望ましい。
【００２３】上記構成によれば、上記第２不純物層が、
１１５０℃以上の高温の常圧エピタキシャル成長によっ
て形成されるため、上記第３不純物層に設けられたアラ
イメントターゲットの形状が崩れないように保持され
る。
１１５０℃以上の高温の常圧エピタキシャル成長によっ
て形成されるため、上記第３不純物層に設けられたアラ
イメントターゲットの形状が崩れないように保持され
る。
【００２４】また、この発明の固体撮像装置は、上記第
２不純物層の不純物濃度を、１×１０14cm-3以下に成す
ことが望ましい。
２不純物層の不純物濃度を、１×１０14cm-3以下に成す
ことが望ましい。
【００２５】上記構成によれば、フォトダイオードにで
きる空乏層を基板深部にまで広げることと、ポテンシャ
ルの一番深い部分を基板表面側に形成することとが効果
的に行われる。その結果、上記空乏化電圧の上昇を招く
ことなく感度が向上される。
きる空乏層を基板深部にまで広げることと、ポテンシャ
ルの一番深い部分を基板表面側に形成することとが効果
的に行われる。その結果、上記空乏化電圧の上昇を招く
ことなく感度が向上される。
【００２６】また、この発明の固体撮像装置は、上記第
１不純物層と第２不純物層との不純物濃度差が２桁以上
あり、上記第１不純物層の不純物濃度の方が上記第２不
純物層の不純物濃度よりも高くなっていることが望まし
い。
１不純物層と第２不純物層との不純物濃度差が２桁以上
あり、上記第１不純物層の不純物濃度の方が上記第２不
純物層の不純物濃度よりも高くなっていることが望まし
い。
【００２７】上記構成によれば、ポテンシャルの一番深
い部分が確実に基板表面側に形成される。したがって、
空乏化電圧の上昇がより効果的に防止される。
い部分が確実に基板表面側に形成される。したがって、
空乏化電圧の上昇がより効果的に防止される。
【００２８】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。図１は、本実施の形態の固体
撮像装置における断面図である。本固体撮像装置は、図
２および図３に示すような手順によって形成される。
態により詳細に説明する。図１は、本実施の形態の固体
撮像装置における断面図である。本固体撮像装置は、図
２および図３に示すような手順によって形成される。
【００２９】先ず、図２(a)に示すように、濃度が１Ｅ
１５cm-3程度であるＮ型基板２１上に、濃度が５Ｅ１５
cm-3以上である高濃度Ｎ型エピタキシャル層２２を１μ
m程度の膜厚でエピタキシャル成長させる。さらに連続
して、濃度が１Ｅ１５cm-3程度である中濃度Ｎ型エピタ
キシャル層２３を５μm程度の膜厚でエピタキシャル成
長させる。この２層のＮ型エピタキシャル層２２,２３
の成長は、エピタキシャル成長の際に途中でガス流量を
変化させることによって、１回の成長処理で行う。
１５cm-3程度であるＮ型基板２１上に、濃度が５Ｅ１５
cm-3以上である高濃度Ｎ型エピタキシャル層２２を１μ
m程度の膜厚でエピタキシャル成長させる。さらに連続
して、濃度が１Ｅ１５cm-3程度である中濃度Ｎ型エピタ
キシャル層２３を５μm程度の膜厚でエピタキシャル成
長させる。この２層のＮ型エピタキシャル層２２,２３
の成長は、エピタキシャル成長の際に途中でガス流量を
変化させることによって、１回の成長処理で行う。
【００３０】ここで、上記濃度が５Ｅ１５cm-3以上であ
る高濃度Ｎ型エピタキシャル層２２は、フォトダイオー
ドに蓄積された電荷を基板に掃き出すシャッタ動作、つ
まり後述する受光部Ｐ層３３を空乏化するのに必要な空
乏化電圧を低減する効果があり、空乏層がＮ型基板２１
側に伸びないようにするために、上述の濃度が必要なの
である。
る高濃度Ｎ型エピタキシャル層２２は、フォトダイオー
ドに蓄積された電荷を基板に掃き出すシャッタ動作、つ
まり後述する受光部Ｐ層３３を空乏化するのに必要な空
乏化電圧を低減する効果があり、空乏層がＮ型基板２１
側に伸びないようにするために、上述の濃度が必要なの
である。
【００３１】次に、図２(b)に示すように、イオン注入
によって、第１Ｐ型層２４を形成する。この第１Ｐ型層
２４は、図４および図５に示す本固体撮像装置全体の上
面図および断面(図４におけるＤ‐Ｄ'矢視断面)図から
分るように、撮像領域(Ｅ)のみに形成する。そのため
に、フォトレジストによって、中濃度Ｎ型エピタキシャ
ル層２３における第１Ｐ型層２４の形成領域に窓明けを
行い、ボロンをイオン注入する。そして、上記フォトレ
ジストを除去した後に熱処理して活性化させることによ
って形成される。尚、後に形成するフォトダイオード等
を、この第１Ｐ型層２４に対しアライメントする必要が
あるため、第１Ｐ型層２４形成時にあるいは形成前にＳ
i段差を設けることによってアライメントターゲットを
形成する。さらに、上述の構造を取ることによって、図
４における無効領域(Ｆ)等のように第１Ｐ型層２４は形
成されない領域が一部存在する。したがって、この第１
Ｐ型層２４が形成されない領域を介して、基板表面側か
らＮ型基板２１との電気的コンタクトを取ることができ
るのである。
によって、第１Ｐ型層２４を形成する。この第１Ｐ型層
２４は、図４および図５に示す本固体撮像装置全体の上
面図および断面(図４におけるＤ‐Ｄ'矢視断面)図から
分るように、撮像領域(Ｅ)のみに形成する。そのため
に、フォトレジストによって、中濃度Ｎ型エピタキシャ
ル層２３における第１Ｐ型層２４の形成領域に窓明けを
行い、ボロンをイオン注入する。そして、上記フォトレ
ジストを除去した後に熱処理して活性化させることによ
って形成される。尚、後に形成するフォトダイオード等
を、この第１Ｐ型層２４に対しアライメントする必要が
あるため、第１Ｐ型層２４形成時にあるいは形成前にＳ
i段差を設けることによってアライメントターゲットを
形成する。さらに、上述の構造を取ることによって、図
４における無効領域(Ｆ)等のように第１Ｐ型層２４は形
成されない領域が一部存在する。したがって、この第１
Ｐ型層２４が形成されない領域を介して、基板表面側か
らＮ型基板２１との電気的コンタクトを取ることができ
るのである。
【００３２】次に、図２(c)に示すように、濃度が１Ｅ
１４cm-3以下である低濃度Ｎ型エピタキシャル層２５を
エピタキシャル成長させる。ここで、この低濃度Ｎ型エ
ピタキシャル層２５が感度に大きく寄与するため、この
低濃度Ｎ型エピタキシャル層２５の成長膜厚で感度が左
右される。尚、膜厚としては、１μm〜１０μm程度がよ
く、本実施の形態では７μmの膜厚でエピタキシャル成
長を行った。その場合の成長温度としては、第１Ｐ型層
２４が熱処理によって伸びないように低温で処理するこ
とが望ましい。ところが、アライメントターゲットとし
て形成されているＳi段差の形状が、常圧下における低
温でのエピタキシャル成長では崩れてしまう。そのため
に、１０５０℃〜１１５０℃程度の低温で成長させる場
合には減圧エピタキシャル成長で処理を行う。または、
常圧でエピタキシャル成長させる場合にはＳi段差の形
状が崩れないように１１５０℃以上の高温で成長させ
る。
１４cm-3以下である低濃度Ｎ型エピタキシャル層２５を
エピタキシャル成長させる。ここで、この低濃度Ｎ型エ
ピタキシャル層２５が感度に大きく寄与するため、この
低濃度Ｎ型エピタキシャル層２５の成長膜厚で感度が左
右される。尚、膜厚としては、１μm〜１０μm程度がよ
く、本実施の形態では７μmの膜厚でエピタキシャル成
長を行った。その場合の成長温度としては、第１Ｐ型層
２４が熱処理によって伸びないように低温で処理するこ
とが望ましい。ところが、アライメントターゲットとし
て形成されているＳi段差の形状が、常圧下における低
温でのエピタキシャル成長では崩れてしまう。そのため
に、１０５０℃〜１１５０℃程度の低温で成長させる場
合には減圧エピタキシャル成長で処理を行う。または、
常圧でエピタキシャル成長させる場合にはＳi段差の形
状が崩れないように１１５０℃以上の高温で成長させ
る。
【００３３】次に、図２(d)に示すように、上記低濃度
Ｎ型エピタキシャル層２５における第２Ｐ型層２６およ
び転送チャンネル層２７の形成領域に、フォトレジスト
によって窓明けを行う。そして、ボロンおよびリンを順
次イオン注入して第２Ｐ型層２６および転送チャンネル
層２７を形成する。次に、上記フォトレジストを除去し
た後、Ｐ型のチャンネルストップ層２８の形成領域にフ
ォトレジストによって窓明けを行い、ボロンをイオン注
入してチャンネルストップ層２８を形成する。こうし
て、各画素が分離される。
Ｎ型エピタキシャル層２５における第２Ｐ型層２６およ
び転送チャンネル層２７の形成領域に、フォトレジスト
によって窓明けを行う。そして、ボロンおよびリンを順
次イオン注入して第２Ｐ型層２６および転送チャンネル
層２７を形成する。次に、上記フォトレジストを除去し
た後、Ｐ型のチャンネルストップ層２８の形成領域にフ
ォトレジストによって窓明けを行い、ボロンをイオン注
入してチャンネルストップ層２８を形成する。こうし
て、各画素が分離される。
【００３４】そして、上記フォトレジストを除去した
後、熱処理によって、ゲート絶縁膜としてのシリコン酸
化膜２９を膜厚３０nm程度で形成し、さらに、ＣＶＤ
(化学気相成長法)によってシリコン窒化膜３０を膜厚３
０nm程度で形成する。そうした後に、ＣＶＤによってポ
リシリコン膜を堆積し、ＰＯＣl3を拡散源とした固相熱
拡散法(ＰＯＣl3法)によってリンをドープし、フォトレ
ジストによってポリシリコンゲート電極３１を形成する
領域を覆い、反応性イオンエッチングによってリンドー
プポリシリコン膜およびシリコン窒化膜３０を除去し
て、図３(e)に示すようにポリシリコンゲート電極３１
を形成する。
後、熱処理によって、ゲート絶縁膜としてのシリコン酸
化膜２９を膜厚３０nm程度で形成し、さらに、ＣＶＤ
(化学気相成長法)によってシリコン窒化膜３０を膜厚３
０nm程度で形成する。そうした後に、ＣＶＤによってポ
リシリコン膜を堆積し、ＰＯＣl3を拡散源とした固相熱
拡散法(ＰＯＣl3法)によってリンをドープし、フォトレ
ジストによってポリシリコンゲート電極３１を形成する
領域を覆い、反応性イオンエッチングによってリンドー
プポリシリコン膜およびシリコン窒化膜３０を除去し
て、図３(e)に示すようにポリシリコンゲート電極３１
を形成する。
【００３５】次に、上記低濃度Ｎ型エピタキシャル層２
５における受光部領域３９を形成する領域にフォトレジ
ストを用いて窓明けを行い、リンおよびボロンを順次イ
オン注入する。こうして、上記フォトダイオードを構成
する受光部Ｎ層(Ｎ型不純物層)３２および受光部Ｐ層
(Ｐ型正孔蓄積層)３３が形成される。そうした後、上記
フォトレジストを除去する。
５における受光部領域３９を形成する領域にフォトレジ
ストを用いて窓明けを行い、リンおよびボロンを順次イ
オン注入する。こうして、上記フォトダイオードを構成
する受光部Ｎ層(Ｎ型不純物層)３２および受光部Ｐ層
(Ｐ型正孔蓄積層)３３が形成される。そうした後、上記
フォトレジストを除去する。
【００３６】次に、図１に示すように、上記ポリシリコ
ンゲート電極３１と後に形成する遮光膜３５との間を絶
縁するためにＣＶＤによって層間酸化膜３４としてのシ
リコン酸化膜を形成し、さらに遮光膜３５としてタング
ステン等の高融点金属をスパッタおよびＣＶＤによって
堆積する。その後、フォトレジストを形成して上記受光
部領域３９の領域を開口し、反応性イオンエッチングに
よって受光部領域３９上の高融点金属を除去して開口部
３６を形成する。
ンゲート電極３１と後に形成する遮光膜３５との間を絶
縁するためにＣＶＤによって層間酸化膜３４としてのシ
リコン酸化膜を形成し、さらに遮光膜３５としてタング
ステン等の高融点金属をスパッタおよびＣＶＤによって
堆積する。その後、フォトレジストを形成して上記受光
部領域３９の領域を開口し、反応性イオンエッチングに
よって受光部領域３９上の高融点金属を除去して開口部
３６を形成する。
【００３７】次に、平坦化のためにＣＶＤによってＢＰ
ＳＧ膜３７を堆積する。最後に、パッシベーション膜３
８としてＰ‐ＳiＮ膜をプラズマＣＶＤによって堆積さ
せ、シンター処理を行って、図１に示すような本実施の
形態の固体撮像装置が得られる。
ＳＧ膜３７を堆積する。最後に、パッシベーション膜３
８としてＰ‐ＳiＮ膜をプラズマＣＶＤによって堆積さ
せ、シンター処理を行って、図１に示すような本実施の
形態の固体撮像装置が得られる。
【００３８】このように、本実施の形態においては、フ
ォトダイオード部の受光部Ｎ層３２とＮ型基板２１との
バリア領域である第１Ｐ型層２４を、基板表面から深い
領域に、撮像領域(Ｅ)のみにイオン注入によって形成し
ている。そのために、第１Ｐ型層２４が形成されない無
効領域(Ｆ)を介して基板表面からＮ型基板２１とのコン
タクトを取ることができる。
ォトダイオード部の受光部Ｎ層３２とＮ型基板２１との
バリア領域である第１Ｐ型層２４を、基板表面から深い
領域に、撮像領域(Ｅ)のみにイオン注入によって形成し
ている。そのために、第１Ｐ型層２４が形成されない無
効領域(Ｆ)を介して基板表面からＮ型基板２１とのコン
タクトを取ることができる。
【００３９】また、上記バリア領域としての第１Ｐ型層
２４上に濃度が１Ｅ１４cm-3以下の低濃度Ｎ型エピタキ
シャル層２５をエピタキシャル成長させる。そして、低
濃度Ｎ型エピタキシャル層２５における受光部領域３９
を形成する領域に窓明けを行い、リンをイオン注入して
受光部Ｎ層(Ｎ型不純物層)３２を形成している。こうし
て、図６のＣ‐Ｃ'断面の濃度プロファイルに示すよう
に、基板表面に近い領域(Ｇ)にイオン注入で濃度の濃い
Ｎ型領域３２を形成し、更に深い領域(Ｈ)にエピタキシ
ャル成長で濃度の薄いＮ型領域２５を形成することによ
って、フォトダイオードを構成する受光部Ｐ層３３と受
光部Ｎ層３２との間にできる空乏層を上記低濃度Ｎ型領
域(Ｈ)によって基板深部にまで広げることができる。そ
の結果、長波長の侵入光に対する光電変換効果が高まっ
て、感度の上昇を図ることができる。尚、その際に、低
濃度Ｎ型エピタキシャル層２５と受光部Ｎ層３２との不
純物濃度の差は２桁以上あることが望ましい。
２４上に濃度が１Ｅ１４cm-3以下の低濃度Ｎ型エピタキ
シャル層２５をエピタキシャル成長させる。そして、低
濃度Ｎ型エピタキシャル層２５における受光部領域３９
を形成する領域に窓明けを行い、リンをイオン注入して
受光部Ｎ層(Ｎ型不純物層)３２を形成している。こうし
て、図６のＣ‐Ｃ'断面の濃度プロファイルに示すよう
に、基板表面に近い領域(Ｇ)にイオン注入で濃度の濃い
Ｎ型領域３２を形成し、更に深い領域(Ｈ)にエピタキシ
ャル成長で濃度の薄いＮ型領域２５を形成することによ
って、フォトダイオードを構成する受光部Ｐ層３３と受
光部Ｎ層３２との間にできる空乏層を上記低濃度Ｎ型領
域(Ｈ)によって基板深部にまで広げることができる。そ
の結果、長波長の侵入光に対する光電変換効果が高まっ
て、感度の上昇を図ることができる。尚、その際に、低
濃度Ｎ型エピタキシャル層２５と受光部Ｎ層３２との不
純物濃度の差は２桁以上あることが望ましい。
【００４０】その際に、図７のＣ‐Ｃ'断面のポテンシ
ャルプロファイルに示すように、ポテンシャルの一番深
い部分を基板表面側に形成することができる。したがっ
て、図１０に示すように、ポテンシャルの深い領域が基
板深部にまでブロードに広がる場合に比して、上記フォ
トダイオードに蓄積された電荷を完全に読み出す電圧
(空乏化電圧)の上昇を防止することができる。
ャルプロファイルに示すように、ポテンシャルの一番深
い部分を基板表面側に形成することができる。したがっ
て、図１０に示すように、ポテンシャルの深い領域が基
板深部にまでブロードに広がる場合に比して、上記フォ
トダイオードに蓄積された電荷を完全に読み出す電圧
(空乏化電圧)の上昇を防止することができる。
【００４１】すなわち、本実施の形態によれば、空乏化
電圧の上昇を招くことなく感度を向上できるのである。
電圧の上昇を招くことなく感度を向上できるのである。
【００４２】さらに、上記Ｎ型基板２１上に、濃度が５
Ｅ１５cm-3以上である高濃度Ｎ型エピタキシャル層２２
をエピタキシャル成長させ、更に連続して、濃度が１Ｅ
１５cm-3程度である中濃度Ｎ型エピタキシャル層２３を
エピタキシャル成長させる。そして、中濃度Ｎ型エピタ
キシャル層２３上にイオン注入によって第１Ｐ型層２４
を形成している。こうして、バリア領域である第１Ｐ型
層２４と受光部Ｎ層３２とをイオン注入で形成すること
によって、両層２４,３２の不純物濃度のコントロール
が容易であり、バラツキを少なくできる。したがって、
上記受光部領域３９での蓄積電荷量、上記受光部領域３
９に蓄積された電荷を完全に読み出す電圧である空乏化
電圧、および、上記受光部領域３９に蓄積された電荷を
完全に掃き出す電圧であるシャッタ電圧のバラツキを低
減できる。
Ｅ１５cm-3以上である高濃度Ｎ型エピタキシャル層２２
をエピタキシャル成長させ、更に連続して、濃度が１Ｅ
１５cm-3程度である中濃度Ｎ型エピタキシャル層２３を
エピタキシャル成長させる。そして、中濃度Ｎ型エピタ
キシャル層２３上にイオン注入によって第１Ｐ型層２４
を形成している。こうして、バリア領域である第１Ｐ型
層２４と受光部Ｎ層３２とをイオン注入で形成すること
によって、両層２４,３２の不純物濃度のコントロール
が容易であり、バラツキを少なくできる。したがって、
上記受光部領域３９での蓄積電荷量、上記受光部領域３
９に蓄積された電荷を完全に読み出す電圧である空乏化
電圧、および、上記受光部領域３９に蓄積された電荷を
完全に掃き出す電圧であるシャッタ電圧のバラツキを低
減できる。
【００４３】そして、図６に示すように、上記Ｐ型層２
４が形成された領域(Ｉ)よりも更に深い領域(Ｊ)に、エ
ピタキシャル成長によって中濃度のＮ型領域と濃度が５
Ｅ１５cm-3以上である高濃度Ｎ型領域２２とを２層重ね
で形成することによって、上記シャッタ電圧の上昇を防
止することができるのである。
４が形成された領域(Ｉ)よりも更に深い領域(Ｊ)に、エ
ピタキシャル成長によって中濃度のＮ型領域と濃度が５
Ｅ１５cm-3以上である高濃度Ｎ型領域２２とを２層重ね
で形成することによって、上記シャッタ電圧の上昇を防
止することができるのである。
【００４４】さらに、上記Ｎ型基板２１上に対する高濃
度Ｎ型エピタキシャル層２２と中濃度Ｎ型エピタキシャ
ル層２３との成長を、エピタキシャル成長の際に途中で
ガス流量を変化させることによって１回の成長処理で行
うので、一つの成膜工程で２層の膜を形成することがで
き、製造工程を短縮できる。
度Ｎ型エピタキシャル層２２と中濃度Ｎ型エピタキシャ
ル層２３との成長を、エピタキシャル成長の際に途中で
ガス流量を変化させることによって１回の成長処理で行
うので、一つの成膜工程で２層の膜を形成することがで
き、製造工程を短縮できる。
【００４５】また、上記第１Ｐ型層２４上に対する低濃
度Ｎ型エピタキシャル層２５の形成は、１０５０℃〜１
１５０℃程度の低温での減圧下でエピタキシャル成長さ
せるか、あるいは、１１５０℃以上の高温での常圧下で
エピタキシャル成長させるようにしている。したがっ
て、第１Ｐ型層２４に設けられたアライメントターゲッ
トとしてのＳi段差の形状を崩れないように保持でき
る。
度Ｎ型エピタキシャル層２５の形成は、１０５０℃〜１
１５０℃程度の低温での減圧下でエピタキシャル成長さ
せるか、あるいは、１１５０℃以上の高温での常圧下で
エピタキシャル成長させるようにしている。したがっ
て、第１Ｐ型層２４に設けられたアライメントターゲッ
トとしてのＳi段差の形状を崩れないように保持でき
る。
【００４６】尚、上記実施の形態においては、上記第１
Ｐ型層２４を撮像領域(Ｅ)のみに形成しているが、無効
領域(Ｆ)の一部に形成しても他の部分を介して基板表面
側からＮ型基板２１とのコンタクトを取ることは可能で
ある。
Ｐ型層２４を撮像領域(Ｅ)のみに形成しているが、無効
領域(Ｆ)の一部に形成しても他の部分を介して基板表面
側からＮ型基板２１とのコンタクトを取ることは可能で
ある。
【００４７】
【発明の効果】以上より明らかなように、この発明の固
体撮像装置は、感光部を形成する第１不純物層の下を含
む全領域に、上記第１不純物層と同一導電型であり且つ
上記第１不純物層より低濃度である第２不純物層を形成
したので、フォトダイオードにできる空乏層を上記低濃
度の第２不純物層によって基板深部にまで広げることが
できる。したがって、長波長の侵入光に対する光電変換
効果を高めて感度を上昇できる。その際に、ポテンシャ
ルの一番深い部分が基板表面側に形成されるために、フ
ォトダイオードに蓄積された電荷を完全に読み出す電圧
である空乏化電圧の上昇を防止できる。
体撮像装置は、感光部を形成する第１不純物層の下を含
む全領域に、上記第１不純物層と同一導電型であり且つ
上記第１不純物層より低濃度である第２不純物層を形成
したので、フォトダイオードにできる空乏層を上記低濃
度の第２不純物層によって基板深部にまで広げることが
できる。したがって、長波長の侵入光に対する光電変換
効果を高めて感度を上昇できる。その際に、ポテンシャ
ルの一番深い部分が基板表面側に形成されるために、フ
ォトダイオードに蓄積された電荷を完全に読み出す電圧
である空乏化電圧の上昇を防止できる。
【００４８】さらに、上記第１不純物層とは異なる導電
型である第３不純物層が形成された領域よりも更に深い
領域に、上記第１不純物層と同一導電型である第４不純
物層と、上記第４不純物層と同一導電型であり且つ上記
第４不純物層より高濃度である第５不純物層とを、２層
重ねで形成したので、上記フォトダイオードに蓄積され
た電荷を基板側に掃き出す電圧であるシャッタ電圧の上
昇を防止できる。
型である第３不純物層が形成された領域よりも更に深い
領域に、上記第１不純物層と同一導電型である第４不純
物層と、上記第４不純物層と同一導電型であり且つ上記
第４不純物層より高濃度である第５不純物層とを、２層
重ねで形成したので、上記フォトダイオードに蓄積され
た電荷を基板側に掃き出す電圧であるシャッタ電圧の上
昇を防止できる。
【００４９】すなわち、この発明によれば、空乏化電圧
およびシャッタ電圧の上昇を招くことなく感度を向上さ
せることができるのである。
およびシャッタ電圧の上昇を招くことなく感度を向上さ
せることができるのである。
【００５０】また、この発明の固体撮像装置は、上記第
３不純物層を、非撮像領域の少なくとも一部を除いて形
成すれば、非撮像領域の全部あるいは一部の上記第３不
純物層が形成されていない領域を介して、上記第１不純
物層と同一導電型である上記第５不純物層および更に下
層に対して、上記第１不純物層側から電気的コンタクト
を取ることができる。
３不純物層を、非撮像領域の少なくとも一部を除いて形
成すれば、非撮像領域の全部あるいは一部の上記第３不
純物層が形成されていない領域を介して、上記第１不純
物層と同一導電型である上記第５不純物層および更に下
層に対して、上記第１不純物層側から電気的コンタクト
を取ることができる。
【００５１】また、この発明の固体撮像装置は、上記第
４不純物層および第５不純物層を、１回のエピタキシャ
ル成長中にガス流量を変化させることによって連続して
形成すれば、上記第４不純物層および第５不純物層の成
長を１回の成膜工程で行うことができ、製造工程を短縮
できる。
４不純物層および第５不純物層を、１回のエピタキシャ
ル成長中にガス流量を変化させることによって連続して
形成すれば、上記第４不純物層および第５不純物層の成
長を１回の成膜工程で行うことができ、製造工程を短縮
できる。
【００５２】また、この発明の固体撮像装置は、上記第
５不純物層の不純物濃度を、５×１０15cm-3以上とすれ
ば、上記シャッタ電圧の上昇を効果的に防止できる。
５不純物層の不純物濃度を、５×１０15cm-3以上とすれ
ば、上記シャッタ電圧の上昇を効果的に防止できる。
【００５３】また、この発明の固体撮像装置は、上記第
２不純物層を、成長温度が１０５０℃よりも高く且つ１
１５０℃よりも低い減圧エピタキシャル成長によって形
成すれば、上記第３不純物層に設けられたアライメント
ターゲットの形状が崩れないように保持できる。
２不純物層を、成長温度が１０５０℃よりも高く且つ１
１５０℃よりも低い減圧エピタキシャル成長によって形
成すれば、上記第３不純物層に設けられたアライメント
ターゲットの形状が崩れないように保持できる。
【００５４】また、この発明の固体撮像装置は、上記第
２不純物層を、成長温度が１１５０℃以上の常圧エピタ
キシャル成長によって形成すれば、上記第３不純物層に
設けられたアライメントターゲットの形状が崩れないよ
うに保持できる。
２不純物層を、成長温度が１１５０℃以上の常圧エピタ
キシャル成長によって形成すれば、上記第３不純物層に
設けられたアライメントターゲットの形状が崩れないよ
うに保持できる。
【００５５】また、この発明の固体撮像装置は、上記第
２不純物層の不純物濃度を、１×１０14cm-3以下にすれ
ば、フォトダイオードにできる空乏層を基板深部にまで
広げることと、ポテンシャルの一番深い部分を基板表面
側に形成することを、効果的に行うことができる。した
がって、上記空乏化電圧の上昇を招くことなく感度を向
上できる。
２不純物層の不純物濃度を、１×１０14cm-3以下にすれ
ば、フォトダイオードにできる空乏層を基板深部にまで
広げることと、ポテンシャルの一番深い部分を基板表面
側に形成することを、効果的に行うことができる。した
がって、上記空乏化電圧の上昇を招くことなく感度を向
上できる。
【００５６】また、この発明の固体撮像装置は、上記第
１不純物層と第２不純物層との不純物濃度差を２桁以上
とし、上記第１不純物層の不純物濃度の方を上記第２不
純物層の不純物濃度よりも高くすれば、ポテンシャルの
一番深い部分を確実に基板表面側に形成できる。したが
って、空乏化電圧の上昇をより効果的に防止できる。
１不純物層と第２不純物層との不純物濃度差を２桁以上
とし、上記第１不純物層の不純物濃度の方を上記第２不
純物層の不純物濃度よりも高くすれば、ポテンシャルの
一番深い部分を確実に基板表面側に形成できる。したが
って、空乏化電圧の上昇をより効果的に防止できる。
【図１】 この発明の固体撮像装置における断面図であ
る。
る。
【図２】 図１に示す固体撮像装置の形成手順を示す図
である。
である。
【図３】 図２に続く形成手順を示す図である。
【図４】 図１に示す固体撮像装置全体の上面図であ
る。
る。
【図５】 図４におけるＤ‐Ｄ'矢視断面図である。
【図６】 図１におけるＣ‐Ｃ'断面の濃度プロファイ
ルを示す図である。
ルを示す図である。
【図７】 図１におけるＣ‐Ｃ'断面のポテンシャルプ
ロファイルを示す図である。
ロファイルを示す図である。
【図８】 従来の固体撮像装置の断面図である。
【図９】 図８におけるＡ‐Ａ'断面の濃度プロファイ
ルを示す図である。
ルを示す図である。
【図１０】 図８におけるＡ‐Ａ'断面のポテンシャル
プロファイルを示す図である。
プロファイルを示す図である。
２１…Ｎ型基板、 ２２…高濃度Ｎ型エピタキシャル層、 ２３…中濃度Ｎ型エピタキシャル層、 ２４…第１Ｐ型層、 ２５…低濃度Ｎ型エピタキシャル層、 ２６…第２Ｐ型層、 ２７…転送チャンネル層、 ２８…チャンネルストップ層、 ２９…シリコン酸化膜、 ３０…シリコン窒化膜、 ３１…ポリシリコンゲート電極、 ３２…受光部Ｎ層、 ３３…受光部Ｐ層、 ３４…層間酸化膜、 ３５…遮光膜、 ３６…開口部、 ３７…ＢＰＳＧ膜、 ３８…パッシベーション膜、 ３９…受光部領域。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA10 AB01 BA10 CA04 CA18 CA33 CB14 DA03 DA28 EA01 EA07 EA15 EA16 FA06 FA13 GB11 5C024 AX01 BX00 CX41 CY47 GX03 GX07 GY01 GY06 HX41 5F049 MA02 MB03 NA01 NB05 PA08 PA11 QA14 RA03 RA08 SS03 UA14
Claims (8)
- 【請求項１】 感光部を形成する第１不純物層と、 上記第１不純物層の下を含む全領域に形成されると共
に、上記第１不純物層と同一導電型であり且つ上記第１
不純物層より低濃度である第２不純物層と、 上記第２不純物層の下に形成された、上記第１不純物層
とは異なる導電型である第３不純物層と、 上記第３不純物層の下に形成されると共に、上記第１不
純物層と同一導電型である第４不純物層と、 上記第４不純物層の下に形成されると共に、上記第４不
純物層と同一導電型であり且つ上記第４不純物層より高
濃度である第５不純物層を備えたことを特徴とする固体
撮像装置。 - 【請求項２】 請求項１に記載の固体撮像装置におい
て、 上記第３不純物層は、非撮像領域の少なくとも一部を除
いて形成されていることを特徴とする固体撮像装置。 - 【請求項３】 請求項１あるいは請求項２に記載の固体
撮像装置において、上記第４不純物層及び第５不純物層
は、１回のエピタキシャル成長中にガス流量を変化させ
ることによって連続して形成されていることを特徴とす
る固体撮像装置。 - 【請求項４】 請求項１乃至請求項３の何れか一つに記
載の固体撮像装置において、上記第５不純物層の不純物
濃度は、５×１０15cm-3以上であることを特徴とする固
体撮像装置。 - 【請求項５】 請求頃１乃至請求項４の何れか一つに記
載の固体撮像装置において、 上記第２不純物層は、成長温度が１０５０℃よりも高く
且つ１１５０℃よりも低い減圧エピタキシャル成長によ
って形成されていることを特徴とする固体撮像装置。 - 【請求項６】 請求頃１乃至請求項４の何れか一つに記
載の固体撮像装置において、 上記第２不純物層は、成長温度が１１５０℃以上の常圧
エピタキシャル成長によって形成されていることを特徴
とする固体撮像装置。 - 【請求項７】 請求頃１乃至請求項６の何れか一つに記
載の固体撮像装置において、 上記第２不純物層の不純物濃度は、１×１０14cm-3以下
であることを特徴とする固体撮像装置。 - 【請求項８】 請求頃１乃至請求項７の何れか一つに記
載の固体撮像装置において、 上記第１不純物層と第２不純物層との不純物濃度差が２
桁以上あり、上記第１不純物層の不純物濃度の方が上記
第２不純物層の不純物濃度よりも高くなっていることを
特徴とする固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097385A JP2001284568A (ja) | 2000-03-31 | 2000-03-31 | 固体撮像装置 |
| US09/819,474 US6525351B2 (en) | 2000-03-31 | 2001-03-28 | Solid-state imaging device capable of improving sensitivity without causing rise in depletion voltage and shutter voltage |
| TW090107498A TW479360B (en) | 2000-03-31 | 2001-03-29 | Solid-state imaging device capable of improving sensitivity without causing rise in depletion voltage and shutter voltage |
| KR1020010017083A KR20010095196A (ko) | 2000-03-31 | 2001-03-31 | 공핍화 전압과 셔터 전압의 상승을 유발함 없이 감도를향상시킬 수 있는 고체촬상장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000097385A JP2001284568A (ja) | 2000-03-31 | 2000-03-31 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284568A true JP2001284568A (ja) | 2001-10-12 |
Family
ID=18612015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000097385A Pending JP2001284568A (ja) | 2000-03-31 | 2000-03-31 | 固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6525351B2 (ja) |
| JP (1) | JP2001284568A (ja) |
| KR (1) | KR20010095196A (ja) |
| TW (1) | TW479360B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014181496A1 (ja) * | 2013-05-10 | 2014-11-13 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3824469B2 (ja) * | 2000-04-03 | 2006-09-20 | シャープ株式会社 | 固体撮像装置、及びその製造方法 |
| JP2003197897A (ja) * | 2001-12-28 | 2003-07-11 | Fuji Film Microdevices Co Ltd | 半導体光電変換装置 |
| WO2003072825A1 (en) * | 2002-02-27 | 2003-09-04 | Celltek Co., Ltd | Apparatus for automatically analyzing genetic and protein materials using photodiodes |
| US6921934B2 (en) | 2003-03-28 | 2005-07-26 | Micron Technology, Inc. | Double pinned photodiode for CMOS APS and method of formation |
| JP3885769B2 (ja) * | 2003-06-02 | 2007-02-28 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| KR100555526B1 (ko) * | 2003-11-12 | 2006-03-03 | 삼성전자주식회사 | 포토 다이오드 및 그 제조방법 |
| KR100630679B1 (ko) * | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
| JP4004484B2 (ja) * | 2004-03-31 | 2007-11-07 | シャープ株式会社 | 固体撮像素子の製造方法 |
| KR100745985B1 (ko) * | 2004-06-28 | 2007-08-06 | 삼성전자주식회사 | 이미지 센서 |
| JP4646577B2 (ja) | 2004-09-01 | 2011-03-09 | キヤノン株式会社 | 光電変換装置、その製造方法及び撮像システム |
| KR100606918B1 (ko) * | 2004-12-30 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 버티컬 씨모스 이미지 센서의 핫 픽셀 및 그 제조방법 |
| US7935994B2 (en) | 2005-02-24 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light shield for CMOS imager |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2007036034A (ja) * | 2005-07-28 | 2007-02-08 | Fujifilm Corp | 固体撮像素子の製造方法及び固体撮像素子 |
| JP5202331B2 (ja) * | 2006-01-05 | 2013-06-05 | アウロラ、アルット | 可視光検知半導体放射線検出器 |
| US8174014B2 (en) * | 2006-02-16 | 2012-05-08 | California Institute Of Technology | Apparatus and method of manufacture for depositing a composite anti-reflection layer on a silicon surface |
| US8089070B2 (en) * | 2006-02-16 | 2012-01-03 | California Institute Of Technology | Apparatus and method of manufacture for an imager equipped with a cross-talk barrier |
| KR100793607B1 (ko) * | 2006-06-27 | 2008-01-10 | 매그나칩 반도체 유한회사 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 |
| US20090065819A1 (en) * | 2006-11-29 | 2009-03-12 | Bedabrata Pain | Apparatus and method of manufacture for an imager starting material |
| JP5194645B2 (ja) * | 2007-08-29 | 2013-05-08 | ソニー株式会社 | 半導体装置の製造方法 |
| US20090108385A1 (en) * | 2007-10-29 | 2009-04-30 | Micron Technology, Inc. | Method and apparatus for improving crosstalk and sensitivity in an imager |
| US20090243025A1 (en) * | 2008-03-25 | 2009-10-01 | Stevens Eric G | Pixel structure with a photodetector having an extended depletion depth |
| US8648288B2 (en) * | 2010-03-18 | 2014-02-11 | California Institute Of Technology | Pixels, imagers and related fabrication methods |
| EP3422424B1 (en) * | 2017-06-27 | 2022-09-07 | ams AG | Semiconductor photodetector device with protection against ambient back light |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183184A (ja) | 1991-12-26 | 1993-07-23 | Fujitsu Ltd | 固体撮像装置の製造方法 |
| US6351001B1 (en) * | 1996-04-17 | 2002-02-26 | Eastman Kodak Company | CCD image sensor |
| JPH09331058A (ja) * | 1996-06-13 | 1997-12-22 | Sony Corp | 固体撮像素子 |
| US6188093B1 (en) * | 1997-09-02 | 2001-02-13 | Nikon Corporation | Photoelectric conversion devices and photoelectric conversion apparatus employing the same |
-
2000
- 2000-03-31 JP JP2000097385A patent/JP2001284568A/ja active Pending
-
2001
- 2001-03-28 US US09/819,474 patent/US6525351B2/en not_active Expired - Fee Related
- 2001-03-29 TW TW090107498A patent/TW479360B/zh not_active IP Right Cessation
- 2001-03-31 KR KR1020010017083A patent/KR20010095196A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014181496A1 (ja) * | 2013-05-10 | 2014-11-13 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| JP2014218411A (ja) * | 2013-05-10 | 2014-11-20 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| US10355092B2 (en) | 2013-05-10 | 2019-07-16 | Shin-Etsu Handotai Co., Ltd. | Silicon epitaxial wafer and method of producing silicon epitaxial wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| US6525351B2 (en) | 2003-02-25 |
| US20010042875A1 (en) | 2001-11-22 |
| KR20010095196A (ko) | 2001-11-03 |
| TW479360B (en) | 2002-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001284568A (ja) | 固体撮像装置 | |
| CN100530663C (zh) | 互补金属氧化物半导体图像传感器及其制造方法 | |
| TWI416714B (zh) | 具摻雜隔離結構側壁的畫素感應器 | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US7573113B2 (en) | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation | |
| US7847366B2 (en) | Well for CMOS imager | |
| US7422924B2 (en) | Image device and photodiode structure | |
| US7378696B2 (en) | Pinned photodiode structure and method of formation | |
| JP5529304B2 (ja) | イメージセンサ及びその製造方法 | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| KR20080012370A (ko) | Ｃｍｏｓ 이미저를 위한 절연 처리 및 구조 | |
| TW200901456A (en) | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR20060010886A (ko) | 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법 | |
| JPH04247629A (ja) | 電荷結合デバイス及びその製造方法 | |
| TW200425533A (en) | Photodiode and image sensor | |
| KR20060108017A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| CN111446269B (zh) | 一种cmos图像传感器结构及制造方法 | |
| JP4008113B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPH06120476A (ja) | 固体撮像装置の製造方法 | |
| JP2004172229A (ja) | 固体撮像素子及びその製造方法 | |
| TW200818401A (en) | Method of manufacturing complementary metal oxide semiconductor transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |