JP2007305968A - シリコンウェハ、その製造方法および半導体装置用シリコンウェハ - Google Patents
シリコンウェハ、その製造方法および半導体装置用シリコンウェハ Download PDFInfo
- Publication number
- JP2007305968A JP2007305968A JP2007046603A JP2007046603A JP2007305968A JP 2007305968 A JP2007305968 A JP 2007305968A JP 2007046603 A JP2007046603 A JP 2007046603A JP 2007046603 A JP2007046603 A JP 2007046603A JP 2007305968 A JP2007305968 A JP 2007305968A
- Authority
- JP
- Japan
- Prior art keywords
- less
- silicon wafer
- region
- diameter
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 80
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 80
- 239000010703 silicon Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 77
- 239000002244 precipitate Substances 0.000 claims abstract description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 238000001816 cooling Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 104
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 71
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 71
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 71
- 230000007547 defect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 9
- 238000005336 cracking Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000000047 product Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005247 gettering Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004854 X-ray topography Methods 0.000 description 2
- 238000010923 batch production Methods 0.000 description 2
- 238000002356 laser light scattering Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】ウェハ表面における酸素析出物（ＢＭＤ）のサイズおよび密度を規定することにより、表面と裏面とで温度差が生じるような熱処理による割れや変形が防止された高強度のシリコンウェハおよびその製造方法を提供する。
【解決手段】水素またはアルゴンの少なくともいずれかを含むガス雰囲気下、１０００℃以上１２００℃以下で熱処理することにより得られる、表面から深さ５０μｍまでの領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下であるシリコンウェハを用いる。
【選択図】図１
【解決手段】水素またはアルゴンの少なくともいずれかを含むガス雰囲気下、１０００℃以上１２００℃以下で熱処理することにより得られる、表面から深さ５０μｍまでの領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下であるシリコンウェハを用いる。
【選択図】図１
Description
本発明は、表面と裏面とで温度差が生じる高速昇降温熱処理に適した高強度のシリコンウェハ、その製造方法および半導体装置用シリコンウェハに関する。
チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶においては、冷却時に原子空孔が凝集し、直径０．１〜０．３μｍ程度のボイドが形成される現象が見られる。
前記シリコン単結晶から作製したシリコンウェハは、表面にＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が発生し、デバイスの動作に不具合が発生する。このため、ボイド形成の防止策として、従来、水素またはアルゴンガス雰囲気下、１０００℃以上の高温で熱処理する方法が採用されていた（例えば、特許文献１参照）。
前記シリコン単結晶から作製したシリコンウェハは、表面にＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）が発生し、デバイスの動作に不具合が発生する。このため、ボイド形成の防止策として、従来、水素またはアルゴンガス雰囲気下、１０００℃以上の高温で熱処理する方法が採用されていた（例えば、特許文献１参照）。
また、ＣＺ法では、石英製ルツボにポリシリコンを溶融して単結晶化させるため、ルツボを構成する石英から、多量の酸素が溶出し、シリコン結晶中に格子間酸素として取り込まれ、この酸素が、熱処理によりシリコン結晶中で凝集し、酸素析出物（ＢＭＤ：Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）となる。そして、デザインルール０．２５μｍ（２５０ｎｍ）以前の世代のデバイスにおいては、ゲッタリング効果が重視されていたことから、ＢＭＤをシリコンウェハ内に高密度に作り込む技術が用いられてきた。
ところで、近年、ウェハの大口径化に伴い、デバイス形成工程におけるウェハの熱処理は、ファーネスバッチ処理から、枚葉処理に変わってきた。これは、ウェハの自重が重くなることにより、ファーネスバッチ処理ではウェハにスリップ等の欠陥が入るおそれが大きくなるからである。
また、半導体デバイスの高集積化・高速化を実現するためには、トランジスタのソース・ドレイン拡散層を浅く形成することも要求されており、この目的に適した熱処理が求められている。
また、半導体デバイスの高集積化・高速化を実現するためには、トランジスタのソース・ドレイン拡散層を浅く形成することも要求されており、この目的に適した熱処理が求められている。
例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のハーフピッチで３２ｎｍ世代に相当するロジックＬＳＩ製品は、物理ゲート長が１３ｎｍとなるとされている。そして、このようなロジックＬＳＩ製品では、トランジスタのソース・ドレイン拡散層となるエクステンション拡散層深さとして４．５ｎｍ以下、コンタクト拡散層としては１５ｎｍ以下という極めて浅い接合が要求される（例えば、非特許文献１）。
上記のように接合深さの浅いデバイスを形成する上では、ウェハの熱処理においては、不純物をできるだけ拡散せずに、活性化させることが必要となる。このため、高温短時間の熱処理が可能なフラッシュランプアニールのような熱処理装置が用いられる。
特開２００３−５９９３２号公報
Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ２００５
もっとも、このような熱処理装置においては、昇降温速度が極めて高速であり、ウェハの表面と裏面とで温度差が生じる場合がある。そのため、このようなプロセスでは、ウェハに大きな応力が生じ、ウェハ割れを招くという課題を有していた。
特に、上述したような高密度のＢＭＤを有するシリコンウェハは、割れや変形を生じやすいものであった。
したがって、フラッシュランプアニール等の高速昇降温熱処理を用いて浅い接合を有する半導体デバイスをシリコンウェハ上に形成することが困難であった。
特に、上述したような高密度のＢＭＤを有するシリコンウェハは、割れや変形を生じやすいものであった。
したがって、フラッシュランプアニール等の高速昇降温熱処理を用いて浅い接合を有する半導体デバイスをシリコンウェハ上に形成することが困難であった。
本発明は、上記技術的課題を解決するためになされたものであり、ウェハ表面におけるＢＭＤのサイズおよび密度を規定することにより、表面と裏面とで温度差が生じるような熱処理による割れが防止された、浅い接合を有する半導体デバイスの形成を可能とするシリコンウェハおよびその製造方法を提供することを目的とするものである。
本発明に係るシリコンウェハは、ウェハの表面と裏面とで温度差が生じる高速の昇降温熱処理（いわゆるフラッシュランプアニールを含む）に用いられ、表面から深さ５０μｍまで（５０μｍ未満）の領域において、直径１０ｎｍ以上の酸素析出物（ＢＭＤ）密度が１×１０８／ｃｍ３以下であることを特徴とする。
このように、シリコンウェハにおけるＢＭＤのサイズおよび密度を規定することにより、ウェハ強度の向上が図られ、高速昇降温熱処理においても、ウェハの割れや変形を抑制することができる。
このように、シリコンウェハにおけるＢＭＤのサイズおよび密度を規定することにより、ウェハ強度の向上が図られ、高速昇降温熱処理においても、ウェハの割れや変形を抑制することができる。
また、本発明に係るシリコンウェハの製造方法は、水素またはアルゴンの少なくともいずれかを含むガス雰囲気下、１０００℃以上１２００℃以下で熱処理し、表面から深さ５０μｍまでの領域において、直径１０ｎｍ以上の酸素析出物（ＢＭＤ）密度を１×１０８／ｃｍ３以下とすることを特徴とする。
このような高温熱処理を施すことにより、上記のようなＢＭＤのサイズおよび密度が規定されたシリコンウェハが得られる。
このような高温熱処理を施すことにより、上記のようなＢＭＤのサイズおよび密度が規定されたシリコンウェハが得られる。
また、本発明に係る半導体装置用シリコンウェハ、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以下であり、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であって、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される半導体装置用であることを特徴とする。
上述したとおり、本発明に係るシリコンウェハによれば、高速昇降温熱処理のような表面と裏面との温度差の大きいプロセスにおいても、ウェハの欠陥の発生や割れを抑制することができる。
したがって、本発明によれば、ウェハ表面におけるＢＭＤのサイズおよび密度を規定することにより、表面と裏面とで温度差が生じるような熱処理による割れが防止された、浅い接合を有する半導体デバイスの形成を可能とするシリコンウェハおよびその製造方法を提供することが可能となる。
したがって、本発明によれば、ウェハ表面におけるＢＭＤのサイズおよび密度を規定することにより、表面と裏面とで温度差が生じるような熱処理による割れが防止された、浅い接合を有する半導体デバイスの形成を可能とするシリコンウェハおよびその製造方法を提供することが可能となる。
以下、本発明の実施の形態について、図面を参照しつつ、より詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態のシリコンウェハは、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下であることを特徴とするものである。加えて、表面から深さ５０μｍ以上の領域に、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上の領域が存在する。
本発明の第１の実施の形態のシリコンウェハは、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下であることを特徴とするものである。加えて、表面から深さ５０μｍ以上の領域に、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上の領域が存在する。
図２に、本実施の形態および従来技術のシリコンウェハのＢＭＤ密度プロファイルを示す。横軸はシリコンウェハの表面からの深さ方向の距離、縦軸は直径１０ｎｍ以上のＢＭＤ密度を示している。図のようなＢＭＤ密度プロファイルは、公知の赤外レーザー光散乱を用いた測定装置によって評価することができる。
図２に示すように、従来技術のシリコンウェハにおいては、直径１０ｎｍ以上のＢＭＤ密度は表面から２０μｍより浅い領域で増加をはじめ、表面からの距離が２０μｍ程度の領域でＢＭＤ密度が１×１０８／ｃｍ３より大きくなる。これに対して、本実施の形態のシリコンウェハにおいては、表面からの距離が５０μｍ以上の領域で直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上となる。したがって、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下となっている。
図２に示すように、従来技術のシリコンウェハにおいては、直径１０ｎｍ以上のＢＭＤ密度は表面から２０μｍより浅い領域で増加をはじめ、表面からの距離が２０μｍ程度の領域でＢＭＤ密度が１×１０８／ｃｍ３より大きくなる。これに対して、本実施の形態のシリコンウェハにおいては、表面からの距離が５０μｍ以上の領域で直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上となる。したがって、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下となっている。
図１は、本実施の形態の作用を説明する模式図である。図１（ａ）は、本実施の形態および従来技術のシリコンウェハの断面図、図１（ｂ）は本実施の形態のシリコンウェハの作用を示す、図１（ａ）の破線で囲まれた部分の断面図、図１（ｃ）は従来技術のシリコンウェハにおける作用を示す、図１（ａ）の破線で囲まれた部分の断面図である。
まず、図１（ａ）に示すように、シリコンウェハ１００内部には、直径１０μｍ以上のＢＭＤ層１１０がゲッタリングを目的として形成されている。
図１（ｃ）に示すように、従来技術のシリコンウェハについて、公知のフラッシュランプアニール装置を用いて、例えば、温度１０００℃、加熱時間３ｍｓｅｃの高速昇降温処理を行うと、ウェハ割れや転位状の欠陥１２０が発生する。
これに対し、図１（ｂ）に示すように、本実施の形態のシリコンウェハを同様な条件で高速昇降温熱処理をした場合には、ウェハ割れや転位状の欠陥は発生しない。また、より高速で昇降温する加熱時間１ｍｓｅｃにおいても、ウェハ割れや転位状の欠陥は発生しない。
まず、図１（ａ）に示すように、シリコンウェハ１００内部には、直径１０μｍ以上のＢＭＤ層１１０がゲッタリングを目的として形成されている。
図１（ｃ）に示すように、従来技術のシリコンウェハについて、公知のフラッシュランプアニール装置を用いて、例えば、温度１０００℃、加熱時間３ｍｓｅｃの高速昇降温処理を行うと、ウェハ割れや転位状の欠陥１２０が発生する。
これに対し、図１（ｂ）に示すように、本実施の形態のシリコンウェハを同様な条件で高速昇降温熱処理をした場合には、ウェハ割れや転位状の欠陥は発生しない。また、より高速で昇降温する加熱時間１ｍｓｅｃにおいても、ウェハ割れや転位状の欠陥は発生しない。
このように、本実施の形態のように、ウェハ表面からの深さ５０μｍ未満の領域におけるＢＭＤ密度を低減させたシリコンウェハであれば、高速昇降温による熱処理においても、欠陥の発生、反り量の増大や割れが抑制されるという作用が得られる。
したがって、ウェハの表面と裏面とで温度差が生じる高速昇降温熱処理用シリコンウェハとして、好適に用いることができる。
よって、本実施の形態のシリコンウェハを用いれば、例えば、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される物理ゲート長が１３ｎｍ程度のトランジスタを有するロジック製品のように、浅い接合を必須とする半導体デバイスの形成が可能となるという効果が得られる。
したがって、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される半導体装置用のシリコンウェハとして優れた特性を有する。
したがって、ウェハの表面と裏面とで温度差が生じる高速昇降温熱処理用シリコンウェハとして、好適に用いることができる。
よって、本実施の形態のシリコンウェハを用いれば、例えば、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される物理ゲート長が１３ｎｍ程度のトランジスタを有するロジック製品のように、浅い接合を必須とする半導体デバイスの形成が可能となるという効果が得られる。
したがって、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される半導体装置用のシリコンウェハとして優れた特性を有する。
本実施の形態によって、上記の作用・効果が得られる理由について、以下説明する。
表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３を超えるシリコンウェハは、フラッシュランプアニールのように、ウェハの表面と裏面とで温度差が生じるような、高速昇降温熱処理において割れが生じやすい。そして、発明者らが、割れるウェハと割れないウェハの違いを分析したところ、割れが生じない場合であっても、塑性変形し、反り量が増大する場合があった。これは、ウェハの結晶中の不連続点であるＢＭＤに、高速昇降温熱処理による熱応力がかかり、転位（スリップ）が発生し、これにより応力が緩和され、割れが生じるまでには至らなかったものと考えられる。実際、割れの生じなかったウェハにおいても、単結晶の成長縞に沿って発生した多数の欠陥が、Ｘ線トポグラフィ（ＸＲＴ）により観察される。
表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３を超えるシリコンウェハは、フラッシュランプアニールのように、ウェハの表面と裏面とで温度差が生じるような、高速昇降温熱処理において割れが生じやすい。そして、発明者らが、割れるウェハと割れないウェハの違いを分析したところ、割れが生じない場合であっても、塑性変形し、反り量が増大する場合があった。これは、ウェハの結晶中の不連続点であるＢＭＤに、高速昇降温熱処理による熱応力がかかり、転位（スリップ）が発生し、これにより応力が緩和され、割れが生じるまでには至らなかったものと考えられる。実際、割れの生じなかったウェハにおいても、単結晶の成長縞に沿って発生した多数の欠陥が、Ｘ線トポグラフィ（ＸＲＴ）により観察される。
そして、反りが生じたウェハにおいても、ウェハ表面から深さ５０μｍ以上の領域では転位の発生は認められない。このことから、ウェハ表面から深さ５０μｍ未満の領域内に存在する直径１０ｎｍ以上のＢＭＤが、転位またはクラックの発生源となると考えられる。したがって、本実施の形態のように、ウェハ表面から深さ５０μｍ未満の領域内に存在する直径１０ｎｍ以上のＢＭＤ密度を低減させることで、ウェハにおける欠陥の発生、反り量の増大や割れが抑制されるという上記作用が得られるものと考えられる。
なお、本実施の形態において、直径１０ｎｍ以上のＢＭＤについてのみ分布および密度を限定する理由は、直径１０ｎｍ未満のＢＭＤの存在は、ウェハにおける欠陥の発生、反り量の増大や割れを左右しないからである。
また、５０μｍ未満と限定するのは、これより深い領域に直径１０ｎｍ以上のＢＭＤが、１×１０８／ｃｍ３以上の密度で存在しても、ウェハにおける欠陥の発生、反り量の増大や割れは生じないからである。そして、逆に、５０μｍより浅い領域に直径１０ｎｍ以上のＢＭＤが、１×１０８／ｃｍ３以上の密度で存在すると、ウェハにおける欠陥の発生、反り量の増大や割れが顕著になるからである。
また、５０μｍ未満と限定するのは、これより深い領域に直径１０ｎｍ以上のＢＭＤが、１×１０８／ｃｍ３以上の密度で存在しても、ウェハにおける欠陥の発生、反り量の増大や割れは生じないからである。そして、逆に、５０μｍより浅い領域に直径１０ｎｍ以上のＢＭＤが、１×１０８／ｃｍ３以上の密度で存在すると、ウェハにおける欠陥の発生、反り量の増大や割れが顕著になるからである。
次に、図２にＢＭＤプロファイルを示した本実施の形態のシリコンウェハの製造方法について記載する。
本実施の形態のシリコンウェハは、例えば、酸素濃度１．１から１．５×１０１８ａｔｏｍｓ／ｃｍ３以下の直径２００ｍｍのシリコンウェハを、水素雰囲気中にて、１２００℃で２時間の熱処理を実施することによって製造が可能である。
本実施の形態のシリコンウェハは、例えば、酸素濃度１．１から１．５×１０１８ａｔｏｍｓ／ｃｍ３以下の直径２００ｍｍのシリコンウェハを、水素雰囲気中にて、１２００℃で２時間の熱処理を実施することによって製造が可能である。
本実施の形態のシリコンウェハは、フラッシュランプアニールのように、熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の、特に高速の昇降温熱処理を適用して製造される半導体装置の製造に用いられる場合に、その作用・効果が顕著に現れる。しかしながら、例えば、ハロゲンランプを熱源とし、１００〜３００℃／ｓｅｃ程度の昇降温速度で行われるＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ）等、その他の高速昇降温熱処理においても、上述した作用・効果の発生する原理から考えても明らかなように、ウェハにおける欠陥の発生、反り量の増大や割れを抑制できる。
また、本実施の形態においては、表面からの距離５０μｍ以上の領域で、直径１０ｎｍ以上の酸素析出物（ＢＭＤ）密度が１×１０８／ｃｍ３以上の領域が存在するものとした。デバイスを製造する工程において、ＦｅやＮｉ等の金属不純物をゲッタリングし、デバイス上の絶縁膜特性や接合リーク特性を劣化させない観点からは、このように十分なＢＭＤがウェハ深部に存在することが望ましい。しかしながら、高速昇降温熱処理における欠陥の発生、反り量の増大や割れの抑制という観点からは、かならずしもＢＭＤ密度が１×１０８／ｃｍ３以上の領域が５０μｍ以深に存在することが必須ではない。
そして、本実施の形態においては、特に、直径２００ｍｍのシリコンウェハを例に説明したが、直径２００ｍｍより大口径のシリコンウェハにおいても本発明は有効である。
また、本実施の形態においては、水素雰囲気中、１２００℃、２時間の熱処理によりシリコンウェハを製造する場合を示した。しかしながら、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以下であり、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であることを特徴とするシリコンウェハの製造においては、かならずしも、この製造条件に限られることはない。すなわち、水素またはアルゴンの少なくともいずれかを含むガス雰囲気下、１０００℃以上１２００℃以下で、適切な時間の熱処理をおこなうことによって、上記のようにＢＭＤのサイズおよび密度が規定されたシリコンウェハを製造することが可能である。
（第２の実施の形態）
本発明の第２の実施の形態のシリコンウェハは、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であること以外は、第１の実施の形態と同様であるので、記述を省略する。
本発明の第２の実施の形態のシリコンウェハは、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であること以外は、第１の実施の形態と同様であるので、記述を省略する。
図３に、本実施の形態のシリコンウェハのＢＭＤ密度プロファイルの一例を示す。横軸はシリコンウェハの表面からの深さ方向の距離、縦軸はＢＭＤ密度を示している。図のようなＢＭＤ密度プロファイルは、直径１０μｍ以上のＢＭＤについては、公知の赤外レーザー光散乱を用いた測定装置によって評価することができる。また、直径５ｎｍ以上１０ｎｍ未満のＢＭＤについては、ＴＥＭ（透過型電子顕微鏡）により計測することができる。図３中の三角印がＴＥＭによる実測値である。
図３に示すように、本実施の形態のシリコンウェハにおいては、表面からの距離が５０μｍ以上の領域で、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上となる領域を有する。また、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物(ＢＭＤ)密度が、１．６×１０９／ｃｍ３程度と、１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下の範囲に収まっている。
発明者らは、高速昇降温熱処理耐性の高い第１の実施の形態のシリコンウェハを用いて、検討を続けるうちに、表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以下であるウェハであり、表面からの距離５０μｍ以上の領域で、直径１０ｎｍ以上のＢＭＤ密度が１×１０８／ｃｍ３以上の領域が存在するウェハであっても、ウェハごとに、ウェハ上に高速昇降温度熱処理を用いて形成されたｐｎ接合の接合リーク電流がばらつくこと現象に気がついた。
そこで、発明者らは、表面から深さ５０μｍ未満の領域における、直径５ｎｍ以上１０ｎｍ未満のＢＭＤ密度に着目して検討を行った。
その結果を図４に示す。横軸は、表面からの深さ方向の距離、縦軸は直径５ｎｍ以上１０ｎｍ未満のＢＭＤ密度を示す。また、図中実線および破線で、複数のシリコンウェハのＢＭＤ密度プロファイルを示している。白丸印およびバツ印は、ＴＥＭによるＢＭＤ密度の実測点である。表面から深さ５０μｍ未満の領域におけるＢＭＤ密度が、１×１０９／ｃｍ３未満であっても、あるいは、９×１０９／ｃｍ３より大きくなっても、ｐｎ接合の接合リーク電量が増大することが判明した。すなわち、１点鎖線ではさまれた、ＢＭＤ密度１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下の範囲で接合リーク電流が極小値を示す。そして、実測点が白丸印で示されるＢＭＤ密度プロファイルのシリコンウェハでは、物理ゲート長が１３ｎｍ程度のロジックＬＳＩ製品相当の接合リーク電流スペックが実現可能であると考えられる。一方、実測点がバツ印で示されるＢＭＤ密度プロファイルのシリコンウェハでは、接合リーク電流が高くなりすぎ、このウェハ上に製造される、物理ゲート長が１３ｎｍ程度のＭＯＳＦＥＴを備えた微細ロジックＬＳＩ製品の歩留まり低下が予想される。
その結果を図４に示す。横軸は、表面からの深さ方向の距離、縦軸は直径５ｎｍ以上１０ｎｍ未満のＢＭＤ密度を示す。また、図中実線および破線で、複数のシリコンウェハのＢＭＤ密度プロファイルを示している。白丸印およびバツ印は、ＴＥＭによるＢＭＤ密度の実測点である。表面から深さ５０μｍ未満の領域におけるＢＭＤ密度が、１×１０９／ｃｍ３未満であっても、あるいは、９×１０９／ｃｍ３より大きくなっても、ｐｎ接合の接合リーク電量が増大することが判明した。すなわち、１点鎖線ではさまれた、ＢＭＤ密度１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下の範囲で接合リーク電流が極小値を示す。そして、実測点が白丸印で示されるＢＭＤ密度プロファイルのシリコンウェハでは、物理ゲート長が１３ｎｍ程度のロジックＬＳＩ製品相当の接合リーク電流スペックが実現可能であると考えられる。一方、実測点がバツ印で示されるＢＭＤ密度プロファイルのシリコンウェハでは、接合リーク電流が高くなりすぎ、このウェハ上に製造される、物理ゲート長が１３ｎｍ程度のＭＯＳＦＥＴを備えた微細ロジックＬＳＩ製品の歩留まり低下が予想される。
以上より、本実施の形態のシリコンウェハによれば、第１の実施の形態同様、浅い接合を形成するために、高速昇降温熱処理を用いても、ウェハに欠陥の発生、反り量の増大や割れが抑制されるという作用が得られる。加えて、接合リークを抑制する作用により、微細ロジックＬＳＩ製品で要求されるスペックを実現することが可能になる。よって、浅い接合を有する微細ロジックＬＳＩ等の半導体デバイスを高い歩留まりで製造することが可能となるという効果が得られる。
上記のように、接合リークが、表面から深さ５０μｍ未満の領域における、直径５ｎｍ以上１０ｎｍ未満のＢＭＤ密度に依存する理由を、図５の模式図を用いて説明する。
図５において、シリコンウェハ２００上に、ゲート絶縁膜２０２、ゲート電極２０３、ソース・ドレイン拡散層２０６およびシリコン基板中のチャネル領域で構成されるＭＯＳＦＥＴが形成されている。
図５において、シリコンウェハ２００上に、ゲート絶縁膜２０２、ゲート電極２０３、ソース・ドレイン拡散層２０６およびシリコン基板中のチャネル領域で構成されるＭＯＳＦＥＴが形成されている。
ここで、微細ロジックＬＳＩ相当の熱処理プロセスでは、表面から５０μｍ以上の領域に、図中大きな黒丸で示される直径１０ｎｍ以上のＢＭＤ２１０が分布していたとしても、表面から５０μｍ未満の領域に、図中小さな黒丸で示される直径５ｎｍ以上１０ｎｍ未満のＢＭＤ２１２の密度が低ければ、図中白丸で示されるＦｅやＮｉ等の金属汚染２１４をゲッタリングすることができない。すなわち、浅い接合を実現する要請から、微細ロジックＬＳＩの熱処理プロセスは、ソース・ドレインの不純物を拡散させないよう、極力短時間化および低温化が図られている。したがって、ウェハ表面から侵入した金属不純物２１４が、表面から５０μｍ以上の深部までプロセス中に拡散しにくい。このため、直径１０ｎｍ以上のＢＭＤ２１０によるゲッタリング効果が小さくなるのである。よって、接合リークを抑制する金属不純物２１４をジェネレーションセンターとする接合リークの低減が困難となるのである。一方、比較的デザインルールの大きな製品の熱処理プロセスであれば、デバイス近傍の金属不純物２１４が、表面から５０μｍ以上の深部まで拡散することによって、ゲッタリングされ、十分に接合リークを低減させることが可能となる。そして、本実施の形態のように、表面から５０μｍ未満の浅い領域の直径５ｎｍ以上１０ｎｍ未満のＢＭＤ２１２の密度が一定以上高くなるよう制御することによって、微細ロジックＬＳＩ相当の熱処理プロセスであっても、金属不純物を浅いＢＭＤ２１２でゲッタリングすることが可能となる。したがって、熱処理が抑えられても、接合リークを低減し、所定のスペックに収めることが可能となるのである。
もっとも、逆に、表面から５０μｍ未満の領域の、図中小さな黒丸で示される直径５ｎｍ以上１０ｎｍ未満のＢＭＤ２１２の密度が高すぎれば、このＢＭＤに起因する接合リークが増加していく。したがって、ＢＭＤ密度がある程度以上になると、上述した浅い領域のＢＭＤ２１２による金属不純物２１４のゲッタリング効果による接合リーク低減効果が相殺されてしまうことになる。
したがって、浅い接合を有する半導体デバイスの接合リークを抑制し、所望のスペックを達成するためには、本実施の形態のシリコンウェハのように、表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であることが望ましい。
次に、図４にそのＢＭＤプロファイルを示した本実施の形態のシリコンウェハの製造方法の一例について記載する。
例えば、酸素濃度１．１から１．５×１０１８ａｔｏｍｓ／ｃｍ３以下の直径２００ｍｍのシリコンウェハについて、昇温レートを５℃／ｍｉｎとし、最高温度を１２５０℃、保持時間を１時間とする第１の熱処理を行った後、一旦４００℃まで降温させ、その後４００℃から１０００℃の領域における昇温レートを１℃／ｍｉｎとし、最高温度における保持時間を１５ｍｉｎとする第２の熱処理を行う。
ここで、第１の熱処理では深いＤＺ（Ｄｅｎｕｄｅｄ Ｚｏｎｅ：無欠陥）領域を形成し、表面から５０μｍ以上の深い領域にＢＭＤを形成する。そして、第２の熱処理では、ＤＺ領域に新たに核形成とＢＭＤの成長を促す。ただし、第２の熱処理で形成されるＢＭＤのサイズが直径５ｎｍ以上１０ｎｍ未満の範囲を超えないように、上記例のように最高温度を１０００℃か、それ以下に限定することが望ましい。
例えば、酸素濃度１．１から１．５×１０１８ａｔｏｍｓ／ｃｍ３以下の直径２００ｍｍのシリコンウェハについて、昇温レートを５℃／ｍｉｎとし、最高温度を１２５０℃、保持時間を１時間とする第１の熱処理を行った後、一旦４００℃まで降温させ、その後４００℃から１０００℃の領域における昇温レートを１℃／ｍｉｎとし、最高温度における保持時間を１５ｍｉｎとする第２の熱処理を行う。
ここで、第１の熱処理では深いＤＺ（Ｄｅｎｕｄｅｄ Ｚｏｎｅ：無欠陥）領域を形成し、表面から５０μｍ以上の深い領域にＢＭＤを形成する。そして、第２の熱処理では、ＤＺ領域に新たに核形成とＢＭＤの成長を促す。ただし、第２の熱処理で形成されるＢＭＤのサイズが直径５ｎｍ以上１０ｎｍ未満の範囲を超えないように、上記例のように最高温度を１０００℃か、それ以下に限定することが望ましい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、シリコンウェハ、シリコンウェハの製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされるシリコンウェハ、シリコンウェハの製造方法、半導体装置用シリコンウェハ等に関わる要素を適宜選択して用いることができる。
そして、その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのシリコンウェハ、シリコンウェハの製造方法および半導体装置用シリコンウェハは、本発明の範囲に包含される。
そして、その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのシリコンウェハ、シリコンウェハの製造方法および半導体装置用シリコンウェハは、本発明の範囲に包含される。
１００ シリコンウェハ
１１０ 直径１０μｍ以上のＢＭＤ層
１２０ 欠陥
２００ シリコンウェハ
２０２ ゲート絶縁膜
２０４ ゲート電極
２０６ ソース・ドレイン領域
２１０ 直径１０ｎｍ以上のＢＭＤ
２１２ 直径５ｎｍ以上１０ｎｍ未満のＢＭＤ
２１４ 金属不純物
１１０ 直径１０μｍ以上のＢＭＤ層
１２０ 欠陥
２００ シリコンウェハ
２０２ ゲート絶縁膜
２０４ ゲート電極
２０６ ソース・ドレイン領域
２１０ 直径１０ｎｍ以上のＢＭＤ
２１２ 直径５ｎｍ以上１０ｎｍ未満のＢＭＤ
２１４ 金属不純物
Claims (6)
- ウェハの表面と裏面とで温度差が生じる高速の昇降温熱処理に用いられ、表面から深さ５０μｍまでの領域において、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以下であることを特徴とするシリコンウェハ。
- 水素またはアルゴンの少なくともいずれかを含むガス雰囲気下、１０００℃以上１２００℃以下で熱処理し、表面から深さ５０μｍまでの領域において、直径１０ｎｍ以上の酸素析出物密度を１×１０８／ｃｍ３以下とすることを特徴とするシリコンウェハの製造方法。
- 表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以下であり、
表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であることを特徴とするシリコンウェハ。 - 表面から深さ５０μｍ以上の領域に、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以上の領域が存在することを特徴とする請求項３記載のシリコンウェハ。
- 表面から深さ５０μｍ未満の領域において、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以下であり、
表面から深さ５０μｍ未満の領域において、直径５ｎｍ以上１０ｎｍ未満の酸素析出物密度が１×１０９／ｃｍ３以上９×１０９／ｃｍ３以下であって、
熱処理温度１０００℃以上、熱処理時間３ｍｓｅｃ以下の熱処理を適用して製造される半導体装置用シリコンウェハ。 - 表面から深さ５０μｍ以上の領域に、直径１０ｎｍ以上の酸素析出物密度が１×１０８／ｃｍ３以上の領域が存在することを特徴とする請求項５記載の半導体装置用シリコンウェハ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007046603A JP2007305968A (ja) | 2006-04-14 | 2007-02-27 | シリコンウェハ、その製造方法および半導体装置用シリコンウェハ |
| US11/697,097 US20070240628A1 (en) | 2006-04-14 | 2007-04-05 | Silicon wafer |
| TW096112932A TW200809016A (en) | 2006-04-14 | 2007-04-12 | Silicon wafer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006111468 | 2006-04-14 | ||
| JP2007046603A JP2007305968A (ja) | 2006-04-14 | 2007-02-27 | シリコンウェハ、その製造方法および半導体装置用シリコンウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007305968A true JP2007305968A (ja) | 2007-11-22 |
Family
ID=38603630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007046603A Pending JP2007305968A (ja) | 2006-04-14 | 2007-02-27 | シリコンウェハ、その製造方法および半導体装置用シリコンウェハ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070240628A1 (ja) |
| JP (1) | JP2007305968A (ja) |
| TW (1) | TW200809016A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205024A (ja) * | 2007-02-16 | 2008-09-04 | Sumco Corp | シリコンウェーハ及びその製造方法 |
| JP2010153706A (ja) * | 2008-12-26 | 2010-07-08 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2014111545A (ja) * | 2014-03-18 | 2014-06-19 | Sumco Corp | シリコンウェーハの製造方法 |
| US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
| CN113517191A (zh) * | 2020-04-09 | 2021-10-19 | 胜高股份有限公司 | 硅晶片及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI417431B (zh) * | 2008-09-29 | 2013-12-01 | Sumco Corp | 矽晶圓及其製造方法 |
| JP2013129564A (ja) | 2011-12-21 | 2013-07-04 | Siltronic Ag | シリコン単結晶基板およびその製造方法 |
-
2007
- 2007-02-27 JP JP2007046603A patent/JP2007305968A/ja active Pending
- 2007-04-05 US US11/697,097 patent/US20070240628A1/en not_active Abandoned
- 2007-04-12 TW TW096112932A patent/TW200809016A/zh unknown
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008205024A (ja) * | 2007-02-16 | 2008-09-04 | Sumco Corp | シリコンウェーハ及びその製造方法 |
| JP2010153706A (ja) * | 2008-12-26 | 2010-07-08 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| USRE45238E1 (en) | 2008-12-26 | 2014-11-11 | Siltronic Ag | Silicon wafer and method of manufacturing the same |
| US9243345B2 (en) | 2009-03-25 | 2016-01-26 | Sumco Corporation | Silicon wafer and manufacturing method thereof |
| JP2014111545A (ja) * | 2014-03-18 | 2014-06-19 | Sumco Corp | シリコンウェーハの製造方法 |
| CN113517191A (zh) * | 2020-04-09 | 2021-10-19 | 胜高股份有限公司 | 硅晶片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070240628A1 (en) | 2007-10-18 |
| TW200809016A (en) | 2008-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
| JP5256195B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP5976030B2 (ja) | シリコンウェーハの熱処理方法 | |
| JP5764937B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JP2006344823A (ja) | Ｉｇｂｔ用のシリコンウェーハ及びその製造方法 | |
| JP5280045B2 (ja) | ウェハーの熱処理時のスリップ転位を防止することができるウェハー支持ピン及びウェハーの熱処理方法 | |
| JP2007305968A (ja) | シリコンウェハ、その製造方法および半導体装置用シリコンウェハ | |
| JP6044660B2 (ja) | シリコンウェーハの製造方法 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
| JP6260100B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JPWO2015107562A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JP5567259B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP2003297839A (ja) | シリコンウエーハの熱処理方法 | |
| JP2021168382A (ja) | シリコンウェーハ及びその製造方法 | |
| JPH06295912A (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
| JP2008166517A (ja) | 半導体基板の製造方法 | |
| KR20090051756A (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2010073782A (ja) | 半導体ウェーハの熱処理方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3944958B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| US20040166684A1 (en) | Silicon wafer and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080619 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |