JP6834932B2 - 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP6834932B2 JP6834932B2 JP2017242514A JP2017242514A JP6834932B2 JP 6834932 B2 JP6834932 B2 JP 6834932B2 JP 2017242514 A JP2017242514 A JP 2017242514A JP 2017242514 A JP2017242514 A JP 2017242514A JP 6834932 B2 JP6834932 B2 JP 6834932B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- support substrate
- wafer
- manufacturing
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 85
- 229910052710 silicon Inorganic materials 0.000 claims description 85
- 239000010703 silicon Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 238000001947 vapour-phase growth Methods 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 123
- 239000010410 layer Substances 0.000 description 74
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 49
- 229910052796 boron Inorganic materials 0.000 description 49
- 238000010438 heat treatment Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000004378 air conditioning Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法に関する。
従来、高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）デバイス用の基板として、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハが使用されている。ＳＯＩウェーハは、支持基板（例えば、シリコンウェーハ）上に、酸化シリコン（ＳｉＯ2）等の絶縁膜、および活性層が順次形成された構造を有している。
ＳＯＩウェーハを製造する方法の代表的なものの１つに、貼り合わせ法がある。この貼り合わせ法は、支持基板および活性層用基板の少なくとも一方に絶縁膜を形成し、次いで、これらの基板を絶縁膜を介して貼り合わせた後、１２００℃程度の高温にて熱処理を施すことによりＳＯＩウェーハを製造する方法である（以下、貼り合わせ法により製造されたＳＯＩウェーハを「貼り合わせウェーハ」と言う。）。
上記貼り合わせウェーハにおいて、支持基板の高抵抗化（例えば、抵抗率が３０００Ω・ｃｍ以上）により、ＲＦに対して対処してきた。しかしながら、さらなる高速化に対応するためにより高い周波数に対応することが求められており、支持基板の高抵抗化のみでは対応できなくなりつつある。
そこで、支持基板の表面に、高周波数での動作中に発生したキャリアをトラップして消滅させるための多結晶シリコン層を、キャリアトラップ層として形成することが提案されている（例えば、特許文献１参照）。多結晶シリコン層は、酸化膜上において良好に形成されるため、ウェットエッチング等によって支持基板上に酸化膜を形成し、その上に多結晶シリコンが形成される（例えば、特許文献２参照）。
ところで、貼り合わせウェーハを製造するクリーンルームの空調設備には、ガラス繊維からなるフィルターが一般的に使用されているが、ウェーハの処理の際に、雰囲気中にフッ化水素ガス等の腐食性ガスが存在すると、フィルターへの腐食性ガスの付着によって、電気的に活性なボロンがクリーンルームの雰囲気中に放出される。
表面に酸化膜が形成された支持基板は、気相成長装置に搬送されて多結晶シリコン層が形成される前に、クリーンルームの雰囲気に曝される。そのため、クリーンルームの雰囲気に放出されたボロンが、支持基板の酸化膜表面の電荷を持ったサイトに吸着する。このような状態で、酸化膜表面に多結晶シリコン層を形成すると、多結晶シリコン層とその下の酸化膜との界面に高濃度のボロンが蓄積し、１×１０15ａｔｏｍｓ／ｃｍ3を超えるボロン濃度のピークが検出される。
支持基板としては高抵抗のシリコンウェーハが使用されているため、多結晶シリコン層と酸化膜との界面にこのような高濃度のボロンが蓄積していると、デバイスの高周波特性が劣化する虞がある。特に近年、高周波特性の向上のために、１００００Ω・ｃｍ以上の超高抵抗基板が使用されるようになっており、多結晶シリコン層と酸化膜との界面に蓄積された高濃度のボロンは、高周波特性により大きな影響を及ぼす。
こうした貼り合わせウェーハにおけるボロンの濃度を低減する方法として、特許文献３には、クリーンルームの空調設備のフィルターとして、ボロンを放出しないエアフィルター（以下、「ボロンレスフィルター」と言う。）や、ボロンを吸着するフィルター（以下、「ボロン吸着フィルター」と言う。）を使用することが記載されている。
しかし、クリーンルームの空調設備のフィルターをボロンレスフィルターやボロン吸着フィルターに代えるためには、多くの設備投資が必要となるばかりでなく、ウェーハ製造の操業を長期間停止しなければならない問題がある。
一方、特許文献４には、特許文献３のような空調設備への対策ではなく、支持基板に対して、多結晶シリコン層の形成の直前に熱処理を施すことにより、酸化膜表面をわずかにエッチングして、表面に付着している不純物を除去する技術が記載されている。特許文献４の方法によれば、高周波特性の劣化を確実に防止できるとされている。
しかしながら、本発明者が特許文献４に記載された方法に従って酸化膜の一部をエッチングにより除去した後、多結晶シリコン層を形成して貼り合わせウェーハを作製したところ、多結晶シリコン層とその下の酸化膜との間に高濃度のボロンが検出され、ボロンを十分に除去できないことが判明した。
そこで、本発明の目的は、貼り合わせウェーハにおけるボロン濃度を低減することができる貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法を提案することにある。
上記課題を解決する本発明は、以下の通りである。
（１）活性層用基板と支持基板とを貼り合わせてなる貼り合わせウェーハにおける前記支持基板を製造する方法において、
シリコン単結晶からなる第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面の酸化膜を全て除去する第１工程と、
気相成長装置内において、前記第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面に酸化膜を形成する第２工程と、
前記形成した酸化膜上に多結晶シリコン層を形成する第３工程と、
を備えることを特徴とする、貼り合わせウェーハ用の支持基板の製造方法。
（１）活性層用基板と支持基板とを貼り合わせてなる貼り合わせウェーハにおける前記支持基板を製造する方法において、
シリコン単結晶からなる第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面の酸化膜を全て除去する第１工程と、
気相成長装置内において、前記第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面に酸化膜を形成する第２工程と、
前記形成した酸化膜上に多結晶シリコン層を形成する第３工程と、
を備えることを特徴とする、貼り合わせウェーハ用の支持基板の製造方法。
（２）前記第２工程は、前記気相成長装置のロードロック室内で行う、前記（１）に記載の貼り合わせウェーハ用の支持基板の製造方法。
（３）前記第１工程において、前記酸化膜の全てが除去された前記第１シリコンウェーハ表面のシリコン層をさらに除去する、前記（１）または（２）に記載の貼り合わせウェーハ用の支持基板の製造方法。
（４）除去する前記シリコン層の厚みは０．５μｍ以上である、前記（３）に記載の貼り合わせウェーハ用の支持基板の製造方法。
（５）前記第２工程において、形成する前記酸化膜の厚みは０．５ｎｍ以上３０ｎｍ以下である、前記（１）〜（４）のいずれか一項に記載の貼り合わせウェーハ用の支持基板の製造方法。
（６）前記第３工程において、前記多結晶シリコン層を９００℃以下の温度で形成する、前記（１）〜（５）のいずれか一項に記載の貼り合わせウェーハ用の支持基板の製造方法。
（７）前記活性層用基板の表面または前記（１）〜（６）のいずれかの方法で製造された前記支持基板の表面に絶縁膜を形成する第４工程と、
前記活性層用基板と前記支持基板とを、前記多結晶シリコン層および前記絶縁膜を介して貼り合わせる第５工程と、
を備えることを特徴とする貼り合わせウェーハの製造方法。
前記活性層用基板と前記支持基板とを、前記多結晶シリコン層および前記絶縁膜を介して貼り合わせる第５工程と、
を備えることを特徴とする貼り合わせウェーハの製造方法。
本発明によれば、貼り合わせウェーハにおけるボロン濃度を低減することができる。
（貼り合わせウェーハ用の支持基板の製造方法）
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明による貼り合わせウェーハ用の支持基板の製造方法のフローチャートを示している。本発明による貼り合わせウェーハ用の支持基板の製造方法は、活性層用基板と支持基板とを貼り合わせてなる貼り合わせウェーハにおける上記支持基板を製造する方法であり、シリコン単結晶からなる第１シリコンウェーハの、上記活性層用基板と貼り合わせる表面の酸化膜を全て除去する第１工程（ステップＳ１）と、気相成長装置内において、上記第１シリコンウェーハの、上記活性層用基板と貼り合わせる表面に酸化膜を形成する第２工程（ステップＳ２）と、上記形成した酸化膜上に多結晶シリコン層を形成する第３工程（ステップＳ３）とを備えることを特徴とする。
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明による貼り合わせウェーハ用の支持基板の製造方法のフローチャートを示している。本発明による貼り合わせウェーハ用の支持基板の製造方法は、活性層用基板と支持基板とを貼り合わせてなる貼り合わせウェーハにおける上記支持基板を製造する方法であり、シリコン単結晶からなる第１シリコンウェーハの、上記活性層用基板と貼り合わせる表面の酸化膜を全て除去する第１工程（ステップＳ１）と、気相成長装置内において、上記第１シリコンウェーハの、上記活性層用基板と貼り合わせる表面に酸化膜を形成する第２工程（ステップＳ２）と、上記形成した酸化膜上に多結晶シリコン層を形成する第３工程（ステップＳ３）とを備えることを特徴とする。
上述のように、電気的に活性なボロンが貼り合わせウェーハに高濃度で存在すると、デバイスの高周波特性を劣化させる虞がある。そのため、貼り合わせウェーハにおけるボロンの濃度を低減することが肝要である。本発明者はまず、特許文献４に記載された方法に従って、支持基板上に形成した酸化膜の一部を熱処理によりエッチングして除去し、次いで多結晶シリコン層を形成した後、絶縁膜を形成した活性層用基板と貼り合わせて貼り合わせウェーハを作製してみた。その結果、多結晶シリコン層とその下の酸化膜との間に、１×１０15ａｔｏｍｓ／ｃｍ3を超えるボロン濃度のピークが検出され、ボロンが十分に除去されていないことが判明した。
本発明者は、このような高濃度のボロンが検出されたのは、酸化膜は多孔性を有しているため、酸化膜の表面に付着したボロンが、酸化膜の表面に留まらずに酸化膜の深い位置に拡散したためと考えた。
そこで本発明者は、酸化膜をどの程度除去すれば、酸化膜に付着したボロンを十分に除去できるかについて検討した。その結果、酸化膜を一部除去するだけではボロンを十分に除去することはできず、ボロンを十分に除去するためには、酸化膜の全てを除去する必要があるとの結論に至った。
しかしながら、多結晶シリコン層は、酸化膜上に良好に形成することができるため、ボロンの除去のために酸化膜を全て除去する場合には、酸化膜を再度形成する必要がある。その際、酸化膜をウェットエッチング等によって形成すると、支持基板をクリーンルームの雰囲気に曝すことになり、支持基板の表面にボロンが再度付着してしまう。
そこで本発明者らは、支持基板の表面にボロンを再度付着させることなく、酸化膜を形成する方途について鋭意検討した結果、気相成長装置内で酸化膜を形成することに想到したのである。気相成長装置内は、クリーンルームの雰囲気から隔離されており、また酸化膜を形成する装置を通常備えている。こうして本発明を完成させるに至ったのである。以下、各工程について説明する。
まず、ステップＳ１において、シリコン単結晶からなるシリコンウェーハ（第１シリコンウェーハ）の、活性層用基板と貼り合わせる側の表面の酸化膜を全て除去する（第１工程）。上述のように、支持基板の表面に酸化膜を形成し、多結晶シリコンを酸化膜上に形成することにより、多結晶シリコン層を良好に形成することができるが、上記酸化膜に付着したボロンを十分に除去するためには、一旦酸化膜の全てを除去することが必要である。
支持基板は、デバイスの支持基板として利用される基板である。この支持基板としては、シリコン単結晶からなるシリコンウェーハを用いることができる。シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットを、ワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物を添加して、ｎ型またはｐ型としてもよい。
上記シリコンウェーハに対して、公知の研削工程、研磨工程、面取り工程、エッチング工程、洗浄工程を行うことができる。そして、これらの工程を行った後に、シリコンウェーハの酸化膜を形成することができる。
上記酸化膜の形成方法は、特に限定されず、酸化性雰囲気下での熱酸化や、急速加熱・急速冷却（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｅａｌｉｎｇ）装置を用いた酸化熱処理等により形成することができる。また、洗浄工程を行った後にシリコンウェーハの表面に形成される自然酸化膜を、多結晶シリコン層を形成するための酸化膜として使用することもできる。
支持基板の抵抗率は、１００Ω・ｃｍ以上であることが好ましい。これにより、ＲＦデバイスに用いる貼り合わせウェーハの支持基板として使用することができる。抵抗率は、３０００Ω・ｃｍ以上であることがより好ましく、１００００Ω・ｃｍ以上であることがさらに好ましい。また、抵抗率の上限は、ドーピングを行わないシリコンの真性半導体に対応する抵抗率であるが、抵抗率が１０００００Ω・ｃｍ以上の高抵抗である場合には、抵抗測定が困難となり、導電型が例えばｐ型がｎ型へ反転してしまう虞がある。そのため、支持基板の抵抗率は、１０００００Ω・ｃｍ未満であることが好ましい。
このような支持基板として用いるシリコンウェーハ（第１シリコンウェーハ）の、活性層用基板を貼り合わせる表面の酸化膜を全て除去する。これは、気相成長装置のプロセスチャンバにおいて行うことができる。図２は、本発明において使用することができる気相成長装置の一例の模式図を示している。図２に示した気相成長装置１は、搬送室７の周りに、気相成長のためのプロセスチャンバ２，３と、ロードロック室１０，１１と、クーリングチャンバ１４とがそれぞれ接続されている。搬送室７にはウェーハ搬送装置６が配置されており、このウェーハ搬送装置６により、各チャンバへのシリコンウェーハの搬入および搬出が行われる。
プロセスチャンバ２，３には、サセプタ４，５がそれぞれ配置されている。また、ロードロック室１０，１１には、シリコンウェーハ１２，１３を収納可能なカセット８，９がそれぞれ配置されている。なお、クーリングチャンバ１４は、シリコンウェーハ１２，１３を冷却するために設けられている。また、搬送室７とロードロック室１０，１１との間、並びに搬送室７とチャンバ２，３との間には、開閉するゲートバルブ１５，１６がそれぞれ設けられている。
上記プロセスチャンバ２，３において、シリコンウェーハ（第１シリコンウェーハ）表面に形成された酸化膜を除去することができる。例えば、酸化膜の除去は、シリコンウェーハを水素雰囲気下で熱処理することによって除去することができる。具体的には、プロセスチャンバー２，３内に水素ガスを導入して水素雰囲気とし、１０００℃以上１２００℃以下の温度、７３０ｔｏｒｒ以上７９０ｔｏｒｒ以下の圧力で、１０秒以上３００秒以下の時間、シリコンウェーハに対して熱処理を施すことにより、シリコンウェーハ上の酸化膜を除去することができる。
また、酸化膜の除去は、エッチングにより行うこともできる。例えば、具体的には、プロセスチャンバー２，３内に水素ガスおよび塩化水素ガスを導入し、１０００℃以上１２００℃以下の温度、７３０ｔｏｒｒ以上７９０ｔｏｒｒ以下の圧力で、１０秒以上３００秒以下の時間、シリコンウェーハ（第１シリコンウェーハ）に対して熱処理を施すことにより、シリコンウェーハ上の酸化膜を除去することができる。
このように、シリコンウェーハ（第１シリコンウェーハ）の、活性層用基板と貼り合わせる表面の酸化膜を全て除去することによって、酸化膜に付着したボロンを十分に除去することができる。具体的には、後に形成する多結晶シリコン層とその下の酸化膜との界面におけるボロンのピーク濃度を１×１０15ａｔｏｍｓ／ｃｍ3未満に低減することができる。
上述のように酸化膜を除去した後に、酸化膜が除去されたシリコンウェーハ（第１シリコンウェーハ）表面のシリコン層をさらに除去することが好ましい。本発明者によるさらなる検討の結果、酸化膜を全て除去したシリコンウェーハの表面には、ボロンが少なからず残存していることが判明した。また、シリコンウェーハ表面のボロンはシリコンウェーハの深い位置までは拡散しないことも分かった。よって、酸化膜が除去されたシリコンウェーハ表面のシリコン層を一部を除去することによって、ボロン濃度をさらに低減することができる。本発明者らの検討によれば、除去するシリコン層の厚みを０．５μｍ以上とすることにより、後に形成する多結晶シリコン層とその下の酸化膜との界面におけるボロンのピーク濃度を２×１０14ａｔｏｍｓ／ｃｍ3未満にすることができる。
次に、ステップＳ２において、気相成長装置１内において、シリコンウェーハ（第１シリコンウェーハ）の、活性層用基板と貼り合わせる表面に酸化膜を形成する（第２工程）。上記ステップＳ１において、シリコンウェーハ（第１シリコンウェーハ）の酸化膜に付着したボロンを十分に除去できる。しかし、酸化膜を再度形成する際にシリコンウェーハをクリーンルームの雰囲気に曝してしまうと、シリコンウェーハの表面にボロンが再度付着してしまう。そこで、本発明においては、上記酸化膜の形成は、クリーンルームの雰囲気に曝さないよう、気相成長装置１内で行う。
酸化膜の形成は、例えば気相成長装置１におけるロードロック室１０，１１で行うことができる。すなわち、ロードロック室１０，１１は、クリーンルームの雰囲気からは隔離されており、エピタキシャル層形成後のウェーハ表面を清浄に保つためにオゾンを生成できるように構成されているのが一般的である。よって、ロードロック室１０，１１において、シリコンウェーハ（第１シリコンウェーハ）をボロンを含むクリーンルームの雰囲気に曝すことなく、シリコンウェーハ上に酸化膜を形成することができる。
形成する酸化膜の厚みは、０．５ｎｍ以上３０ｎｍ以下とすることが好ましい。酸化膜の厚みを０．５ｎｍ以上とすることにより、その上に多結晶シリコン層を良好に形成することができる。また、酸化膜の厚みを３０ｎｍ以下とすることにより、支持基板の表面側に反転層が形成され易くなることによる高周波特性の劣化を防止することができる。より好ましくは、０．５ｎｍ以上、２ｎｍ以下である。
続いて、ステップＳ３において、ステップＳ２において形成した酸化膜の上に、多結晶シリコン層を形成する（第３工程）。多結晶シリコン層は、プロセスチャンバ２，３内に、水素ガスおよびシリコンソースとしてトリクロロシランを導入することにより形成することができる。この多結晶シリコン層の形成は、９００℃以下で行うことが好ましい。これにより、シリコンウェーハ（第１シリコンウェーハ）の表面に形成した酸化膜の一部が消失するのを防止しつつ、高品質の多結晶シリコン層を形成することができる。
また、形成する多結晶シリコン層の厚みは、１００ｎｍ以上１００００ｎｍ以下とすることが好ましい。多結晶シリコン層の厚みを１００ｎｍ以上とすることにより、高周波デバイスに用いた際に発生したキャリアを良好にトラップすることができる。また、１００００ｎｍ以下とすることにより、そりを少なくすることができ、活性層用基板との貼り合わせを良好に行うことができる。より好ましくは、３００ｎｍ以上３０００ｎｍ以下である。
こうして、貼り合わせウェーハにおけるボロン濃度を低減することができる貼り合わせウェーハ用の支持基板を製造することができる。
（貼り合わせウェーハの製造方法）
次に、本発明による貼り合わせウェーハの製造方法について説明する。図３は、本発明による貼り合わせウェーハの製造方法のフローチャートを示している。本発明による貼り合わせウェーハの製造方法は、活性層用基板としてのシリコン単結晶からなるシリコンウェーハ（第２シリコンウェーハ）の表面に絶縁膜を形成する第４工程（ステップＳ４）と、上記活性層用基板と上記支持基板とを、多結晶シリコン層および絶縁膜を介して貼り合わせる第５工程（ステップＳ５）とを備えることを特徴とする。
次に、本発明による貼り合わせウェーハの製造方法について説明する。図３は、本発明による貼り合わせウェーハの製造方法のフローチャートを示している。本発明による貼り合わせウェーハの製造方法は、活性層用基板としてのシリコン単結晶からなるシリコンウェーハ（第２シリコンウェーハ）の表面に絶縁膜を形成する第４工程（ステップＳ４）と、上記活性層用基板と上記支持基板とを、多結晶シリコン層および絶縁膜を介して貼り合わせる第５工程（ステップＳ５）とを備えることを特徴とする。
上述のように、本発明による方法によって製造された貼り合わせウェーハ用の支持基板は、支持基板の表面に形成した酸化膜の全てを一旦除去し、次いで気相成長装置内において、クリーンルームの雰囲気に曝すことなく酸化膜を再度形成し、その上に多結晶シリコン層を形成される。その結果、従来に比べて多結晶シリコン層とその下の酸化膜との間に蓄積されたボロンの濃度が低い。よって、本発明により製造された支持基板を用いて貼り合わせウェーハを製造することにより、貼り合わせウェーハにおけるボロンの濃度を低減することができる。以下、各工程について説明するが、ステップＳ１〜Ｓ３は、上記した本発明による貼り合わせウェーハ用の支持基板の製造方法のステップであり、説明は省略する。
ステップＳ４において、活性層用ウェーハとしてのシリコン単結晶からなるシリコンウェーハ（第２シリコンウェーハ）の表面に、貼り合わせウェーハのＢＯＸ層としての絶縁膜を形成する。ここで、絶縁膜としては、酸化膜（ＳｉＯ2膜）や窒化膜等を用いることができ、例えば酸化膜を用いる場合には、周知の熱酸化により形成することができる。なお、絶縁膜の形成は、活性層用基板ではなく、支持基板の上に形成することができる。この場合には、ポリシリコン層の一部が絶縁膜となるため、ポリシリコン層は、絶縁膜として使用する分の厚みを追加して形成するようにする。
ここで、形成する絶縁膜の厚みは、０．００１μｍ以上１μｍ以下とすることが好ましい。また、絶縁膜の厚さの調整は、熱処理の温度および処理時間、雰囲気ガス流量などにより調整することができる。
次に、ステップＳ５において、活性層用ウェーハと、上記本発明による方法で製造された支持基板とを、多結晶シリコン層および絶縁膜を介して貼り合わせる（第５工程）。こうして、ボロンの濃度が低減された貼り合わせウェーハを製造することができる。
なお、ステップＳ５の後に、公知の方法によって、活性層用基板と支持基板との結合を強化するための熱処理を行うこともできる。また、活性層用基板に対して研削工程や研磨工程を行って、活性層用基板の厚みを調整することができる。
（発明例１）
図１に示したフローチャートに従って、貼り合わせウェーハ用の支持基板を作製した。まず、ＣＺ法により得られた単結晶シリコンウェーハ（直径：２００ｍｍ、結晶方位＜１００＞、抵抗率：１００００Ω・ｃｍ、ｐ型）を用意した。このシリコンウェーハに対して、所定の研削工程、研磨工程、面取り工程、エッチング工程を行った後、ＳＣ−１洗浄を行った。このような処理を施した支持基板の表面には、１ｎｍの自然酸化膜が形成された。
図１に示したフローチャートに従って、貼り合わせウェーハ用の支持基板を作製した。まず、ＣＺ法により得られた単結晶シリコンウェーハ（直径：２００ｍｍ、結晶方位＜１００＞、抵抗率：１００００Ω・ｃｍ、ｐ型）を用意した。このシリコンウェーハに対して、所定の研削工程、研磨工程、面取り工程、エッチング工程を行った後、ＳＣ−１洗浄を行った。このような処理を施した支持基板の表面には、１ｎｍの自然酸化膜が形成された。
次いで、シリコンウェーハを気相成長装置のプロセスチャンバに搬送し、表１に示した条件でシリコンウェーハに対して水素雰囲気下で熱処理を施し、シリコンウェーハ表面の自然酸化膜を全て除去した。続いて、自然酸化膜を除去したシリコンウェーハをロードロック室に搬送し、ロードロック室内に酸素ガスを供給してオゾンを生成し、シリコンウェーハの表面に酸化膜を１ｎｍ形成した。その後、シリコンウェーハをプロセスチャンバに搬送し、表１に示す条件で酸化膜上に多結晶シリコン層を２μｍ形成し、その後研磨工程で表面を研磨し平坦化した。こうして、貼り合わせウェーハ用の支持基板を形成した。
（発明例２）
発明例１と同様に、貼り合わせウェーハ用の支持基板を形成した。ただし、酸化膜の除去は、表１に示す条件でエッチングにより行い、酸化膜の全てを除去するとともに、シリコンウェーハ表面のシリコン層を０．６μｍ除去した。その他の条件は発明例１と全て同じである。
発明例１と同様に、貼り合わせウェーハ用の支持基板を形成した。ただし、酸化膜の除去は、表１に示す条件でエッチングにより行い、酸化膜の全てを除去するとともに、シリコンウェーハ表面のシリコン層を０．６μｍ除去した。その他の条件は発明例１と全て同じである。
（比較例）
発明例１と同様に、貼り合わせウェーハ用の支持基板を形成した。ただし、気相成長装置において除去する前の酸化膜は、ＲＴＡ装置を用いて行い、形成した酸化膜の厚みは３０ｎｍとした。また、表１に示した条件で水素雰囲気下で熱処理を行って酸化膜の表層のみを除去し、ロードロック室における酸化膜の形成は行わなかった。その他の条件は発明例１と全て同じである。
発明例１と同様に、貼り合わせウェーハ用の支持基板を形成した。ただし、気相成長装置において除去する前の酸化膜は、ＲＴＡ装置を用いて行い、形成した酸化膜の厚みは３０ｎｍとした。また、表１に示した条件で水素雰囲気下で熱処理を行って酸化膜の表層のみを除去し、ロードロック室における酸化膜の形成は行わなかった。その他の条件は発明例１と全て同じである。
＜ＳＥＭによる多結晶シリコン層の評価＞
走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により、各発明例および比較例で得られた支持基板において、酸化膜上に形成された多結晶シリコン層の品質を評価した。その結果、各粒界がランダムな結晶方位になっており、発明例および比較例のいずれにおいても、問題のない品質であることが分かった。
走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により、各発明例および比較例で得られた支持基板において、酸化膜上に形成された多結晶シリコン層の品質を評価した。その結果、各粒界がランダムな結晶方位になっており、発明例および比較例のいずれにおいても、問題のない品質であることが分かった。
＜ボロン濃度の評価＞
各発明例および比較例で得られた支持基板において、酸化膜の基板の深さ方向のボロンの濃度プロファイルを二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。得られたピーク濃度を表１に示す。
各発明例および比較例で得られた支持基板において、酸化膜の基板の深さ方向のボロンの濃度プロファイルを二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した。得られたピーク濃度を表１に示す。
表１に示したように、比較例におけるボロンのピーク濃度は、２．３×１０15ａｔｏｍｓ／ｃｍ3と高いのに対して、発明例１については３．１×１０14ａｔｏｍｓ／ｃｍ3であり、ボロンのピーク濃度が大きく低減されていることが分かる。また、実施例２においては、ボロン濃度のピークは検出されず、酸化膜が除去されたシリコンウェーハ表面のシリコン層をさらに除去することにより、ボロン濃度をさらに低減できることが分かる。
本発明によれば、貼り合わせウェーハにおけるボロン濃度を低減することができるため、半導体ウェーハ製造業において有用である。
１ 気相成長装置
２，３ プロセスチャンバ
４，５ サセプタ
６ ウェーハ搬送装置
７ 搬送室
８，９ カセット
１０，１１ ロードロック室
１２，１３ シリコンウェーハ
１４ クーリングチャンバ
１５，１６ ゲートバルブ
２，３ プロセスチャンバ
４，５ サセプタ
６ ウェーハ搬送装置
７ 搬送室
８，９ カセット
１０，１１ ロードロック室
１２，１３ シリコンウェーハ
１４ クーリングチャンバ
１５，１６ ゲートバルブ
Claims (6)
- 活性層用基板と支持基板とを貼り合わせてなる貼り合わせウェーハにおける前記支持基板を製造する方法において、
シリコン単結晶からなる第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面の酸化膜を全て除去する第１工程と、
気相成長装置内において、前記第１シリコンウェーハの、前記活性層用基板と貼り合わせる表面に酸化膜を形成する第２工程と、
前記形成した酸化膜上に多結晶シリコン層を形成する第３工程と、
を備え、
前記第２工程は、前記気相成長装置のロードロック室内においてオゾンを生成して行い、
前記第３工程は、前記気相成長装置のプロセスチャンバ内において行うことを特徴とする、貼り合わせウェーハ用の支持基板の製造方法。 - 前記第１工程において、前記酸化膜の全てが除去された前記第１シリコンウェーハ表面のシリコン層をさらに除去する、請求項１に記載の貼り合わせウェーハ用の支持基板の製造方法。
- 除去する前記シリコン層の厚みは０．５μｍ以上である、請求項２に記載の貼り合わせウェーハ用の支持基板の製造方法。
- 前記第２工程において、形成する前記酸化膜の厚みは０．５ｎｍ以上３０ｎｍ以下である、請求項１〜３のいずれか一項に記載の貼り合わせウェーハ用の支持基板の製造方法。
- 前記第３工程において、前記多結晶シリコン層を９００℃以下の温度で形成する、請求項１〜４のいずれか一項に記載の貼り合わせウェーハ用の支持基板の製造方法。
- 前記活性層用基板としてシリコン単結晶からなる第２シリコンウェーハの表面または請求項１〜５のいずれかの方法で製造された前記支持基板の表面に絶縁膜を形成する第４工程と、
前記活性層用基板と前記支持基板とを、前記多結晶シリコン層および前記絶縁膜を介して貼り合わせる第５工程と、
を備えることを特徴とする貼り合わせウェーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017242514A JP6834932B2 (ja) | 2017-12-19 | 2017-12-19 | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
| CN201811523671.0A CN110010445B (zh) | 2017-12-19 | 2018-12-13 | 键合晶片用支撑基板的制造方法和键合晶片的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017242514A JP6834932B2 (ja) | 2017-12-19 | 2017-12-19 | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019110221A JP2019110221A (ja) | 2019-07-04 |
| JP6834932B2 true JP6834932B2 (ja) | 2021-02-24 |
Family
ID=67165120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017242514A Active JP6834932B2 (ja) | 2017-12-19 | 2017-12-19 | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6834932B2 (ja) |
| CN (1) | CN110010445B (ja) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2220600C (en) * | 1996-11-15 | 2002-02-12 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| CN1260907A (zh) * | 1997-06-19 | 2000-07-19 | 旭化成工业株式会社 | Soi衬底及其制造方法和半导体器件及其制造方法 |
| TW459390B (en) * | 1998-09-04 | 2001-10-11 | Canon Kk | Semiconductor substrate and method for producing the same |
| JP4070949B2 (ja) * | 1999-09-29 | 2008-04-02 | 三益半導体工業株式会社 | ウェーハ、エピタキシャルウェーハ及びそれらの製造方法 |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP2004095717A (ja) * | 2002-08-30 | 2004-03-25 | Sumitomo Mitsubishi Silicon Corp | アニールウェーハのボロン汚染消滅方法 |
| US20070032040A1 (en) * | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| JP4407384B2 (ja) * | 2004-05-28 | 2010-02-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP5220335B2 (ja) * | 2007-04-11 | 2013-06-26 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| FR2973159B1 (fr) * | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
| FR2973158B1 (fr) * | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| JP5673572B2 (ja) * | 2012-01-24 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
-
2017
- 2017-12-19 JP JP2017242514A patent/JP6834932B2/ja active Active
-
2018
- 2018-12-13 CN CN201811523671.0A patent/CN110010445B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019110221A (ja) | 2019-07-04 |
| CN110010445A (zh) | 2019-07-12 |
| CN110010445B (zh) | 2023-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
| US20060156970A1 (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| US6472711B1 (en) | Semiconductor substrate and production method thereof | |
| JP2006270000A (ja) | 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2011158534A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20060185581A1 (en) | Method for producing a semiconductor wafer | |
| JP2010034330A (ja) | エピタキシャルウェーハおよびその製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2006165061A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP6834932B2 (ja) | 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法 | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP2005057295A (ja) | 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
| WO2019239763A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| JPH08241863A (ja) | 半導体基板の製造方法 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
| JPWO2004086488A1 (ja) | 半導体エピタキシャルウェーハ | |
| JP2005286282A (ja) | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 | |
| JP2006032725A (ja) | 半導体ウェーハの酸化膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6834932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |