JP2004095717A - アニールウェーハのボロン汚染消滅方法 - Google Patents

アニールウェーハのボロン汚染消滅方法 Download PDF

Info

Publication number
JP2004095717A
JP2004095717A JP2002252608A JP2002252608A JP2004095717A JP 2004095717 A JP2004095717 A JP 2004095717A JP 2002252608 A JP2002252608 A JP 2002252608A JP 2002252608 A JP2002252608 A JP 2002252608A JP 2004095717 A JP2004095717 A JP 2004095717A
Authority
JP
Japan
Prior art keywords
wafer
boron
annealing
temperature
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002252608A
Other languages
English (en)
Inventor
▲裴▼ 昭益
Shoeki Hai
Yoshinobu Nakada
中田 嘉信
Kenichi Kaneko
金子 健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002252608A priority Critical patent/JP2004095717A/ja
Priority to KR1020057003175A priority patent/KR100686989B1/ko
Priority to AU2003261789A priority patent/AU2003261789A1/en
Priority to EP03791374A priority patent/EP1548817B1/en
Priority to PCT/JP2003/010934 priority patent/WO2004021428A1/ja
Priority to US10/525,442 priority patent/US7199057B2/en
Priority to TW092123975A priority patent/TW200406848A/zh
Publication of JP2004095717A publication Critical patent/JP2004095717A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】シリコンウェーハのアニール処理に伴うボロン汚染の消滅方法、即ちアニール処理に伴うウェーハ表面近傍のボロン濃度増加の防止方法を提供することにより、ウェーハの表面とバルク中のボロン濃度差を無くすことである。
【解決手段】表面に自然酸化膜が形成され、さらに環境或いはアニール処理前ケミカル処理に由来するボロンが付着したシリコンウェーハのアニール処理に際して、不活性ガスへの水素ガスの混合率が5%乃至100%である混合ガス雰囲気下で昇温を行い、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理することを特徴とするアニールウェーハのボロン汚染消滅方法。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、アニールウェーハのボロン汚染消滅方法に関する。更に詳しくは、ウェーハ表面の電気特性の変化によるデバイス(半導体素子)の歩留まり低下の原因である高温アニール処理時のボロン付着物のウェーハ内部への拡散を防ぐために、アニール処理直前に行うウェーハ表面のボロン汚染消滅方法に関する。
【0002】
【従来の技術】
デバイスの集積度が高くなると、シリコンウェーハ表面近傍の結晶欠陥がデバイスの歩留まりに大きく影響する。それゆえ、結晶欠陥のない高品質シリコンウェーハが求められている。このようなウェーハとして、従来、エピタキシャル成長を用いる方法が一般的であった。近年、シリコンウェーハを不活性ガス雰囲気下で高温処理(アニール処理)し、表面近傍の結晶欠陥を除去したアニールウェーハと呼ばれるウェーハが開発されている。
【0003】
しかしながらアニール処理の欠点として、以下のことが挙げられる。アニール処理前のウェーハ表面には自然酸化膜が形成されており、さらに、ウェーハが曝される環境或いはアニール処理前に行うウェーハ洗浄のためのケミカル処理に由来するボロン付着物(例えば、BF3 やB2 3 等)が存在している。不活性ガス雰囲気下でのアニール処理に伴い、ボロン付着物はウェーハ内部に拡散し、表面近傍のボロン濃度が増加する。その結果、デバイスのアクティブ領域に近い表面の電気特性が変わってしまい、デバイスの歩留まりが低下する。ウェーハ作成の段階で、ウェーハ表面へのボロンの付着を完全に防ぐのは、事実上、極めて困難であり、ボロン汚染の消滅方法、即ち、アニール処理に伴うウェーハ表面近傍のボロン濃度増加の防止方法が望まれていた。
【0004】
ウェーハ表面近傍のボロン濃度を一定にし、且つ結晶欠陥を除去するために特開2002−100634号公報には、シリコンウェーハに対し、水素ガス含有雰囲気による熱処理を行うことにより、自然酸化膜が除去される前に付着ボロンを除去し、その後不活性ガス雰囲気により熱処理する技術が開示されている。雰囲気中の水素ガス濃度としては、0.1%から爆発下限値である約4%以下が好適であるとしている。しかしながら、この技術をもってしてもアニール処理したウェーハ表面のボロン濃度はバルク中の濃度に比べて依然として高くなる傾向があり、必ずしも満足のいくものではなかった。
【0005】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、上述した背景に鑑み、ウェーハの表面とバルク中のボロン濃度をほぼ等しくすることができる、ウェーハのアニール処理に伴うボロン汚染の消滅方法を提供することである。
【0006】
【課題を解決するための手段】
即ち、本発明によるアニールウェーハのボロン汚染消滅方法は、表面に自然酸化膜が形成され、さらに環境或いはアニール処理前ケミカル処理に由来するボロンが付着したシリコンウェーハのアニール処理に際して、不活性ガスへの水素ガスの混合率が5%乃至100%である混合ガス雰囲気下で昇温を行い、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理することを特徴とするものである。
【0007】
前述したように、特開2002−100634号公報には、水素ガス含有雰囲気による熱処理を行うことにより、自然酸化膜が除去される前に付着ボロンを除去し、その後不活性ガス雰囲気により熱処理する技術が開示されているが、水素ガス含有雰囲気中の水素ガス濃度としては、0.1%から爆発下限値である約4%以下が好適であるとしている。これは、熱処理炉の気密性を高めるシール構造や防爆設備を不要とし、常圧炉を使用することを前提としているためである。従って、水素ガス濃度が5%以上のガスに関しては全く検討がなされていない。また、熱処理の温度範囲は900〜1100℃であり、これは自然酸化膜のエッチング速度と付着ボロンの気化、飛散との兼ね合いから決まると推論している。
【0008】
本発明者らは、水素ガス濃度を限定することなく、不活性ガスと水素ガスの混合ガスについて検討を行った結果、水素ガス混合率が5%以上の混合ガス雰囲気下で昇温を行った後、不活性ガス雰囲気下でアニール処理することでウェーハの表面ボロン濃度とバルク中のボロン濃度がほぼ等しくなるという望ましい結果が得られることが分かった。水素ガス混合率が5%より低いと、ウェーハの表面ボロン濃度はバルク中のボロン濃度に比べ極めて高くなり、抵抗率を大きく変化させてしまう。より好ましい水素ガス混合率は、10%乃至30%である。
【0009】
本発明のアニールウェーハのボロン汚染消滅方法により、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理を行う過程を表した模式図を図1の(a)〜(c)に示す。図1の(a)はアニール炉投入前の研磨したポリシュト・ウェーハの断面の模式図である。表面には自然酸化膜が形成され、酸化膜表面及び酸化膜中にボロンが存在している。(b)はアニール炉投入後の昇温段階である。アルゴンと水素との混合ガス雰囲気下、酸化膜全体が除去されるので、表面及び酸化膜中のボロンが除去される。(c)は昇温が完了し、アニール温度に到達した段階である。不活性ガス雰囲気下、処理されるウェーハ表面には酸化膜及び付着ボロンは存在していない。
【0010】
また、本発明では、混合ガス雰囲気下での昇温時の処理温度を700℃乃至1200℃で行うことができる。
【0011】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。図2は昇温、アニール処理および付随する工程の温度、ガス組成等のパラメータを経時的に示した工程図の一例である。
【0012】
図2について説明する。ここでは、不活性ガスとしてアルゴンガスを使用している。先ず、700℃でウェーハをアニール炉に投入し、アルゴンガスのみを用いてパージする。次いで所定の比率のアルゴンと水素の混合ガス雰囲気下で、5℃/分の速度で1200℃まで昇温する。その後、アルゴンガスのみの雰囲気とし、1200℃で1時間、アニール処理を行う。−3℃/分で700℃まで降温後、アニール炉からウェーハを取り出す。
【0013】
【実施例】
以下に、本発明を実施例を挙げて具体的に記述するが、本発明はこれらの実施例に制限されるものではない。
【0014】
[実施例1]
CZ方法により引上成長させたインゴットから切り出して研磨した(100)面方位のポリシュト・ウェーハ(PW)で、抵抗率20Ωcm、酸素濃度(1E18 atom/cm3 )、直径200mmのP型シリコンウェーハを使用した。ウェーハはSC−1(アンモニア、過酸化水素、水の混合液)洗浄を2回行い、塩酸洗浄した後、アニール炉に投入した。このウェーハのクリーンルーム内放置時間は約1週間であり、ウェーハ表面に自然酸化膜が形成され、ボロン付着物が存在する状態で供試されている。図2の工程に従って、アニール処理を行ったが、昇温工程については、アルゴンガスへの水素ガスの混合率5%の混合ガスを用いた。
【0015】
得られたアニールウェーハにつき、広がり抵抗法(SR法)によりウェーハ表面近傍の深さ方向のボロン濃度および抵抗率の変化を調べた。また、二次イオン質量分析法(SIMS法)によりウェーハ表面近傍の深さ方向のボロン濃度の変化を調べた。
【0016】
[実施例2]
アルゴンガスへの水素ガスの混合率25%の混合ガスを用いて昇温した以外は、実施例1と同様にしてアニール処理を行い、得られたアニールウェーハにつき測定を行った。
【0017】
[実施例3]
アルゴンガスへの水素ガスの混合率50%の混合ガスを用いて昇温した以外は、実施例1と同様にしてアニール処理を行い、得られたアニールウェーハにつき測定を行った。
【0018】
[実施例4]
水素ガス100%を用いて昇温した以外は、実施例1と同様にしてアニール処理を行い、得られたアニールウェーハにつき測定を行った。
【0019】
[比較例1]
アルゴンガスへの水素ガスの混合率1%の混合ガスを用いて昇温した以外は、実施例1と同様にしてアニール処理を行い、得られたアニールウェーハにつき測定を行った。
【0020】
実施例1〜4、および比較例1のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布を図3〜図7に示す。ウェーハ表面ボロン濃度(CS )とバルク中のボロン濃度(CB )の比(CS /CB )を水素ガス濃度に対応させたグラフを図8に示す。また、CS とCB を各々、水素ガス混合率に対応させてプロットしたグラフを図9に示す。
【0021】
これらの結果から、昇温時の混合ガス中の水素ガス混合率が5%以上あれば、CS とCB との間に大きな差はないことが分かった。抵抗率に関しても同様のことが言える。また、図9から混合ガス中の水素ガス混合率が10乃至30%であればCS とCB との間に殆ど差がない結果となっており、この範囲が、さらに好ましい水素ガスの混合率の範囲であることが分かる。一方、水素ガス混合率が5%より低いと、CS はCB に比べ極めて高くなり、抵抗率を大きく変化させてしまうことが分かった。このことから、本発明の目的を達成するためには昇温時の混合ガス中の水素ガス混合率は5%以上必要であり、好ましくは10乃至30%であると言える。
【0022】
実施例1〜4、および比較例1のSIMS法で調べたウェーハの深さ方向のボロン濃度分布は、上述のSR法で調べたボロン濃度分布の結果と同じ傾向を示した。また、混合ガス中の水素ガス混合率25%のサンプルがボロン濃度分布が最もフラットであり、好ましいことが分かった。水素ガス混合率50%以上では表面ボロン濃度が減少する傾向にあり、混合ガス中のより好ましい水素ガス混合率は10乃至30%であるとした上述の結果とも一致した。
【0023】
【発明の効果】
以上に述べたように、本発明によれば、表面に自然酸化膜が形成され、さらに環境或いはアニール処理前ケミカル処理に由来するボロンが付着したシリコンウェーハのアニール処理に際して、不活性ガスへの水素ガスの混合率が5%乃至100%である混合ガス雰囲気下で昇温を行い、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理することにより、アニールウェーハの表面とバルク中のボロン濃度差が発生しない。その結果、ウェーハ表面の電気特性が変化することが無く、デバイスの歩留まり低下を確実にかつ効果的に防ぐことができる。
【図面の簡単な説明】
【図1】本発明のアニールウェーハのボロン汚染消滅方法による工程の模式図である。
【図2】本発明のアニールウェーハのボロン汚染消滅方法を実施するための工程図の一例である。
【図3】実施例1のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布である。
【図4】実施例2のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布である。
【図5】実施例3のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布である。
【図6】実施例4のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布である。
【図7】比較例1のSR法で調べたウェーハの深さ方向のボロン濃度分布、抵抗率分布である。
【図8】ウェーハ表面ボロン濃度(CS )とバルク中のボロン濃度(CB )の比を水素ガス混合率に対応させたグラフである。
【図9】ウェーハ表面ボロン濃度(CS )とバルク中のボロン濃度(CB )を各々、水素ガス混合率に対応させてプロットしたグラフである。

Claims (3)

  1. 表面に自然酸化膜が形成され、さらに環境或いはアニール処理前ケミカル処理に由来するボロンが付着したシリコンウェーハのアニール処理に際して、不活性ガスへの水素ガスの混合率が5%乃至100%である混合ガス雰囲気下で昇温を行い、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理することを特徴とするアニールウェーハのボロン汚染消滅方法。
  2. 混合ガス雰囲気下での昇温時の処理温度が700乃至1200℃である請求項1に記載のアニールウェーハのボロン汚染消滅方法。
  3. 不活性ガスへの水素ガスの混合率が10%乃至30%である混合ガス雰囲気下で昇温を行う請求項1または2に記載のアニールウェーハのボロン汚染消滅方法。
JP2002252608A 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法 Pending JP2004095717A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002252608A JP2004095717A (ja) 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法
KR1020057003175A KR100686989B1 (ko) 2002-08-30 2003-08-28 어닐 웨이퍼의 보론 오염 소멸 방법
AU2003261789A AU2003261789A1 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination of annealed wafer
EP03791374A EP1548817B1 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination of annealed wafer
PCT/JP2003/010934 WO2004021428A1 (ja) 2002-08-30 2003-08-28 アニールウェーハのボロン汚染消滅方法
US10/525,442 US7199057B2 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination in annealed wafer
TW092123975A TW200406848A (en) 2002-08-30 2003-08-29 Method of eliminating boron contamination of annealed wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252608A JP2004095717A (ja) 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法

Publications (1)

Publication Number Publication Date
JP2004095717A true JP2004095717A (ja) 2004-03-25

Family

ID=31972751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002252608A Pending JP2004095717A (ja) 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法

Country Status (7)

Country Link
US (1) US7199057B2 (ja)
EP (1) EP1548817B1 (ja)
JP (1) JP2004095717A (ja)
KR (1) KR100686989B1 (ja)
AU (1) AU2003261789A1 (ja)
TW (1) TW200406848A (ja)
WO (1) WO2004021428A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法
US8153538B1 (en) 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150028A1 (en) * 2006-12-21 2008-06-26 Advanced Micro Devices, Inc. Zero interface polysilicon to polysilicon gate for semiconductor device
CN103311110B (zh) * 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法,晶体管的形成方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP2002100634A (ja) * 2000-09-21 2002-04-05 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore
JP2004072066A (ja) * 2002-08-06 2004-03-04 Siltron Inc アニールウェーハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
WO2001073838A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede de production pour une plaquette recuite

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP2002100634A (ja) * 2000-09-21 2002-04-05 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore
JP2004072066A (ja) * 2002-08-06 2004-03-04 Siltron Inc アニールウェーハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322875A (ja) * 2004-05-10 2005-11-17 Siltron Inc シリコンウェーハ及びその製造方法
JP2007318160A (ja) * 2004-05-10 2007-12-06 Siltron Inc シリコンウェーハ
JP2007329488A (ja) * 2004-05-10 2007-12-20 Siltron Inc シリコンウェーハの製造方法
US8153538B1 (en) 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles

Also Published As

Publication number Publication date
TWI303087B (ja) 2008-11-11
US20060148249A1 (en) 2006-07-06
US7199057B2 (en) 2007-04-03
EP1548817A1 (en) 2005-06-29
EP1548817A4 (en) 2007-08-01
KR100686989B1 (ko) 2007-02-26
WO2004021428A1 (ja) 2004-03-11
TW200406848A (en) 2004-05-01
KR20050058517A (ko) 2005-06-16
AU2003261789A1 (en) 2004-03-19
EP1548817B1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2000272995A (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
JP2019195020A (ja) 半導体シリコンウェーハの金属不純物除去方法
EP1251554A1 (en) Method of producing anneal wafer and anneal wafer
JPH11168106A (ja) 半導体基板の処理方法
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
JP2004095717A (ja) アニールウェーハのボロン汚染消滅方法
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
JP4822582B2 (ja) ボロンドープされたシリコンウエハの熱処理方法
JPS62123098A (ja) シリコン単結晶の製造方法
JP3422345B2 (ja) タングステン膜の形成方法
JP4259881B2 (ja) シリコンウエハの清浄化方法
JP2001274167A (ja) シリコン半導体基板およびその製造方法
JP2008227060A (ja) アニールウエハの製造方法
TWI619149B (zh) 磊晶層的形成方法
JP2019110221A (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JP3238957B2 (ja) シリコンウェーハ
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JP2002353149A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2000068279A (ja) シリコンウェーハの製造方法
JPH07165495A (ja) シリコンウエーハ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040402

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026