WO2004021428A1 - アニールウェーハのボロン汚染消滅方法 - Google Patents

アニールウェーハのボロン汚染消滅方法 Download PDF

Info

Publication number
WO2004021428A1
WO2004021428A1 PCT/JP2003/010934 JP0310934W WO2004021428A1 WO 2004021428 A1 WO2004021428 A1 WO 2004021428A1 JP 0310934 W JP0310934 W JP 0310934W WO 2004021428 A1 WO2004021428 A1 WO 2004021428A1
Authority
WO
WIPO (PCT)
Prior art keywords
boron
annealing
wafer
temperature
hydrogen gas
Prior art date
Application number
PCT/JP2003/010934
Other languages
English (en)
French (fr)
Inventor
So Ik Bae
Yoshinobu Nakada
Kenichi Kaneko
Original Assignee
Sumitomo Mitsubishi Silicon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corporation filed Critical Sumitomo Mitsubishi Silicon Corporation
Priority to EP03791374A priority Critical patent/EP1548817B1/en
Priority to AU2003261789A priority patent/AU2003261789A1/en
Priority to US10/525,442 priority patent/US7199057B2/en
Publication of WO2004021428A1 publication Critical patent/WO2004021428A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only

Definitions

  • the present invention relates to a method for eliminating boron contamination of annealed wafers. More specifically, in order to prevent boron deposits from diffusing into the inside of the wafer during high-temperature annealing, which causes a reduction in the yield of devices (semiconductor elements) due to changes in the electrical characteristics of the surface, the annealing immediately before the annealing is performed. On the method of eliminating boron contamination on wafer surfaces in Background technology
  • silicon wafers have been developed, called silicon wafers, in which silicon wafers are subjected to high-temperature treatment (anneal treatment) in an inert gas atmosphere to remove crystal defects near the surface.
  • anneal treatment high-temperature treatment
  • disadvantages of the annealing process include the following.
  • a natural oxide film is formed on the wafer surface before the annealing treatment, and furthermore, boron deposits derived from the environment to which the wafer is exposed or the chemical treatment for wafer cleaning performed before the annealing treatment (for example, BF 3 B 2 0 3, etc.) are present.
  • boron deposits diffuse into the wafer and the boron concentration near the surface increases. As a result, the electrical properties of the surface near the active area of the device change.
  • the device yield is reduced. ⁇ It is extremely difficult in practice to completely prevent boron from adhering to the wafer surface at the stage of making the wafer, and the method of eliminating boron contamination, that is, the boron concentration near the surface of the wafer accompanying the annealing treatment A method for preventing the increase was desired.
  • Japanese Patent Application Laid-Open No. 2002-010634 discloses an atmosphere containing a hydrogen gas in a silicon wafer.
  • a technology is disclosed in which heat treatment is performed to remove the attached boron before the natural oxide film is removed, and then heat treatment is performed in an inert gas atmosphere.
  • the hydrogen gas concentration in the atmosphere is preferably from 0.1% to about 4% or less, which is the lower limit of explosion.
  • the porone concentration on the surface of the annealed e-wafer tends to be still higher than that in the bulk, and was not always satisfactory. Disclosure of the invention
  • an object of the present invention is to provide a method for eliminating boron contamination accompanying the annealing treatment of wafers, wherein the boron concentration in the surface of the wafer and the boron concentration in the bulk can be made substantially equal. It is.
  • the method of eliminating boron contamination of annealed agent according to the present invention is characterized in that a natural oxide film is formed on the surface, and furthermore, an inert treatment is performed on the silicon wafer to which boron derived from the environment or chemical treatment before the annealing treatment is adhered.
  • the temperature is raised in a mixed gas atmosphere in which the mixing ratio of hydrogen gas to the gas is 5% to 100% to remove a natural oxide film containing boron, and then annealed in an inert gas atmosphere. It is characterized by the following.
  • Japanese Patent Application Laid-Open No. 2002-106634 discloses that a heat treatment is performed in an atmosphere containing hydrogen gas to remove the natural oxide film before removal.
  • a technique is disclosed in which boron is removed from the surface and then heat treatment is performed in an inert gas atmosphere.
  • the range from 0.1% to less than the lower explosion limit of about 4% is suitable. This is because it eliminates the need for a seal structure and explosion-proof equipment to increase the airtightness of the heat treatment furnace, and assumes that a normal pressure furnace is used. Therefore, no study has been made on gases with a hydrogen gas concentration of 5% or more.
  • the temperature range of the heat treatment is 900 to 110 ° C, which is inferred to be determined by the balance between the etching speed of the native oxide film and the vaporization and scattering of the deposited boron.
  • the present inventors studied a mixed gas of an inert gas and a hydrogen gas without limiting the hydrogen gas concentration, and as a result, raised the temperature in a mixed gas atmosphere having a hydrogen gas mixing ratio of 5% or more. Later, it was found that by performing an annealing treatment under an inert gas atmosphere, it was possible to obtain a desirable result that the surface boron concentration in the layer 18 was substantially equal to the boron concentration in the bulk. If the mixing ratio of hydrogen gas is lower than 5%, the surface boron concentration of A8 is much higher than the porosity in the bulk, which greatly changes the resistivity. A more preferable mixing ratio of hydrogen gas is 10% to 30%.
  • FIGS. 1A to 1C are schematic diagrams showing a process of removing an oxidized film containing boron and performing an annealing process under an inert gas atmosphere by the method for eliminating pollutants of pollen of an amorphous wafer according to the present invention.
  • Shown in FIG. 1A is a schematic view of a cross section of a polished polyether before polishing into a furnace. An oxide film is naturally formed on the surface, and boron is present on the oxide film surface and in the oxide film.
  • Fig. 1B shows the temperature rise stage after charging the furnace. Since the entire oxide film is removed in an atmosphere of a mixed gas of argon and hydrogen, pol- ones on the surface and in the oxide film are removed.
  • Fig. 1C shows the stage when the temperature rise is completed and the temperature reaches the annealing temperature. Under an inert gas atmosphere, an oxide film and No attached boron is present.
  • the processing temperature at the time of raising the temperature in the mixed gas atmosphere can be set at 700 ° C. to 1200 ° C.
  • FIG. 1A, FIG. IB and FIG. 1C are schematic views of the process according to the method for eliminating pollon contamination of annealed wafers of the present invention.
  • FIG. 2 is an example of a process chart for carrying out the boron contamination elimination method of the present invention.
  • FIG. 3 shows the boron concentration distribution and the resistivity distribution in the depth direction of the wafer examined by the SR method of Example 1.
  • FIG. 4 shows the boron concentration distribution and the resistivity distribution in the depth direction of the wafer examined by the SR method of Example 2.
  • FIG. 5 shows the boron concentration distribution and the resistivity distribution in the depth direction of the wafer examined by the SR method in Example 3.
  • FIG. 6 shows the boron concentration distribution and the resistivity distribution in the depth direction of the wafer examined by the SR method in Example 4.
  • FIG. 7 shows the boron concentration distribution and the resistivity distribution in the depth direction of the wafer measured by the SR method of Comparative Example 1.
  • FIG. 8 is a graph in which the ratio of the boron concentration (C s ) of boron surface to the boron concentration (C B ) in the pulp corresponds to the mixing ratio of hydrogen gas.
  • FIG. 9 is a graph plotting the boron concentration (C s ) and the boron concentration (C B ) in the bulk corresponding to the hydrogen gas mixing ratio.
  • argon gas is used as an inert gas.
  • a wafer is charged into an annealing furnace at 700 ° C. and purged using only argon gas.
  • the temperature is raised to 1200 ° C. at a rate of 5 ° C./min in a mixed gas atmosphere of argon and hydrogen at a predetermined ratio.
  • an anneal treatment is performed at 120 CTC for 1 hour in an atmosphere containing only argon gas.
  • An ingot grown and grown by the CZ method was cut out and polished (100) with a polycrystalline silicon wafer (PW) having a resistivity of 20 ⁇ cm and an oxygen concentration of 1 E 18 ato / cm 3 .
  • the diameter of 200: 11111? Mold Silicon wafer was used.
  • the wafer was washed twice with SC-1 (a mixture of ammonia, hydrogen peroxide, and water), washed with hydrochloric acid, and then put into an annealing furnace.
  • the test time in this clean room was about one week, and the test was conducted in a state where a natural oxide film was formed on the surface of the clean room and there was a deposit of boron.
  • the annealing process was performed according to the process shown in FIG. 2, but in the heating process, a mixed gas of hydrogen gas mixed with argon gas at a mixing ratio of 5% was used.
  • the resulting annealed wafers were examined for changes in boron concentration and resistivity in the depth direction near the surface of the wafer by the spreading resistance method (SR method).
  • SR method spreading resistance method
  • SIMS secondary ion mass spectrometry
  • An annealing treatment was carried out in the same manner as in Example 1 except that the temperature was raised using a mixed gas of a hydrogen gas and an argon gas at a mixing ratio of 25%, and the measurement was performed.
  • An annealing treatment was performed in the same manner as in Example 1 except that the temperature was raised using a mixed gas of a hydrogen gas mixed with argon gas at a mixing ratio of 50%, and the obtained annealing wafer was measured.
  • An annealing treatment was carried out in the same manner as in Example 1 except that the temperature was raised using 100% of hydrogen gas, and a measurement was performed on the obtained annealed wafer.
  • An annealing treatment was carried out in the same manner as in Example 1 except that the temperature was raised using a mixed gas having a mixing ratio of hydrogen gas to argon gas of 1%, and the obtained annealed wafer was measured.
  • FIGS. 3 to 7 show the boron concentration distribution and resistivity distribution in the depth direction of the sample A8 studied by the SR method in Examples 1 to 4 and Comparative Example 1.
  • FIG. Ueha surface Polo emission concentration (C s) a graph ratio of the (C S / C B) is made to correspond to the hydrogen gas concentration of boron concentration in the bulk (C B) shown in FIG. 8. Also, each of the C s and C B, shown in FIG. 9 a graph plotting in correspondence with the hydrogen gas mixing ratio.
  • a natural oxide film is formed on the surface, and furthermore, in the annealing treatment of the silicon wafer to which boron derived from the chemical treatment before the environment treatment or the annealing treatment is applied to the inert gas,
  • the temperature is raised in a mixed gas atmosphere in which the mixing ratio of hydrogen gas is 5% to 100%, a natural oxide film containing boron is removed, and an annealing treatment is performed in an inert gas atmosphere.

Abstract

アニール処理に伴うシリコンウェーハ表面近傍のボロン濃度増加を防止して、ウェーハの表面とバルク中のボロン濃度差を無くすことにより、シリコンウェーハのアニール処理に伴うボロン汚染を消滅させる方法を提供する。この方法は、表面に自然酸化膜が形成され、さらに環境或いはアニール処理前ケミカル処理に由来するボロンが付着したシリコンウェーハのアニール処理に際して、不活性ガスへの水素ガスの混合率が５％乃至１００％である混合ガス雰囲気下で昇温を行い、ボロンを含む自然酸化膜を除去した後、不活性ガス雰囲気下でアニール処理することからなる。

Description

¾m 糸田 β ァニールゥェ一ハのポロン汚染消滅方法 技 術 分 野
本発明は、 ァニールゥエーハのボロン汚染消滅方法に関する。 更に詳 しくは、 ゥエー八表面の電気特性の変化によるデバイス （半導体素子） の歩留まり低下の原因である高温ァニール処理時のボロン付着物のゥェ —ハ内部への拡散を防ぐために、 ァニール処理直前に行うゥェ一ハ表面 のボロン汚染消滅方法に関する。 背 景 技 術
デバイスの集積度が高くなると、 シリコンゥエーハ表面近傍の結晶欠 陥がデバイスの歩留まりに大きく影響する。 それゆえ、 結晶欠陥のない 高品質シリコンゥェ一ハが求められている。 このようなゥェ一ハとして、 従来、 ェピタキシャル成長を用いる方法が一般的であった。 近年、 シリ コンゥェ一ハを不活性ガス雰囲気下で高温処理 （ァニール処理） し、 表 面近傍の結晶欠陥を除去したァニールゥエー八と呼ばれるゥエー八が開 発されている。
しかしながらァニ一ル処理の欠点として、 以下のことが挙げられる。 ァニール処理前のゥエーハ表面には自然酸化膜が形成されており、 さら に、 ゥエー八が曝される環境或いはァニール処理前に行うゥェ一ハ洗浄 のためのケミカル処理に由来するボロン付着物 （例えば、 B F 3 B 2 0 3等） が存在している。 不活性ガス雰囲気下でのァニール処理に伴い、 ボロン付着物はゥエーハ内部に拡散し、 表面近傍のボロン濃度が増加す る。 その結果、 デバイスのアクティブ領域に近い表面の電気特性が変わ つてしまい、 デバイスの歩留まりが低下する。 ゥエーハ作成の段階で、 ゥェ一ハ表面へのボロンの付着を完全に防ぐのは、 事実上、 極めて困難 であり、 ボロン汚染の消滅方法、 即ち、 ァニール処理に伴うゥエーハ表 面近傍のボロン濃度増加の防止方法が望まれていた。
ゥェ一八表面近傍のボロン濃度を一定にし、 且つ結晶欠陥を除去する ために特開 2 0 0 2— 1 0 0 6 3 4号公報には、 シリコンゥェ一ハに対 し、 水素ガス含有雰囲気による熱処理を行うことにより、 自然酸化膜が 除去される前に付着ボロンを除去し、 その後不活性ガス雰囲気により熱 処理する技術が開示されている。 雰囲気中の水素ガス濃度としては、 0 1 %から爆発下限値である約 4 %以下が好適であるとしている。 しかし ながら、 この技術をもってしてもァニール処理したゥエーハ表面のポロ ン濃度はバルク中の濃度に比べて依然として高くなる傾向があり、 必ず しも満足のいくものではなかった。 発明の開示
上述した背景に鑑み、 本発明の目的は、 ゥェ一八の表面とバルク中の ボロン濃度をほぼ等しくすることができる、 ゥェ一ハのァニール処理に 伴うボロン汚染の消滅方法を提供することである。
即ち、 本発明によるァニールゥエー八のボロン汚染消滅方法は、 表面 に自然酸化膜が形成され、 さらに環境或いはァニール処理前ケミカル処 理に由来するボロンが付着したシリコンゥエーハのァニール処理に際し て、 不活性ガスへの水素ガスの混合率が 5 %乃至 1 0 0 %である混合ガ ス雰囲気下で昇温を行い、 ボロンを含む自然酸化膜を除去した後、 不活 性ガス雰囲気下でァニール処理することを特徴とするものである。
前述したように、 特開 2 0 0 2— 1 0 0 6 3 4号公報には、 水素ガス 含有雰囲気による熱処理を行うことにより、 自然酸化膜が除去される前 に付着ボロンを除去し、 その後不活性ガス雰囲気により熱処理する技術 が開示されているが、 水素ガス含有雰囲気中の水素ガス濃度としては、
0 . 1 %から爆発下限値である約 4 %以下が好適であるとしている。 こ れは、 熱処理炉の気密性を高めるシール構造や防爆設備を不要とし、 常 圧炉を使用することを前提としているためである。 従って、 水素ガス濃 度が 5 %以上のガスに関しては全く検討がなされていない。 また、 熱処 理の温度範囲は 9 0 0〜 1 1 0 0 °Cであり、 これは自然酸化膜のエッチ ング速度と付着ボロンの気化、 飛散との兼ね合いから決まると推論して いる。
本発明者らは、 水素ガス濃度を限定することなく、 不活性ガスと水素 ガスの混合ガスについて検討を行った結果、 水素ガス混合率が 5 %以上 の混合ガス雰囲気下で昇温を行った後、 不活性ガス雰囲気下でァニール 処理することでゥェ一八の表面ボロン濃度とバルク中のボロン濃度がほ ぼ等しくなるという望ましい結果が得られることが分かった。 水素ガス 混合率が 5 %より低いと、 ゥエー八の表面ボロン濃度はバルク中のポロ ン濃度に比べ極めて高くなり、 抵抗率を大きく変化させてしまう。 より 好ましい水素ガス混合率は、 1 0 %乃至 3 0 %である。
本発明のァニ一ルゥエーハのポロン汚染消滅方法により、 ボロンを含 む自然酸化膜を除去した後、 不活性ガス雰囲気下でァニール処理を行う 過程を表した模式図を図 1 A〜図 1 Cに示す。 図 1 Aはァ二一ル炉投入 前の研磨したポリシュト · ゥエー八の断面の模式図である。 表面には自 然酸化膜が形成され、 酸化膜表面及び酸化膜中にボロンが存在している。 図 1 Bはァ二一ル炉投入後の昇温段階である。 アルゴンと水素との混合 ガス雰囲気下、 酸化膜全体が除去されるので、 表面及び酸化膜中のポロ ンが除去される。 図 1 Cは昇温が完了し、 ァニール温度に到達した段階 である。 不活性ガス雰囲気下、 処理されるゥエー八表面には酸化膜及び 付着ボロンは存在していない。
また、 本発明では、 混合ガス雰囲気下での昇温時の処理温度を 7 0 0 °C乃至 1 2 0 0 °Cで行うことができる。 図面の簡単な説明
図 1 A、 図 I Bおよび図 1 Cは、 本発明のァニールゥエーハのポロン 汚染消滅方法による工程の模式図である。
図 2は、 本発明のァニールゥエー八のボロン汚染消滅方法を実施する ための工程図の一例である。
図 3は、 実施例 1の S R法で調べたゥェ一ハの深さ方向のボロン濃度 分布、 抵抗率分布である。
図 4は、 実施例 2の S R法で調べたゥエーハの深さ方向のボロン濃度 分布、 抵抗率分布である。
図 5は、 実施例 3の S R法で調べたゥェ一ハの深さ方向のボロン濃度 分布、 抵抗率分布である。
図 6は、 実施例 4の S R法で調べたゥェ一ハの深さ方向のボロン濃度 分布、 抵抗率分布である。
図 7は、 比較例 1の S R法で調べたゥエーハの深さ方向のボロン濃度 分布、 抵抗率分布である。
図 8は、 ゥエーハ表面ボロン濃度 （C s) とパルク中のボロン濃度 (CB) の比を水素ガス混合率に対応させたグラフである。
図 9は、 ゥエーハ表面ボロン濃度 （C s) とバルク中のボロン濃度 (CB) を各々、 水素ガス混合率に対応させてプロットしたグラフであ る。 発明を実施するための最良の形態 本発明の実施の形態について以下に説明する。 図 2は昇温、 ァニール 処理および付随する工程の温度、 ガス組成等のパラメ一夕を経時的に示 した工程図の一例である。
図 2について説明する。 ここでは、 不活性ガスとしてアルゴンガスを 使用している。 先ず、 7 0 0°Cでゥェ一ハをァニール炉に投入し、 アル ゴンガスのみを用いてパージする。 次いで所定の比率のアルゴンと水素 の混合ガス雰囲気下で、 5°C/分の速度で 1 2 0 0 °Cまで昇温する。 そ の後、 アルゴンガスのみの雰囲気とし、 1 2 0 CTCで 1時間、 ァニール 処理を行う。 _ 3°CZ分で 70 0 °Cまで降温後、 ァニール炉からゥェ一 八を取り出す。
以下に、 本発明を実施例を挙げて具体的に記述するが、 本発明はこれ らの実施例に制限されるものではない。
[実施例 1 ]
C Z方法により引上成長させたィンゴッ 卜から切り出して研磨した ( 1 0 0) 面方位のポリシュト · ゥエーハ （PW) で、 抵抗率 2 0 Ω c m、 酸素濃度 （ 1 E 1 8 a t o / c m3) 、 直径 2 0 0：11111の？型 シリコンゥェ一ハを使用した。 ゥエーハは S C— 1 (アンモニア、 過酸 化水素、 水の混合液） 洗浄を 2回行い、 塩酸洗浄した後、 ァニール炉に 投入した。 このゥェ一八のクリーンルーム内放置時間は約 1週間であり、 ゥェ一八表面に自然酸化膜が形成され、'ボロン付着物が存在する状態で 供試されている。 図 2の工程に従って、 ァニ一ル処理を行ったが、 昇温 工程については、 アルゴンガスへの水素ガスの混合率 5 %の混合ガスを 用いた。
得られたァニールゥエーハにっき、 広がり抵抗法 （S R法） によりゥ エーハ表面近傍の深さ方向のボロン濃度および抵抗率の変化を調べた。 また、 二次イオン質量分析法 （S I MS法） によりゥェ一ハ表面近傍の 深さ方向のボロン濃度の変化を調べた。
[実施例 2]
アルゴンガスへの水素ガスの混合率 2 5 %の混合ガスを用いて昇温し た以外は、 実施例 1と同様にしてァニール処理を行い、 得られたァニー ルゥェ一ハにっき測定を行った。
[実施例 3]
アルゴンガスへの水素ガスの混合率 5 0 %の混合ガスを用いて昇温し た以外は、 実施例 1と同様にしてァニール処理を行い、 得られたァニー ルゥエーハにつき測定を行つた。
[実施例 4]
水素ガス 1 0 0 %を用いて昇温した以外は、 実施例 1と同様にしてァ ニール処理を行い、 得られたァニールゥエーハにっき測定を行った。
[比較例 1]
アルゴンガスへの水素ガスの混合率 1 %の混合ガスを用いて昇温した 以外は、 実施例 1と同様にしてァニール処理を行い、 得られたァニール ゥエーハにっき測定を行った。
実施例 1〜4、 および比較例 1の S R法で調べたゥエー八の深さ方向 のボロン濃度分布、 抵抗率分布を図 3〜図 7に示す。 ゥエーハ表面ポロ ン濃度 （Cs) とバルク中のボロン濃度 （CB) の比 （CS/CB) を水 素ガス濃度に対応させたグラフを図 8に示す。 また、 Csと CBを各々、 水素ガス混合率に対応させてプロットしたグラフを図 9に示す。
これらの結果から、 昇温時の混合ガス中の水素ガス混合率が 5 %以上 あれば、 Csと CBとの間に大きな差はないことが分かった。 抵抗率に 関しても同様のことが言える。 また、 図 9から混合ガス中の水素ガス混 合率が 1 0乃至 3 0 %であれば Csと CBとの間に殆ど差がない結果と なっており、 この範囲が、 さらに好ましい水素ガスの混合率の範囲であ ることが分かる。 一方、 水素ガス混合率が 5 %より低いと、 C sは C B に比べ極めて高くなり、 抵抗率を大きく変化させてしまうことが分かつ た。 このことから、 本発明の目的を達成するためには昇温時の混合ガス 中の水素ガス混合率は 5 %以上必要であり、 好ましくは 1 0乃至 3 0 % であると言える。
実施例 1〜 4、 および比較例 1の S I M S法で調べたゥエーハの深さ 方向のボロン濃度分布は、 上述の S R法で調べたボロン濃度分布の結果 と同じ傾向を示した。 また、 混合ガス中の水素ガス混合率 2 5 %のサン プルがポ口ン濃度分布が最もフラットであり、 好ましいことが分かった。 水素ガス混合率 5 0 %以上では表面ボロン濃度が減少する傾向にあり、 混合ガス中のより好ましい水素ガス混合率は 1 0乃至 3 0 %であるとし た上述の結果とも一致した。 産業上の利用可能性
以上に述べたように、 本発明によれば、 表面に自然酸化膜が形成され、 さらに環境或いはァニール処理前ケミカル処理に由来するボロンが付着 したシリコンゥェ一ハのァニール処理に際して、 不活性ガスへの水素ガ スの混合率が 5 %乃至 1 0 0 %である混合ガス雰囲気下で昇温を行い、 ボロンを含む自然酸化膜を除去した後、 不活性ガス雰囲気下でァニール 処理することにより、 ァニ一ルゥェ一ハの表面とバルク中のボロン濃度 差が発生しない。 その結果、 ゥエーハ表面の電気特性が変化することが 無く、 デバイスの歩留まり低下を確実にかつ効果的に防ぐことができる。

Claims

言青求 の 範囲
1 . 表面に自然酸化膜が形成され、 さらに環境或いはァニール処 理前ケミカル処理に由来するボロンが付着したシリコンゥエーハのァ二 —ル処理に際して、 不活性ガスへの水素ガスの混合率が 5 %乃至 1 0 0 %である混合ガス雰囲気下で昇温を行い、 ボロンを含む自然酸化膜を除 去した後、 不活性ガス雰囲気下でァニール処理することを特徴とするァ ニールゥエーハのポロン汚染消滅方法。
2 . 混合ガス雰囲気下での昇温時の処理温度が 7 0 0乃至 1 2 0 o t:である請求の範囲第 1項に記載のァニールゥエーハのポロン汚染消 滅方法。
3 . 不活性ガスへの水素ガスの混合率が 1 0 %乃至 3 0 %である 混合ガス雰囲気下で昇温を行う請求の範囲第 1項または第 2項に記載の ァニールゥェ一ハのポロン汚染消滅方法。
PCT/JP2003/010934 2002-08-30 2003-08-28 アニールウェーハのボロン汚染消滅方法 WO2004021428A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03791374A EP1548817B1 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination of annealed wafer
AU2003261789A AU2003261789A1 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination of annealed wafer
US10/525,442 US7199057B2 (en) 2002-08-30 2003-08-28 Method of eliminating boron contamination in annealed wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002252608A JP2004095717A (ja) 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法
JP2002/252608 2002-08-30

Publications (1)

Publication Number Publication Date
WO2004021428A1 true WO2004021428A1 (ja) 2004-03-11

Family

ID=31972751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010934 WO2004021428A1 (ja) 2002-08-30 2003-08-28 アニールウェーハのボロン汚染消滅方法

Country Status (7)

Country Link
US (1) US7199057B2 (ja)
EP (1) EP1548817B1 (ja)
JP (1) JP2004095717A (ja)
KR (1) KR100686989B1 (ja)
AU (1) AU2003261789A1 (ja)
TW (1) TW200406848A (ja)
WO (1) WO2004021428A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US20080150028A1 (en) * 2006-12-21 2008-06-26 Advanced Micro Devices, Inc. Zero interface polysilicon to polysilicon gate for semiconductor device
US8153538B1 (en) * 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles
CN103311110B (zh) 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法，晶体管的形成方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP2002100634A (ja) * 2000-09-21 2002-04-05 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
KR100714528B1 (ko) * 2000-03-29 2007-05-07 신에쯔 한도타이 가부시키가이샤 어닐웨이퍼의 제조방법
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP2002100634A (ja) * 2000-09-21 2002-04-05 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法およびアニールウェーハ
WO2002052632A1 (fr) * 2000-12-22 2002-07-04 Komatsu Denshi Kinzoku Kabushiki Kaisha Procede de traitement thermique de plaquettes de silicium dopees au bore

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1548817A4 *

Also Published As

Publication number Publication date
KR100686989B1 (ko) 2007-02-26
US7199057B2 (en) 2007-04-03
EP1548817A4 (en) 2007-08-01
KR20050058517A (ko) 2005-06-16
EP1548817A1 (en) 2005-06-29
EP1548817B1 (en) 2012-05-30
JP2004095717A (ja) 2004-03-25
TW200406848A (en) 2004-05-01
US20060148249A1 (en) 2006-07-06
AU2003261789A1 (en) 2004-03-19
TWI303087B (ja) 2008-11-11

Similar Documents

Publication Publication Date Title
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
EP1251554B1 (en) Method of producing an annealed wafer
WO2004021428A1 (ja) アニールウェーハのボロン汚染消滅方法
JP5097332B2 (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
JPH08148552A (ja) 半導体熱処理用治具及びその表面処理方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
US7754585B2 (en) Method of heat treatment of silicon wafer doped with boron
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
WO2001073838A1 (fr) Procede de production pour une plaquette recuite
JPS62123098A (ja) シリコン単結晶の製造方法
JP4259881B2 (ja) シリコンウエハの清浄化方法
Hofmann et al. Acceleration Factors for the Decomposition of Thermally Grown SiO2 Films
JP2008227060A (ja) アニールウエハの製造方法
WO2001069666A1 (fr) Procede de fabrication d'une plaquette miroir en silicium, plaquette miroir en silicium et four de traitement thermique
JP2006032752A (ja) Ｓｉｍｏｘ基板の製造方法
JP2001102386A (ja) 半導体ウエハの製造方法
JP2001044206A (ja) シリコンウェーハの熱処理方法
JP2002043239A (ja) 半導体ウェーハ熱処理用治具およびその製造方法
JPH0855805A (ja) 半導体シリコンウェハの処理方法
JP2002324802A (ja) アニールウェーハの製造方法
JP2005086106A (ja) ウェーハの金属汚染評価方法
JPS6296349A (ja) 半導体熱処理用石英ガラス反応管
JP2001267263A (ja) 半導体シリコン基板の不純物拡散方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003791374

Country of ref document: EP

Ref document number: 1020057003175

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057003175

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003791374

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006148249

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10525442

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10525442

Country of ref document: US