TW200406848A - Method of eliminating boron contamination of annealed wafer - Google Patents

Method of eliminating boron contamination of annealed wafer Download PDF

Info

Publication number
TW200406848A
TW200406848A TW092123975A TW92123975A TW200406848A TW 200406848 A TW200406848 A TW 200406848A TW 092123975 A TW092123975 A TW 092123975A TW 92123975 A TW92123975 A TW 92123975A TW 200406848 A TW200406848 A TW 200406848A
Authority
TW
Taiwan
Prior art keywords
boron
wafer
annealing
hydrogen
annealed
Prior art date
Application number
TW092123975A
Other languages
English (en)
Other versions
TWI303087B (zh
Inventor
So-Ik Bae
Kenichi Kaneko
Yoshinobu Nakada
Original Assignee
Sumitomo Mitsubishi Silicon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon filed Critical Sumitomo Mitsubishi Silicon
Publication of TW200406848A publication Critical patent/TW200406848A/zh
Application granted granted Critical
Publication of TWI303087B publication Critical patent/TWI303087B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

200406848 ⑴ 玖、發明說明 [發明所屬之技術領域】 本發明係關於退火晶圓之硼污染消滅方法。更詳細 爲關於:爲了防止由於晶圓表面的電氣特性的變化所致的 裝置(半導體元件)的產品率降低原因之高溫退火處理時 的硼附著物往晶圓內部擴散,在退火處理前所進行的晶圓 表面之硼污染消滅方法。 【先前技術】 裝置的集成度一變高,矽晶圓表面附近的結晶缺陷 會大爲影響裝置的產品率。因此,沒有結晶缺陷的高品質 矽晶圓乃被需求著。此種晶圓在以往一般係使用磊晶成長 方法。近年來,在惰性氣體環境下高溫處理(退火處理) 石夕晶圓,以去除表面附近的結晶缺陷之稱爲退火晶圓的晶 圓正被開發中。 但是,退火處理之缺點,可舉以下各點。在退火處 理前的晶圓表面形成自然氧化膜,另外,存在來自晶圓所 暴露的環境或者退火處理前所進行的晶圓淸洗用的化學處 理的硼附著物(例如,BF3或B2〇3等)。伴隨在惰性氣 體環境下的退火處理,硼附著物擴散於晶圓內部,表面附 近的硼濃度增加。其結果變成接近裝置的主動區域之表面 的電氣特性改變,裝置的產品率降低。在晶圓製作階段中 ,要完全防止硼對於晶圓表面的附著,事實上即爲困難, 乃期望硼污染的消滅方法,即伴隨退火處理之晶圓表面附 -5- (2) (2)200406848 近的硼濃度增加的防止方法。 爲了使晶圓表面附近的硼濃度維持一定,而且’去 除結晶缺陷,在日本專利特開2 0 0 2 - 1 0 0 6 3 4號公報中,揭 示對於矽晶圓,藉由進行以含有氫氣之環境的熱處理’在 自然氧化膜被去除前,去除附著硼,之後,藉由在惰性氣 體環境以進行熱處理之技術。環境中的氫氣濃度,以由 〇 . 1 %至爆炸下限値的約4 %以下爲適當。但是,即使利用 此技術,退火處理過的晶圓表面之硼濃度與塊材(bulk ) 中的濃度相比,依然有變高的傾向,不一定能滿足要求。 【發明內容】 本發明所欲解決之課題在於提供:有鑑於上述背景 ’可使晶圓的表面和塊材中的硼濃度幾乎相等的伴隨晶圓 的退火處理的硼污染消滅方法。 [解決課題用手段] 即依據本發明之退火晶圓之硼污染消滅方法,#特 徵爲:在表面形成自然氧化膜,另外,來自環境或考退火 處理前化學處理之硼附著的矽晶圓之退火處理時,於氫氣 對於惰性氣體的混合率爲5%至1 00%的混合氣體環境下進 行升溫,去除含硼之自然氧化膜後,在惰性氣體環境下予 以退火處理。 如上述般,在日本專利特開20〇2 - 1 006 3 4號公報中 ’雖然揭示:藉由進行含氫氣環境的熱處理,以去除自然 -6- (3) (3)200406848 氧化膜前,先去除附著硼,之後,藉由惰性氣體環境以進 行熱處理之技術,但是含氫氣環境中的氫氣濃度,以由 0.1 %至爆炸下限値的約4 %以下爲適當。此係以不需要提 高熱處理爐的氣密性之密封構造或防爆設備,以使用長壓 爐爲前提之故。因此,關於氫氣濃度在5 %以上的氣體, 完全未檢討到。另外,熱處理的溫度範圍爲 9 0 0〜1 1 〇 〇 °C ’此推測係由兼顧自然氧化膜的蝕刻速度和附著硼的氣化 、飛散所決定。 本發明者們就不限定氫氣濃度,對於惰性氣體和氫 氣的混合氣體進行檢討,結果知道,在氫氣混合率爲5 % 以上的混合氣體環境下進行升溫後,於惰性氣體環境下進 行退火處理,則可獲得晶圓的表面硼濃度和塊材中的硼濃 度幾乎成爲相等之期望的結果。氫氣混合率如低於5 %, 則晶圓的表面硼濃度與塊材中的硼濃度相比,變得極高, 電阻率大爲改變。更好之氫氣混合比爲10%至30%。 第1圖之(a)〜(c)係表示藉由本發明之退火晶圓之硼 污染消滅方法,在去除含硼之自然氧化膜後,於惰性氣體 環境下進行退火處理之過程的模型圖。第1 ( a )圖係退 火爐投入前的硏磨拋光晶圓的剖面模型圖,在表面形成自 然氧化膜,於氧化膜表面以及氧化膜中存在硼。(b )係 退火爐投入後的升溫階段。氬氣和氫氣的混合環境下’氧 化膜全體被去除之故,表面以及氧化膜中的硼被去除° ( 〇係升溫完了,到達退火溫度的階段。在惰性氣體環境 下被處理的晶圓表面,並不存在氧化膜以及附著硼。 -7- (4) 200406848 另外,在本發明中,可以在700 t至1 200 °C 合氣體環境下的升溫時的處理溫度。 【實施方式】 以下,說明本發明之實施形態。第2圖係時 示升溫、退火處理以及附隨工程的溫度、氣體組成 數的工程圖之一例。 說明第2圖。此處,惰性氣體係使用氬氣。 在7 0 0 °C將晶圓投入退火爐,只使用氬氣進行吹洗 ,在特定比率的氬氣和氫氣的混合氣體環境下,以 分的速度升溫至1 200 °C。之後,設爲只爲氬氣的 以1 2 0 0 °C進行1小時的退火處理。以-3 °C /分, 700°C後,由退火爐取出晶圓。 以下,舉實施例而具體敘述本發明,本發明 限於這些實施例。 [實施例1] 使用由藉由CZ法(柴可拉斯基法)所上拉成 錠進行切片並予以硏磨(1 〇 〇 )面方位的拋光晶圓 ,電阻率 20 0 Ω cm、氧氣濃度(1 El 5 atom/cm3 ) 20 0mm的P型矽晶圓。晶圓以SC-1 (氨、過氧化氫 混合液)淸洗2次,鹽酸淸洗後,投入退火爐。此 置潔淨室的時間爲約1星期,在晶圓表面形成自紫 ,以硼附著物存在的狀態提供測試。依據第2圖的 進行混 序地顯 等之參 首先, 。接著 5°C / 環境, 降溫至 並不受 者的矽 (PW ) 、直徑 、水的 晶圓放 氧化膜 工程’ -8- (5) (5)200406848 進行退火處理,關於升溫工程,則使用氫氣對於氬氣的混 合率5%的混合氣體。 關於所獲得的退火晶圓,藉由擴展電阻法(SR法) 調查晶圓表面附近的深度方向的硼濃度以及電阻率的變化 。另外,藉由二次離子質量分析法(SIM S法)調查晶圓 表密附近的深度方向的硼濃度的變化。 [實施例2] 利用氫氣對於氬氣的混合率2 5 %的混合氣體予以升 溫以外,與實施例1同樣地進行退火處理,就所獲得的退 火晶圓進行測量。 [實施例3] 利用氫氣對於氬氣的混合率5 0 %的混合氣體予以升 溫以外,與實施例1同樣地進行退火處理,就所獲得的退 火晶圓進行測量。 [實施例4] 利用氫氣1 〇〇%予以升溫以外,與實施例1同樣地進 行退火處理,就所獲得的退火晶圓進行測量。 [比較例1] 利用氫氣對於氬氣的混合率1 %的混合氣體予以升溫 以外,與實施例1同樣地進行退火處理,就所獲得的退火 (6) 200406848 晶圓進行測量。 第3圖〜第7圖係顯示實施例1〜4以及比較例 利用S R法所調查的晶圓深度方向的硼濃度分布、電 分布。第8圖則顯示使晶圓表面硼濃度(C s )和塊材 硼濃度(CB )的比(Cs/CB )對應氫氣濃度之曲線。 ,第9圖顯示將Cs和CB各對應氫氣混合率所描繪 線。 由這些結果,升溫時的混合氣體中的氫氣混合 在5 %以上,知道在C s和C b之間沒有大的差異。關 阻率也是同樣。另外,由第9圖,混合氣體中的氫氣 率如爲1 〇至3 0 %,則在C s和C b之間幾乎沒有差, 此範圍爲更好的氫氣混合率之範圍。另一方面,氫氣 率如低於5%,則Cs和CB相比,則變得極爲高,得 阻率大爲改變。由此,爲了達成本發明之目的,升溫 混合氣體中的S氣混合率需要5%以上,更好爲10至 〇 實施例1〜4以及比較例1的利用s IM S法所調 晶圓深度方向的硼濃度分布與以上述的S R法所調查 濃度分布的結果顯不相同傾向。另外,混合氣體中的 混合率25 %的樣本,其硼濃度分布最平直,知道更好 氫氣混合率5 0 %以上時,表面硼濃度有減少傾向,混 體中的更好的氫氣混合率與1 0至3 0 %之上述結果也 1的 阻率 中的 另外 的曲 率如 於電 混合 知道 混合 知電 時的 3 0% 查的 的硼 氫氣 。在 合氣 一致 -10- (7) (7)200406848 [發明效果] 如以上敘述般,如依據本發明,在表面形成自然氧 化膜,另外,來自環境或者退火處理前化學處理之硼附著 的矽晶圓之退火處理時,於氫氣對於惰性氣體的混合率爲 5%至100%的混合氣體環境下進行升溫,去除含硼之自然 氧化膜後,在惰性氣體環境下予以退火處理,藉此,不會 產生退火晶圓的表.面和塊材中的硼濃度差。其結果爲,晶 圓表面的電氣特性沒有變化,可以確實而且有效防止裝置 的產品率降低。 【圖式簡單說明】 第1圖係藉由本發明之退火晶圓之硼污染消滅方法的 工程模型圖。 第2圖係實施本發明之退火晶圓之硼污染消滅方法用 的工程圖之一例。 第3圖係實施例1的以S R法所調查的晶圓深度方向 的硼濃度分布、電阻率分布° 第4圖係實施例2的以S R法所調查的晶匱1深度方向 的硼濃度分布、電阻率分布° 第5圖係實施例3的以SR法所調查的晶圓深度方向 的硼濃度分布、電阻率分布° 第6圖係實施例4的以SR法所調查的晶圓深度方向 的硼濃度分布、電阻率分布° 第7圖係比較例1的以SR法所調查的晶圓深度方向 -11 - (8) 200406848 的硼濃度分布、電阻率分布。 第8圖係使晶圓表面硼濃度(Cs )和塊材中的硼濃度 (C b )的比與氫氣混合率對應的曲線。 第9圖係使晶圓表面硼濃度(Cs )和塊材中的硼濃度 (CB )各對應氫氣混合率所描繪之曲線。 -12-

Claims (1)

  1. 200406848 Π) 拾、申請專利範圍 1 · 一種退火晶圓之硼污染消滅方法,其特徵爲: 在表面形成自然氧化膜’另外’來自環境或者退火 處理前化.學處理之硼附著的矽晶圓之退火處理時,於氫氣 ― 對於惰性氣體的混合率爲5%至1 00%的混合氣體環境下進 - 行升溫,去除含硼之自然氧化膜後,在惰性氣體環境下予 以退火處理。 2 ·如申請專利範圍第1項記載之退火晶圓之硼污染 & 消滅方法,其中,在混合氣體環境下的升溫時的處理溫度 爲 700 至 1200 °C。 3 ·如申請專利範圍第1項或考第2項記載之退火晶圓 之硼污染消滅方法,其中,在氫氣對於惰性氣體的混合率 爲1 0 %至3 0 %之混合氣體環境下進行升溫。 -13-
TW092123975A 2002-08-30 2003-08-29 Method of eliminating boron contamination of annealed wafer TW200406848A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002252608A JP2004095717A (ja) 2002-08-30 2002-08-30 アニールウェーハのボロン汚染消滅方法

Publications (2)

Publication Number Publication Date
TW200406848A true TW200406848A (en) 2004-05-01
TWI303087B TWI303087B (zh) 2008-11-11

Family

ID=31972751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092123975A TW200406848A (en) 2002-08-30 2003-08-29 Method of eliminating boron contamination of annealed wafer

Country Status (7)

Country Link
US (1) US7199057B2 (zh)
EP (1) EP1548817B1 (zh)
JP (1) JP2004095717A (zh)
KR (1) KR100686989B1 (zh)
AU (1) AU2003261789A1 (zh)
TW (1) TW200406848A (zh)
WO (1) WO2004021428A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250234A (zh) * 2010-12-09 2013-08-14 Memc电子材料有限公司 用于将具有平坦掺杂物深度状况的半导体晶片退火的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US20080150028A1 (en) * 2006-12-21 2008-06-26 Advanced Micro Devices, Inc. Zero interface polysilicon to polysilicon gate for semiconductor device
CN103311110B (zh) 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法,晶体管的形成方法
CN106024586B (zh) * 2016-06-23 2018-07-06 扬州扬杰电子科技股份有限公司 一种碳化硅表面清洁方法
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP4264213B2 (ja) * 2000-03-29 2009-05-13 信越半導体株式会社 アニールウェーハの製造方法
JP3893608B2 (ja) * 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Sumco Techxiv株式会社 ボロンドープされたシリコンウエハの熱処理方法
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103250234A (zh) * 2010-12-09 2013-08-14 Memc电子材料有限公司 用于将具有平坦掺杂物深度状况的半导体晶片退火的方法

Also Published As

Publication number Publication date
JP2004095717A (ja) 2004-03-25
WO2004021428A1 (ja) 2004-03-11
TWI303087B (zh) 2008-11-11
EP1548817B1 (en) 2012-05-30
EP1548817A1 (en) 2005-06-29
AU2003261789A1 (en) 2004-03-19
US20060148249A1 (en) 2006-07-06
KR20050058517A (ko) 2005-06-16
KR100686989B1 (ko) 2007-02-26
EP1548817A4 (en) 2007-08-01
US7199057B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
JP5976013B2 (ja) Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体
JP2014508405A5 (zh)
JP2019186449A (ja) エピタキシャルウェーハの製造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
CN107210222B (zh) 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
CN100501922C (zh) Simox基板的制造方法
TW200406848A (en) Method of eliminating boron contamination of annealed wafer
JP5090682B2 (ja) 半導体基板の処理方法
KR101146210B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
US7754585B2 (en) Method of heat treatment of silicon wafer doped with boron
JPS62123098A (ja) シリコン単結晶の製造方法
JP4259881B2 (ja) シリコンウエハの清浄化方法
JPH05326467A (ja) 半導体基板及びその製造方法
JP2008227060A (ja) アニールウエハの製造方法
KR20140118905A (ko) 실리콘 부재 및 실리콘 부재의 제조 방법
JPS59227128A (ja) 半導体基体の酸化法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2005086106A (ja) ウェーハの金属汚染評価方法
JP2001267263A (ja) 半導体シリコン基板の不純物拡散方法
KR20210014956A (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
TW486745B (en) Silicon wafer and method of valuating silicon wafer and method of manufacturing silicon wafer
JPH05217902A (ja) 熱処理装置
CN109872941A (zh) 一种硅片的处理方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent