JP5976013B2 - Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 - Google Patents

Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 Download PDF

Info

Publication number
JP5976013B2
JP5976013B2 JP2013551383A JP2013551383A JP5976013B2 JP 5976013 B2 JP5976013 B2 JP 5976013B2 JP 2013551383 A JP2013551383 A JP 2013551383A JP 2013551383 A JP2013551383 A JP 2013551383A JP 5976013 B2 JP5976013 B2 JP 5976013B2
Authority
JP
Japan
Prior art keywords
silicon
device layer
layer
sacrificial oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013551383A
Other languages
English (en)
Other versions
JP2014508405A (ja
JP2014508405A5 (ja
Inventor
アレクシス・グラッベ
ローレンス・ピー・フラナリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc, MEMC Electronic Materials Inc filed Critical SunEdison Inc
Publication of JP2014508405A publication Critical patent/JP2014508405A/ja
Publication of JP2014508405A5 publication Critical patent/JP2014508405A5/ja
Application granted granted Critical
Publication of JP5976013B2 publication Critical patent/JP5976013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本出願は、２０１１年１月３１日に出願された米国仮特許出願第61/437,993号（参照により本明細書に組み込まれる）の優先権の利益を主張する。
本願の開示の分野は、シリコンオンインシュレータ構造体の製造方法、とりわけ、デバイス層中の減少した金属含有量を有するシリコンオンインシュレータ構造体の製造方法に関する。本願の開示は、また、このような方法によって製造されるシリコンオンインシュレータ構造体にも関する。
シリコンオンインシュレータ構造体（「ＳＯＩ構造」は本明細書において「ＳＯＩウエハ」または「ＳＯＩ基材」と呼ばれてもよい）は、一般に、ハンドルウエハ、シリコン層（「デバイス層」としても特徴付けられる）、およびハンドルウエハとシリコン層の間の誘電層（例えば、酸化物層）を含む。ＳＯＩ構造体の頂シリコン層内で作製されるトランジスタは、バルクシリコンウエハ上で作製されるトランジスタと比較して、より速く信号を切り替え、より低い電圧で動き、バックグランドの宇宙線粒子からの信号ノイズにずっと悪影響を受けにくい。それぞれのトランジスタは、二酸化シリコンの完全層によってその隣から隔離されている。これらのトランジスタは、一般に、「ラッチアップ」問題に影響を受けず、バルクシリコンウエハ上で作製されるトランジスタよりも、近接して間隔が置かれ得る。ＳＯＩ構造体上への回路の作製は、より小型の回路設計を可能にし、ウエハ１つにつきより多くのチップを得ることによって、生産性を向上させる。
汚染は、得られる一体化回路の収率低下をもたらし得るので、半導体ウエハにおける金属汚染は有害である。より小さなデバイス、より速い動作速度およびより低製造コストを伴うデバイスへの傾向の観点から、金属汚染はますます懸念されるようになっている。ウエハ研磨、洗浄、結合強度向上熱処理、エピタキシー、酸化ストリップ、プラズマ活性、ウエット化学エッチング、気相化学エッチング、高温アニール、イオン注入、酸化などを含む多くの加工工程において、金属汚染は半導体ウエハ内に導入され得る。層移動により作製されるＳＯＩウエハは、デバイス層が薄く、３つの表面を洗浄する必要があるので、金属汚染に影響されやすい。より薄いバルクウエハに対してより高い濃度で、薄いデバイス層内に表面汚染が拡散し得る。
減少した金属含有量を有する半導体ウエハ、とりわけ、そのデバイス層中の減少した金属含有量を有するシリコンオンインシュレータ構造体への継続的な要望が存在する。このようなウエハを製造する方法への継続的な要求もまた存在する。
本開示の１つの態様は、シリコンオンインシュレータ（絶縁体上シリコン）構造体の金属含有量の減少方法に関する。シリコンオンインシュレータ構造体は、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコン層の間の誘電層を含む。誘電層とシリコンデバイス層は、誘電層とシリコンデバイス層の間の界面を形成する。犠牲酸化物層を、シリコンデバイス層の前表面上に形成する。犠牲酸化物層とシリコンデバイス層は、犠牲酸化物層とシリコンデバイス層の間の界面を形成する。金属原子をデバイス層中に均一に分散させるのに充分な時間ｔ１にわたって、デバイス層中に存在する全ての金属析出物を溶解するのに充分な温度Ｔ１に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱する。温度Ｔ１は、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満である。金属原子を、犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに溶解させるように、Ｔ１から、金属原子がＲの平均冷却速度においてシリコン中で実質的に動かない温度Ｔ２に、シリコンオンインシュレータ構造体を冷却する。冷却速度は、冷却中にシリコンデバイス層中で金属析出が実質的に生じないように充分に顕著に高い。犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を、シリコンオンインシュレータ構造体から除去する。
本開示の更なる態様は、ハンドルウエハ、シリコンデバイス層、ハンドルウエハとシリコンデバイス層の間の誘電層、犠牲酸化物層を有するシリコンオンインシュレータ構造体に関する。シリコンデバイス層は、第１表面において誘電層に結合されており、第２表面において犠牲酸化物層に結合されており、該第２表面は、犠牲酸化物−シリコンデバイス層界面を形成している。デバイス層は、第１種の金属原子を含み、第１種の金属原子の少なくとも約５０％が、界面においてデバイス層中に位置している。
本開示の別の態様は、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層の間の誘電層を有するシリコンオンインシュレータ構造体に関する。誘電層とシリコンデバイス層は、誘電層とシリコンデバイス層の間に界面を形成する。シリコンオンインシュレータ構造体は、シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層の間の界面を形成することにより減少するデバイス層中の金属量を有する。金属原子をデバイス層中に均一に分散させるのに充分な時間ｔ１にわたって、デバイス層中に存在する全ての金属析出物を溶解させるのに充分な温度Ｔ１に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱する。温度Ｔ１は、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満である。金属原子を、犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面に溶解させるように、Ｔ１から、金属原子がＲの平均冷却速度においてシリコン中で実質的に動かない温度Ｔ２に、シリコンオンインシュレータ構造体を冷却する。冷却速度は、冷却中にシリコンデバイス層中で金属析出が実質的に生じないように充分に顕著に高い。犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を、シリコンオンインシュレータ構造体から除去する。シリコンデバイス層は、デバイス層中の金属量が減少した後に、第１種の金属を、温度Ｔ１におけるシリコン中の金属溶解限界以下において含む。
本開示の上述した態様に関して記載される特徴の様々な改良が存在する。更なる特徴が、同様に、本開示の上述した態様に組み込まれてもよい。これらの改良と付加的な特徴が、独立してまたは任意の組み合わせで存在してよい。例えば、本開示の任意の例示的な実施形態に対して以下に示される様々な特徴が、本開示の上述した任意の態様に、単独でまたは任意の組み合わせで、組み込まれてよい。
図１は、ドナーウエハ上に設置される誘電層を有するドナーウエハの断面図である。 図２は、ドナーウエハと、ハンドルウエハに結合した誘電層の断面図である。 図３は、離層平面においてドナーウエハを離層する際のＳＯＩ構造体の断面図である。 図４は、ＳＯＩ構造体上に設置される犠牲酸化物層を有するＳＯＩ構造体である。 図５は、シリコン中のニッケルの溶解度を温度の関数として示すグラフである。 図６は、シリコンデバイス層において金属原子のマイグレーションを示すＳＯＩ構造体の概略図である。 図７は、実施例１に従って処理される間のウエハの温度プロファイルを示すグラフである。
対応する参照符号は、図面全体にわたって対応する部分を示す。
本開示によれば、第１工程Ｓ１におけるシリコンオンインシュレータ構造体表面上に犠牲酸化物層を形成することによって、シリコンオンインシュレータ構造体のデバイス層における金属含有量が減少され得る。
図６に概略的に示すように、工程Ｓ２において、特定の金属汚染（例えば、ニッケル析出物）が充分な時間をかけて溶解して金属原子がデバイス層中に均一に分散する温度に、構造体を加熱する。
工程Ｓ３において、金属原子が、犠牲酸化物層とデバイス層の間の界面においてマイグレートするようにおよび「ピン止め（pinned）」されるように、ＳＯＩ構造体の冷却速度が制御される。
工程Ｓ４において、デバイス層中の汚染濃度を減少するように、犠牲酸化物層と、界面における金属原子を、エッチングすることによって除去する。
方法が、デバイス層中の金属濃度を更に減少するように、１以上の付加的なサイクルで繰り返され得る。
多層構造体、とりわけ、シリコンオンインシュレータ構造体、およびシリコンオンインシュレータ構造体の製造方法は、当業者により一般に既知である（例えば、米国特許第5,189,500号、5,436,175号および6,790,747号を参照されたい。それぞれは、全ての関連するおよび一貫性のある目的のために、参照により本明細書に組み込まれる）。
多層構造体を製造する例示的な処理において、２つの分離構造体を、準備し、結合界面に沿って一体に結合し、次いで分離平面に沿って離層（即ち、劈開）し、該分離平面は、結合界面とは異なり、注入技術によって形成されてよい。
一方の構造体は、一般に「ハンドル」ウエハ（または構造体）と呼ばれ、他方は、「ドナー」ウエハ（または構造体）と一般に呼ばれる。
ドナーとハンドルを一体結合する前に、ドナーウエハ、ハンドルウエハまたは両方の表面上に、誘電層を堆積してよい。これに関して、ＳＯＩ構造体とその製造方法は、ドナーウエハ上に堆積または成長する誘電層を有するものとして、および誘電層の表面に結合されるハンドルウエハの表面を有するものとして、記載される。しかしながら、誘電層をドナーウエハ上に成長または堆積することに代えてまたは加えて、誘電層をハンドルウエハ上に成長または堆積してよく、およびこれらの構造体を、限定せずに任意の様々なアレンジメントで結合できることを理解すべきである。ハンドルウエハ上に設置される誘電層への本明細書における言及は、制限する意味で考慮すべきではない。
一般に、少なくともドナーウエハ、より一般に、ドナーウエハとハンドルウエハの両方が、単結晶シリコンウエハから成るが、しかしながら、本開示から逸脱せずに、他の出発構造体、例えば、多層および／またはヘテロ層の構造体を用いてよいことに留意すべきである。
ハンドルウエハは、例えば、シリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウム、亜リン酸、石英、サファイアおよびそれらの組み合わせのような多層構造体を製造する技術において一般的な任意の材料から得られる。同様に、ドナーウエハは、シリコン、ゲルマニウム、ガリウムヒ素、シリコンゲルマニウム、窒化ガリウム、窒化アルミニウム、亜リン酸、石英、サファイアおよびそれらの組み合わせを含んでよい。しかしながら、一般的に、本開示の方法にしたがって用いられるハンドルウエハおよびドナーウエハは、単結晶シリコンウエハであり、概して、従来のチョクラルスキー結晶成長法にしたがって成長した単結晶インゴットからスライスされた単結晶シリコンウエハである。そして、以下の記載は、説明のために特定種の多層構造体、即ち、ＳＯＩ構造体について頻繁に言及する。これに関して、本開示にしたがって用いられるハンドルウエハおよび／またはドナーウエハは、例えば、２００ｍｍ、３００ｍｍ以上または更に４５０ｍｍの直径ウエハを含む、当業者によって用いるのに適した任意の直径であってよいことに留意すべきである。
図１を参照すると、誘電層１５（例えば、酸化シリコンおよび／または窒化シリコン層）が、ドナーウエハ１２の研磨された前表面上に堆積されている。誘電層１５は、例えば、熱的酸化、湿潤酸化、化学蒸着法、熱的窒化またはそれらの技術の組み合わせなどの任意の従来技術にしたがって適用されてよい。一般的に言うと、誘電層１５は、仕上構造体に所望の絶縁特性を与えるのに充分な実質的に均一な厚さに成長する。しかしながら、一般に、誘電層は、少なくとも約１ｎｍの厚さ、および約１０，０００ｎｍ未満、約５，０００ｎｍ未満、約１，０００ｎｍ未満、約５００ｎｍ、約１５０ｎｍ未満、約１００ｎｍ未満または更に約５０ｎｍ未満の厚さを有する。誘電層１５は、ＳＯＩ構造体に用いるのに適した任意の電気絶縁材料、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、酸化アルミニウム、または酸化マグネシウムを含む材料などであってよい。いくつかの実施形態では、誘電層１５はＳｉＯ２（即ち、誘電層は、存在する不純物を有してＳｉＯ２から本質的に成る）。しかしながら、いくつかの例において、代替的に、純粋なＳｉＯ２の融点よりも高い（即ち、約１７００℃よりも高い）融点を有する誘電層のための材料を用いるのに好まれてよいことに留意すべきである。このような材料の例は、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム、および酸化マグネシウムである。
イオン（例えば、水素原子、ヘリウム原子、または水素原子とヘリウム原子の組み合わせ）が、離層平面１７を規定するように、ドナーウエハの前表面下の実質的に均一な特定深さで注入される。イオンの組み合わせを注入する場合に、同時にまたは連続して注入してよいことに留意すべきである。イオン注入は、技術的に既知である手段を用いて達成してよい。例えば、この注入は、米国特許第6,790,747号で開示されている方法に類似した様式で達成され得る。注入パラメーターは、例えば、約２０〜約１２５ｋｅＶの合計エネルギーにおいて約１×１０１５〜約５×１０１６イオン／ｃｍ２の合計用量に対するイオン注入を含んでよい（例えば、Ｈ２ ＋は、２０ｋｅＶのエネルギーおよび２．４×１０１６イオン／ｃｍ２の用量で注入してよい）。したがって、イオンの組み合わせを用いる場合に、用量は、イオンの組み合わせの間で調整されてよい（例えば、Ｈｅ＋は、３６ｋｅＶのエネルギーおよび１×１０１６イオン／ｃｍ２の用量において注入され、次いで、Ｈ２ ＋は、４８ｋｅＶのエネルギーおよび５×１０１５イオン／ｃｍ２の用量において注入されてよい）。
注入を誘電層の堆積前に行う場合に、ドナーウエハ上への誘電層の次の成長または堆積は、ドナー層中の平面１７に沿った早期の分離または離層を防ぐのに充分に低い温度で適切に行う（即ち、ウエハ結合方法の工程前に）。分離または離層温度は、注入される種、注入される用量および注入される材料の複合関数である。しかしながら、一般に、早期の分離または離層は、約５００℃より低い堆積または成長温度を維持することによって回避され得る。
次いで、図２を参照して、誘電層１５の前表面は、ハンドルウエハ１０の前表面に結合され、親水性結合方法によって結合ウエハ２０を形成する。誘電層１５とハンドルウエハ１０は、例えば、酸素または窒素を含むプラズマにウエハ表面を暴露することによって一体結合されてよい。プラズマに対する暴露は、しばしば表面活性化と呼ばれる方法において表面の構造体を改良する。次いで、ウエハを一体に押して、結合界面１８における結合をその間に形成する。
結合前に、誘電層とハンドルウエハの表面は、従来技術を用いて結合するためのそれらの表面を製造するように、洗浄および／または簡易エッチング、平坦化、またはプラズマ活性化を適宜経てよい。特定の理論に縛られずに、ＳＯＩ構造体のシリコン表面の質は、部分的に、結合前の表面の質の関数であることが概して考えられる。加えて、結合前の両表面の質は、得られる結合界面の質または強度に対して直接的な影響を及ぼす。
従って、いくつかの例では、誘電層および／またはハンドルウエハを、結合前に、例えば、低い表面粗さ（例えば、約０．５ｎｍの二乗平均平方根（ＲＭＳ）未満の粗さ）を得るように、１以上の下記方法に付してよい：（ｉ）例えば、ＣＭＰによる平坦化および／または（ｉｉ）例えば、静水圧表面製造方法のような湿式化学洗浄法などによる洗浄（例えば、ＲＣＡ ＳＣ−１ 洗浄処理であり、水酸化アンモニウム、過酸化水素、および水を、例えば、１：２：５０の比率で有する溶液と、表面を約６５℃約２０分間で接触させ、次いで、脱イオン水すすぎおよび乾燥を行う）。得られる結合強度を向上するように、追加的に、湿潤洗浄処理後にまたはその代わりにプラズマ活性化に、１つまたは両方の表面を適宜付してよい。プラズマ環境は、例えば、酸素、アンモニア、アルゴン、窒素、ジボランまたはホスフィンを含んでよい。
一般的に言うと、結合界面の形成を達成するように用いるエネルギーが、結合界面の一体性（又は統合性、完全性）を次の処理（即ち、ドナーウエハ中における離層または分離平面１７に沿って分離することによる層移動）の間に持続するのを確実にするのに充分に顕著であるときに、ウエハ結合を、本質的に従来技術を用いて達成してよい。しかしながら、一般に、ウエハ結合は、減少した圧力（例えば、約５０ｍトール）および室温で誘電層の表面とハンドルウエハを接触させ、次いで、高温（例えば、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、または更に少なくとも約５００℃）で充分な時間（例えば、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間または更に少なくとも約３時間）加熱することにより達成される。例えば、加熱は、約３５０℃で約１時間にわたって行ってよい。得られる界面は、約５００ｍＪ／ｍ２よりも大きい、１０００ｍＪ／ｍ２よりも大きい、１５００ｍＪ／ｍ２よりも大きい、または更に２０００ｍＪ／ｍ２より大きい結合強度を有してよい。高温は、ドナーウエハとハンドルウエハの隣接表面間における共有結合の形成をもたらし、したがって、ドナーウエハとハンドルウエハの間の結合を強固にする。結合ウエハを加熱またはアニールすると同時に、ドナーウエハに更に早くに注入されるイオンは離層平面を弱める。次いで、ドナーウエハの部分は、ＳＯＩ構造体を形成するように、結合ウエハから離層平面に沿って分離（即ち、離層）される。
結合界面を形成した後に、得られる結合構造体を、ドナーウエハ内の分離または離層平面に沿って破断を生じさせる（図３）のに充分な条件に付す。一般的に言うと、この破断は、例えば、熱的および／または機械的に生じさせる離層技術などの従来技術を用いて達成されてよい。しかしながら、一般に、少なくとも約２００℃、少なくとも約３００℃、少なくとも約４００℃、少なくとも約５００℃、少なくとも約６００℃、少なくとも約７００℃または更に少なくとも約８００℃の温度で（温度は、例えば、約２００℃〜約８００℃または約２５０℃〜約６５０℃の範囲である）、少なくとも約１０秒、少なくとも約１分、少なくとも約１５分、少なくとも約１時間または更に少なくとも約３時間（更に短いアニール時間を要する更に高い温度を伴って（逆もまた同様に））にわたって不活性（例えば、アルゴンまたは窒素）雰囲気または周囲条件下で、結合構造体をアニールすることにより、破断が達成される。
これに関して、代替的な実施形態において、機械的力を用いて、単独でまたはアニールに加えて、この分離を生じさせてよいまたは達成してよいことに留意すべきである。例えば、結合ウエハを、固定具に配置して、結合ウエハから分離したドナーウエハの部分を引くように、機械的力を、結合ウエハの向かい合う面に垂直に適用する。いくらかの方法にしたがって、吸着カップを、機械的力を適用するように用いる。離層平面に沿って亀裂の伝播を開始するように、離層平面における結合ウエハの縁に機械的なくさび形を適用することによって、ドナーウエハの部分の分離を開始する。次いで、吸着カップにより適用される機械的力は、結合ウエハからドナーウエハの部分を引き、したがってＳＯＩ構造体を形成する。
図３を参照すると、分離して、２つの構造体３０、３１を形成する。結合構造体２０の分離がドナーウエハ１２における離層平面１７に沿って生じ（図２）るので、ドナーウエハの部分は、両構造体の部分を残す（すなわち、ドナーウエハの部分が誘電層に沿って移動する）。構造体３０は、ドナーウエハの部分を含む。構造体３１は、シリコンオンインシュレータ構造体であり、ハンドルウエハ１６、誘電層１５およびシリコン層２５を含む。
得られるＳＯＩ構造体３１は、誘電層１５の頂に設置されるシリコン層の薄層２５（離層後に残るドナーウエハ部分）とハンドル層１０を含む。シリコンデバイス層２５は、一般に、約２００ｎｍ未満の厚さであり、更なる小型化への傾向は、約１００ｎｍ未満、約７５ｎｍ未満、約５０ｎｍ未満または更に約１０ｎｍ未満（例えば、約１ｎｍ〜約２００ｎｍ、約５０ｎｍ〜約２００ｎｍまたは約１ｎｍ〜約１０ｎｍ）のデバイス層厚さを有する構造体の発展をもたらした。
ＳＯＩ構造体の離層表面（即ち、ドナーウエハのシリコンの薄層）は、付加的な加工によって平滑化され得る荒い表面を有する。構造体３１を、デバイス製造のための所望特徴を有するシリコン層表面を形成するように付加的な加工に付してよい。例えば、このような特徴は、低下した表面粗さ、および／またはライトポイントディフェクト（またはＬＰＤ）の減少した濃度を含む。シリコンの表面層（即ち、離層表面）を平滑化および薄化するように、離層表面上におけるアニール、化学機械的研磨、高温気体状エッチング（即ち、エピタキシャル−平滑化（エピ−平滑化））の組み合わせ、または犠牲酸化物層の形成を用いてよい。数時間にわたってＳＯＩウエハを高温（約１０００℃〜約１２００℃）に付すプレエピタキシャル平滑化アニール（ＰＥＳＡ）処理を用いてよい。高温は、シリコンの結晶構造がそこに存在する転位を再配向するのを可能にすることによって、ＳＯＩウエハの離層表面を修復する。あるいは、付加的な加工操作（例えば、ＰＥＳＡおよび／またはエピ−平滑化）のいずれかを、以下に記載される金属減少方法後に行ってよい。
上記のように、様々な表面の結合を補助するように、ＳＯＩ構造体３１の様々な表面を、ＳＯＩ構造体の製造中にしばしば離層および／または研磨する。例えば、ハンドルウエハ１０の頂表面および誘電層１５の頂表面を、結合前に洗浄し、シリコン層２５の表面を、離層後に研磨および洗浄する。これらの洗浄操作のそれぞれは、金属汚染をウエハに導入する。金属濃度、とりわけ、構造体（即ち、全体としての構造体中の濃度または「バルク」濃度）中の主要な金属汚染であるニッケル濃度は、少なくとも約１×１０１０ａｔｏｍｓ／ｃｍ３であってよく、いくらかの用途では、少なくとも約１×１０１１ａｔｏｍｓ／ｃｍ３または少なくとも約１×１０１２ａｔｏｍｓ／ｃｍ３であってよい。シリコンデバイス層２５中の局所的な濃度は、バルク濃度よりも高くてよく、少なくとも約１×１０１０ａｔｏｍｓ／ｃｍ３、少なくとも１×１０１２ａｔｏｍｓ／ｃｍ３または少なくとも約１×１０１４ａｔｏｍｓ／ｃｍ３（例えば、約１×１０１０ａｔｏｍｓ／ｃｍ３〜約１×１０１６ａｔｏｍｓ／ｃｍ３）のデバイス層金属濃度（とりわけニッケル濃度）が典型的である。例えば、銅および／またはコバルトのようなニッケルを除く金属汚染が、存在してよい。これに関して、本開示の方法は、ニッケルを除去するのにとりわけ良く適しており、ニッケルは、銅およびコバルトのような他の金属に対してシリコンデバイス層２５内に存在する場合に、更に問題となる。
金属減少方法の第１工程Ｓ１において、図４に示すように、犠牲酸化物層４０を、シリコンデバイス層２５の前表面上に形成する。犠牲酸化物層４０は、構造体を周辺空気に暴露して形成する天然の酸化物層であってよい。このような天然の酸化物層は、約５オングストローム〜約１５オングストロームの厚さであってよい。例えば、天然の酸化物層は、約１０オングストローム、典型的に、約８オングストロームであってよい（即ち、約０．８ｎｍ厚さ）。あるいは、犠牲酸化物層４０を、酸素含有雰囲気中でウエハを加熱することによって形成してよい。いくらかの実施形態では、少量の酸素を、雰囲気中に加え、ＳＯＩ構造体を、以下に記載される工程Ｓ２において加熱する（即ち、工程Ｓ１とＳ２を、同じ装置（例えば、炉）で行い、および同時に行うことができる）。酸化物層の厚さは、重要ではなく、あらゆる厚さが適切であり得る。これに関して、犠牲酸化物層は、シリコンデバイス層の表面上で連続している必要はないが、しかしながら、犠牲酸化物層領域のいかなる隙間もデバイス層の厚さ未満であることが好ましい。
ＳＯＩ構造体の金属含有量を減少する本開示の方法は、構造体内のいくつかの界面に対して記載してよい。図４に示すように、犠牲シリコン酸化物層含有構造体は、犠牲酸化物層４０とシリコンデバイス層２５の間に形成されている第１界面４４を有する。第２界面４８は、デバイス層２５と誘電層１５（例えば、シリコン酸化物層）の間に形成されており、第３界面５２は、誘電層１５とハンドルウエハ１０の間に形成されている。
犠牲酸化物層４０を形成した後に、金属減少方法の工程Ｓ２において、シリコンオンインシュレータ構造体を温度Ｔ１に加熱する。Ｔ１は、デバイス層中の本質的に全ての金属原子（例えば、あるいはニッケル原子のような特定種の少なくとも本質的に全ての金属原子）を溶解（即ち、デバイス層中の金属凝集体から乖離）させるのに充分に高く選択すべきである。Ｔ１は、また、溶解した金属原子が、犠牲酸化物層−シリコンデバイス層界面４４を横切って犠牲酸化物層４０に入る温度を超えるべきでない。Ｔ１をこのような温度より低く維持することによって、デバイス層４０中の金属原子（例えば、ニッケル）は、それらが犠牲酸化物層−デバイス層界面４４に接触するまたはデバイス層−誘電層界面４８に接触する場合に「ピン止め」される。デバイス層中の金属の溶解温度より高い温度において、溶解した金属原子が、バルク中で原子のための化学ポテンシャルよりも低い、様々なデバイス層−酸化物界面における化学ポテンシャルを有しており、該化学ポテンシャルが金属原子を別個の界面で「ピン止め」または「トラップ（または捕捉）」させることが見出されている。しかしながら、構造体の温度Ｔ１が臨界値を超える場合に、金属原子が様々な酸化物界面を横切ってよい。これは、ＳＯＩウエハのバルクから金属が、誘電層を横切ってシリコンデバイス層に入るときに問題になり得る。加えて、酸化物内に拡散した金属は、酸化物内に溶解し得るが表面にマイグレートせず、より低い生産性を伴うより高温でより長時間処理を必要とし得る。更に、金属原子が酸化物表面を横切る温度は、工業的バルクのミクロ欠陥密度プロファイル（例えば、酸素析出または核生成）を変え得る。したがって、Ｔ１が、金属がデバイス層２５中に完全に溶解する温度よりも約２５℃以下で高いことが好ましい。他の実施形態において、Ｔ１は、金属がデバイス層２５中に完全に溶解する温度よりも約２０℃以下で高い、約１５℃以下で高い、約１０℃以下で高いまたは更に約５℃以下で高い。
上記のように、構造体から除去されるのが望ましい本質的に全ての特定金属が、シリコン層中に溶解するように、Ｔ１が選択される。Ｔ１は、実験的に求められ得る。例えば、濃度を減少するのが望ましい特定金属のための実験データに基づく溶解度関数は、Ｔ１を求めるように用いてよい。シリコンデバイス層中のニッケル金属のため、ニッケルとシリコンの溶解度は、INSPEC, EMIS Data Reviews, No. 4, Properties of Silicon, p. 424 (1988) において以下のように報告されている（低温に対して推定されている）。
Figure 0005976013

式中、[Ｎｉ]Ｓｉがｃｍ２／秒で表され、Ｔはケルビンであり、ＫＢはボルツマン定数(8.617 x 10-5 eV/K)である。この関数は、図５に図示される。図５からわかるように、ニッケルは、７６０°Ｋより高い温度（約４９０℃より高い）において完全に溶解するように見える。したがって、ニッケルを除去することが望ましい本開示の実施形態において、Ｔ１は、少なくとも約４９０℃、少なくとも約５００℃または少なくとも約５１０℃であってよい。
金属原子をデバイス層中に実質的に均一に分散させるのに充分な時間ｔ１にわたって、本質的に全ての特定金属を溶解するのに充分な温度Ｔ１であるが金属原子が酸化物界面４４、４８を横切る温度未満で、ウエハを保持すべきである。金属原子を均一に分散させることによって、原子は、冷却中に再結合する可能性が低く、金属析出物を形成する可能性が低い。これに関して、本開示の目的で、金属原子の平均軸方向拡散距離（即ち、金属原子が犠牲酸化物層−シリコンデバイス層界面４４またはデバイス層−誘電層界面４８に向かって動く平均距離）が、デバイス層厚さの数倍も大きい（例えば、少なくとも約１００倍）場合に、金属原子は、シリコン層中に「均一に分散される」。いくらかの実施形態において、金属原子の平均軸方向拡散距離は、シリコンデバイス層厚さの少なくとも約５００倍、またはデバイス層厚さの少なくとも約１０００倍、少なくとも約２５００倍または更に少なくとも約５０００倍（例えば、デバイス層厚さの約５００倍〜約１０，０００倍または約２５００倍〜１０，０００倍）である。デバイス層中の金属原子の分散が、また、様々な熱サイクル、析出、および析出を示すエッチングを伴う検出試験を用いることによって観察され得る。
これに関して、金属原子の平均軸方向拡散距離は、実験的に求められた拡散係数の関数から、並びに平均軸方向拡散距離ｄに対する拡散係数および浸漬時間に関する以下の等式によって、求めることができ、
Figure 0005976013
シリコンデバイス層中のニッケル金属のため、拡散係数Ｄは、INSPEC, EMIS Data Reviews, No. 4, Properties of Silicon, p. 424 (1988) において以下のように報告されている（低温に対して推定されている）。
Figure 0005976013
式中、Ｄ（Ｎｉ）Ｓｉがｃｍ２／秒で表され、Ｔはケルビンであり、ＫＢはボルツマン定数(8.617 x 10-5 eV/K)である。シリコンデバイス層中のニッケル原子に適するように、４９０℃〜約５１５℃の範囲のアニール温度において、少なくとも約１５分のアニール（典型的なデバイス層の厚さの少なくとも４０００倍である、約５００℃の温度における約０．７９ｍｍの平均軸方向拡散距離に一致する）を用いてよく、または更に、約１０分以上、約５分以上または更に１分以上の短さのアニールを用いてよい。
更に、これに関して、本開示の目的で、Ｔ１は、ＳＯＩ構造体を時間ｔ１にわたって維持する単一温度である必要はないことを理解すべきである。そうではなく、金属原子をデバイス層に実質的に均質に分散させるのに充分な時間ｔ１にわたって、本質的に全ての特定金属を溶解させる温度範囲であるが金属原子が酸化物界面４４、４８を横切る温度未満で、ウエハを維持してよい。
時間ｔ１の後に、工程Ｓ３において、平均冷却速度Ｒで、ウエハをＴ１から温度Ｔ２に冷却し、Ｔ２は、金属原子がシリコン中で実質的に動かない温度である。冷却速度Ｒは、冷却中にシリコンデバイス層中で金属析出を実質的に生じさせないように充分に低い。ウエハを冷却しているときに、デバイス層中の金属原子は、酸化物界面４４、４８で生じるのが見出されているそれらの最低化学ポテンシャルに向かう。ウエハが、ゆっくりすぎて冷却される場合に、金属は、代わりに、核生成し、組み合わさって析出物を作る。したがって、冷却速度Ｒは、冷却中にシリコンデバイス層中で金属析出が実質的に生じないように充分に速いように制御される。適切に、シリコンウエハの冷却速度は、少なくとも約０．３℃／分で維持されてよく、または他の実施形態に関して、少なくとも約１℃／秒、少なくとも約５℃／分、少なくとも約３０℃／分、少なくとも約６０℃／分または少なくとも約１００℃／分（例えば、約０．３℃／分〜約５０００℃／分、約０．３℃／分〜約１０００℃／分または約１℃／分〜約５００℃／分）で維持されてよい。
本開示の目的で、金属原子がシリコン中で実質的に動かない温度は、興味のある金属の８０％がシリコン中で溶解しないままである温度である。図５からわかるように、ニッケルは、約７１５°Ｋ（約４４０℃）でシリコン中で実質的に動かない（即ち、Ｔ２は約４４０℃以下である）。他の実施形態において、Ｔ２は、約４２５℃以下、約４００℃以下または約３００℃以下である。工程Ｓ２とＳ３は、同じ環境で行われ、適切な環境は、シリコンと酸化シリコン原子に対して不活性である気体を含むということに留意すべきである。いくつかの実施形態では、環境は、上記のとおり、工程Ｓ１において、ＳＯＩ構造体の表面上で犠牲酸化物層を成長させる酸素量を含む。
冷却中にシリコンデバイス層中に金属析出が実質的に生じないように冷却速度を制御することに加えて、冷却中に犠牲酸化物層−シリコンデバイス層界面４４がシリコンデバイス層−誘電層界面４８における温度を超えるようにウエハを横切る温度勾配をもたらすように、冷却速度は充分に高くすべきある。シリコンデバイス層−誘電層界面４８における金属が、犠牲酸化物層−シリコンデバイス層界面４４における金属と比較して長時間にわたって移動するので、この勾配は、より多くの金属原子がシリコンデバイス層−誘電層界面４８に対して犠牲酸化物層−シリコンデバイス層界面４４においてマイグレートおよびピン止めされるのを可能にする。適切な冷却速度は、上記のように、少なくとも約０．３℃／秒または更に少なくとも約５℃／秒の速度を含む。
本開示の工程Ｓ２とＳ３の間の金属の動きは、図６に概略的に示される。図６は、表面に犠牲酸化物層４０を有するＳＯＩウエハ３１を概略的に示す。時間の関数としてのウエハの温度プロファイルは、誘電層１５中において示される。工程Ｓ２の前に、デバイス層２５は、多くの金属析出５３（例えば、ニッケル析出物）を含む。工程Ｓ２中に加熱すると、析出物は溶解し、金属原子は、シリコンデバイス層２５全体にわたって均一に分散する。工程Ｓ３における冷却中に、金属原子が、好ましくは、誘電層１５を有する界面４８よりも天然酸化物層４０を有する界面４４に、より多くの量がマイグレートする酸化物界面４４、４８におけるそれらの最低化学ポテンシャルにマイグレートする。これに関して、工程Ｓ１、Ｓ２およびＳ３は、犠牲酸化物層と、第１種の金属原子（例えば、ニッケル原子）を有するデバイス層を有するＳＯＩ構造体をもたらし、少なくとも約５０％の第１種の金属原子は、犠牲酸化物層４０とデバイス層２５の間で形成されている界面４４におけるデバイス層に位置している。いくらかの実施形態において、少なくとも約５５％、少なくとも約６０％または更に少なくとも約７０％の第１種の金属原子が界面４４におけるデバイス層に位置している。本発明で用いられるように、「界面４４に」位置した金属原子は、（ｉ）デバイス層２５と犠牲酸化物層４０の両方を接触しまたは（ｉｉ）界面４４から距離を置いてデバイス層２５内にあり、その距離は、犠牲酸物層が除去された後に原子が従来の洗浄処理に利用しやすい（即ち、このような処理によって除去され得る）ように充分小さいということに留意すべきである。
犠牲酸化物層４０、および界面４４における金属原子は、金属減少法の工程Ｓ４において除去される。犠牲酸化物層４０と金属原子は、ＳＯＩ構造体をエッチング溶液と接触させることによって除去され得る。ＳＣ１（ＮＨ４ＯＨとＨ２Ｏ２混合物）およびＨＦ洗浄浴槽を含む、半導体洗浄について当業者に既知の任意の適切なエッチング溶液が、用いられてよい。一般に、溶液は、当業者によって求められ得るような、犠牲酸化物層を除去するのに適した条件下で、適用される。ＳＯＩ構造体の表面は、腐食浴槽中にＳＯＩ構造体を浸漬させる（または少なくとも部分的に浸漬させる）ことによって、または表面を腐食気体（例えば、ＨＦ腐食気体）と接触することにより表面を選択的に腐食することによって、腐食液と接触し得る。バッチ浸漬（洗浄ベンチ）は、エッチングのために用いられてよく、スピンエッチング技術もまた、本開示の範囲から逸脱せずに用いられてよい。
いくらかの特定の実施形態において、溶液は、Ｈ２Ｏ２の量を適宜含んでよいＨＦ水溶液である。溶液中のＨＦ濃度（重量で）は、約５０重量％未満でよく、他の実施形態において、約２５％未満、約１０％未満、約５％未満または約２％未満（例えば、約０．５％〜約５０％または約０．５％〜約１０％）である。ＨＦ溶液は、例えば、錯形成リガンド（または錯体形成配位子）または界面活性剤のような１以上の他の成分を含んでよいが；しかしながら、所定の実施形態では、腐食液は、水とＨＦを本質的に含む。腐食液は、構造体の表面と接触する気体であってもよい。適切な気体は、例えば、水素、アルゴンまたは窒素のようなキャリアガス中で薄められてよいＨＦガスを含む。
腐食液がシリコン層と接触する時間は、腐食液の腐食性、その濃度、およびデバイス層−犠牲酸化物界面でトラップ（捕捉）されている金属原子が暴露および除去される前に除去される必要がある酸化物の厚さにしたがって変化してよい。約１ｎｍより少ない酸化物厚さのために、従来から用いられているＳＣ１またはＨＦ浴槽に関して一般的な時間スケール（１８分より少ない、典型的に、５分よりも少ない）を用いてよい。本開示の分野で従来続けられているように、一般に、ＳＣ１処理の後に、すすぎ洗いおよび酸処理（即ち、ＳＣ２洗浄）を行って、ＳＣ１洗浄により表面に堆積されていた金属を除去する。処理条件は、当業者に良く知られており、表面酸化物、および直下にピン止めされている金属原子を除去する化学浴槽および処理時間の任意の数の組み合わせは、本開示の範囲から逸脱せずに用いられてよい。
本開示の工程Ｓ４は、界面４４における金属原子の除去をもたらし、シリコンデバイス層の合計金属含有量を減少させる。例えば、デバイス層の合計金属含有量は、温度Ｔ１においてシリコン中の興味のある金属の溶解限界に、または更にこの溶解限界より低くに減少され得る。
シリコンデバイス層中の金属含有量を更に減少するように、工程Ｓ１、Ｓ２、Ｓ３およびＳ４は、１以上の付加的なサイクル、例えば、約２以上のサイクル、約３以上のサイクルまたは更に約５以上のサイクルで繰り返されてよい。
実施例１： プレエピタキシャル層平滑化アニール（ＰＥＳＡ）したが気体エッチングにより平滑化（エピ−平滑化）しなかったＳＯＩウエハにおける金属関係欠陥の減少
Ｓｅｃｃｏワンドヘイズ（すなわち、小さいニッケル析出物によりもたらされる非常に散乱した可視光）を伴っており表面に天然の酸化物層を有する８つのＳＯＩウエハを試験した。ＳＯＩウエハを結合し、離層しおよび１１２５℃でアニールしたが（即ち、プレエピタキシャル層平滑化アニール（ＰＥＳＡ））、高温気体エッチング（即ち、エピタキシャル−平滑化（エピ−平滑化））に付さなかった。４つのウエハを、制御として用い、４つの残りのウエハを、適切な酸化物（＜３オングストローム）を成長するのに不充分な少量の酸素を伴って１５分間にわたって、垂直炉（Ａ４１２、ＡＳＭ（オランダ））で５００℃に加熱した。ウエハに関する温度プロファイルが図７に示され、炉の様々なパドル領域に関する温度が示される。傾斜低下冷却速度は、約１．８℃／分であった。
５００℃でアニールした２つのウエハは、８分間のＨＦ溶液の使用によりエッチングし、他の２つは、８分間にわたってＨＦ／Ｈ２Ｏ２溶液の使用によってエッチングした。ＨＦの濃度は、約０．５重量％であり、使用時に、Ｈ２Ｏ２の濃度は約２．５重量％であった。全てのウエハは、２工程エッチング処理においてエピ−平滑化（Ｅ３０００のＥＰＩ反応器、ＡＳＭ（オランダ））され、該処理ではウエハは、ウエハを水素雰囲気中で０．７体積％のＨＣｌと接触させながら設定時間にわたって１１００℃に加熱し、次いで１０００℃に冷却した。欠陥は、装飾的エッチングを用いて金属析出物を目立たせることにより測定した。装飾的エッチングは、任意の領域における埋め込まれた酸化物層をアンダーカットするように、任意の金属析出物をエッチングし、次いで、ＨＦエッチングを行う標準Ｓｅｃｃｏエッチング（ＳｅｃｃｏエッチングがＢＯＸ層への通路を形成した）を含んだ。得られる孔を、コダック（Ｋｏｄａｋ）輝線によって検出した。欠陥は、２つの異なる四分円（以下の試験「ａ」と「ｂ」）においてそれぞれのウエハに対して測定した。
試験結果は、以下の表１に示される。輝線評価の結果が、「欠陥が存在するか？」列で示される。タイトル「拡張」が付された列は、ウエハの縁から中心に向かって延在しているワンドヘイズの距離を示す。面積におけるウエハの観察視野において、ワンドヘイズが存在し、欠陥を数えるように選択した。ランダムな観察視野は、欠陥が観察されないウエハのために選択した。顕微鏡対物レンズを、欠陥が適切に数えられるように選択した。１つの観察視野のみを、四分円につき用いた。それぞれの観察視野に対して測定された欠陥の合計数は、「欠陥総数」列に示され、１ｃｍ２当たりの欠陥数が「欠陥密度」で示される。
Figure 0005976013
全ての欠陥は、その挙動に起因してニッケル、および加工レシピに用いる熱的レシピに帰すると考えられる。表１からわかるように、５００℃の熱処理では、欠陥が検出されなかった。
実施例２：エンドオブラインＳＯＩウエハにおける金属関係欠陥の減少
Ｓｅｃｃｏワンドヘイズを有した４つのエンドオブラインＳＯＩウエハ（即ち、実施例１のように処理し、次いで、仕上洗浄によって処理し、適用可能な検査（粒子、平坦性および層厚さの検査）に付す）を、実施例１の処理にしたがって（１．８℃／分の傾斜低下を伴って１５分間にわたって５００℃に）加熱した。これらのウエハは、事前に天然の酸化物層が除去されていたので、犠牲酸化物層は、加熱中に存在する酸素の分圧の結果としてアニール中に形成した。それぞれのウエハは、ロットにおける１つのウエハがSeccoワンドヘイズを含む程度に依存して４つの欠陥カテゴリーの１つに分類される多数のウエハから選択した。それぞれのロットからの第２ウエハを、制御として用いた（４つの制御ウエハ）。５００℃の熱処理後に、熱処理ウエハを、制御ウエハと組み合わして、全てのウエハを、ＨＦ洗浄、仕上洗浄（ＳＣ１とＳＣ２洗浄）および粒子検査ツール（SP207, KLA-Tencor (カリフォルニア州、ミルピタス）)における最終検査に付した。全ての８つのウエハを、表２に示される結果を有する実施例１に記載の方法にしたがってＳｅｃｃｏ試験に付した。ロット３において試験したウエハは、ウエハ縁の近くで２つの「熱スポット」を有した。
Figure 0005976013
表２からわかるように、５００℃の熱処理では、欠陥が検出されなかった。
実施例３：５００℃の熱処理前後の欠陥密度の比較
酸化物を事前に除去したウエハの１６個の異なるロットからの１６個のウエハを、プレエピタキシャル層平滑化アニールに付したが、しかしエピ−平滑化に付さなかった。ウエハを、実施例１の５００℃熱処理に付し、酸化物を除去し、エピ−平滑化および他のエンドオブライン処理に付した（例えば、仕上洗浄し、および適用可能な検査に付した）。次いで、ウエハを、欠陥について分析した。同じロットにおける複数のウエハは、比較目的のために５００℃熱処理前の欠陥について分析した（プレ−エピ平滑化）。
Figure 0005976013
表３からわかるように、５００℃熱処理は、ニッケル関係欠陥の顕著な減少をもたらした。
実施例４：多重サイクル金属減少法の分析
４つのＳＯＩウエハは、実施例１にあるように、４つのロットから選択し、５００℃１５分間の熱処理に付し、犠牲酸化物層の除去を行った。次いで、熱処理および酸化物除去を第２サイクルにおいて繰り返した。欠陥密度は、第１熱処理前、第１熱処理後および第２熱処理後に求めた。欠陥密度は、以下の表４で示される。
Figure 0005976013
表４からわかるように、第２の外方拡散は、複数のウエハについて欠陥の更なる減少をもたらした。
本開示の要素またはその好ましい実施形態を導入するとき、冠詞「ａ」、「ａｎ」、「ｔｈｅ」および「ｓａｉｄ」は、１以上の要素であることを意味することが意図される。用語「comprising」、「including」および「having」は、包含的であることが意図され、記載した要素以外の付加的な要素であってよいことを意味する。
様々な変化が、本開示の範囲から逸脱せずに上記の装置および方法においてなされるの
で、上記の明細書に含まれ及び添付図面に示される全ての事柄が説明するためであり、制
限する意味ではないことが意図される。
なお、本発明は以下の態様を含む。
・態様１
シリコンオンインシュレータ構造体の金属含有量の減少方法であって、
該シリコンオンインシュレータ構造体が、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間に設けられた誘電層とを有し、誘電層とシリコンデバイス層が、誘電層とシリコンデバイス層の間に界面を形成しており、
前記方法が、
シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層が、犠牲酸化物層とシリコンデバイス層の間に界面を形成し；
金属原子をデバイス層中に均一に分散させるのに充分な時間ｔ １ にわたって、デバイス層中に存在する全ての金属析出物を溶解させるのに充分な温度Ｔ １ に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、ここで、温度Ｔ １ が、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり；
金属原子を犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに溶解させるように、Ｔ １ から、金属原子が平均冷却速度Ｒにおいてシリコン中で実質的に動かない温度Ｔ ２ に、シリコンオンインシュレータ構造体を冷却し、冷却中に金属析出がシリコンデバイス層内で実質的に生じないように冷却速度が充分に高く；および
犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分をシリコンオンインシュレータ構造体から除去すること、
を有する、シリコンオンインシュレータ構造体の金属含有量の減少方法。
・態様２
金属原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、態様１に記載の方法。
・態様３
金属原子の横方向拡散距離が、デバイス層の厚さを少なくとも約１００倍または少なくとも約５００倍、少なくとも約１０００倍、少なくとも約２５００倍、少なくとも約５０００倍、約５００〜約１０，０００倍または約２５００〜約１０，０００倍で越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、態様２に記載の方法。
・態様４
より多くの金属原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層の界面における温度を越える、態様１〜３のいずれかに記載の方法。
・態様５
金属を、ニッケル、銅およびコバルトから成る群から選択する、態様１〜４のいずれかに記載の方法。
・態様６
金属が、ニッケルである、態様１〜４のいずれかに記載の方法。
・態様７
Ｔ １ が、少なくとも約４９０℃、少なくとも約５００℃または少なくとも約５１０℃であり、約５１５℃未満である、態様６に記載の方法。
・態様８
Ｔ １ が、少なくとも、金属がデバイス層に溶解する温度であり、金属がデバイス層に完全に溶解する温度よりも約２５℃以下で大きい、または金属がデバイス層中で完全に溶解する温度よりも約２０℃以下で大きい、約１５℃以下で大きい、約１０℃以下で大きい、または約５℃以下で大きい、温度である、態様１〜７のいずれかに記載の方法。
・態様９
シリコンオンインシュレータ構造体を加熱する時間ｔ １ が、少なくとも約１分、少なくとも約５分、少なくとも約１０分または少なくとも約１５分である、態様６または７に記載の方法。
・態様１０
冷却速度Ｒが、少なくとも約０．３℃／分、少なくとも約１℃／秒、少なくとも約５℃／分、少なくとも約３０℃／分、少なくとも約６０℃／分、少なくとも約１００℃／分、約０．３℃／分〜約５０００℃／分、約０．３℃／分〜約１０００℃／分または約１℃／分〜約５００℃／分である、態様６、７および９のいずれかに記載の方法。
・態様１１
Ｔ ２ が、約４４０℃である、態様６、７、９および１０のいずれかに記載の方法。
・態様１２
Ｔ ２ が、約４４０℃以下、約４２５℃以下、約４００℃以下または約３００℃以下である、態様６、７、９および１０のいずれかに記載の方法。
・態様１３
天然の酸化物層を形成するように構造体を周辺空気に暴露することによって、犠牲酸化物層を形成する、態様１〜１２のいずれかに記載の方法。
・態様１４
酸素含有雰囲気中でウエハを加熱することによって犠牲酸化物層を形成する、態様１〜１２のいずれかに記載の方法。
・態様１５
シリコンデバイス層が、約２００ｎｍ未満の厚さ、約１００ｎｍ未満の厚さ、約７５ｎｍ未満の厚さ、約５０ｎｍ未満の厚さ、約１０ｎｍ未満の厚さ、約１ｎｍ〜約２００ｎｍの厚さ、約５０ｎｍ〜約２００ｎｍの厚さまたは約１ｎｍ〜約１０ｎｍの厚さである、態様１〜１４のいずれかに記載の方法。
・態様１６
シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも約１×１０ １０ ａｔｏｍｓ／ｃｍ ３ 、少なくとも約１×１０ １１ ａｔｏｍｓ／ｃｍ ３ または少なくとも約１×１０ １２ ａｔｏｍｓ／ｃｍ ３ である、態様１〜１５のいずれかに記載の方法。
・態様１７
シリコンデバイス層中のニッケルの初期濃度が、少なくとも約１×１０ １０ ａｔｏｍｓ／ｃｍ ３ 、少なくとも約１×１０ １２ ａｔｏｍｓ／ｃｍ ３ または少なくとも約１×１０ １４ ａｔｏｍｓ／ｃｍ ３ である、態様１〜１６のいずれかに記載の方法。
・態様１８
シリコンデバイス層中の金属量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程を、約２サイクル以上、約３サイクル以上または更に約５サイクル以上で繰り返す、態様１〜１７のいずれかに記載の方法。
・態様１９
誘電層が、ＳｉＯ ２ から成る、態様１〜１８のいずれかに記載の方法。
・態様２０
犠牲酸化物層を除去した後に、シリコンデバイス層が、第１種の金属を、シリコン中の金属の温度Ｔ １ における溶解限界以下の量において含む、態様１〜１９のいずれかに記載の方法。
・態様２１
犠牲酸化物層を有するシリコンオンインシュレータ構造体をエッチング溶液と接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を除去する、態様１〜２０のいずれかに記載の方法。
・態様２２
ハンドルウエハと、シリコンデバイス層と、ハンドルウエハとシリコンデバイス層の間の誘電層と、犠牲酸化物層を有するシリコンオンインシュレータ構造体であって、シリコンデバイス層が、第１表面において誘電層と結合しており、第２表面において犠牲酸化物層と結合しており、該第２表面が、犠牲酸化物−シリコンデバイス層界面を形成しており、デバイス層が、第１種の金属原子を含んでおり、第１種の金属原子の少なくとも約５０％が、デバイス層において界面に位置している、シリコンオンインシュレータ構造体。
・態様２３
第１種の金属原子が、ニッケル原子、銅原子およびコバルト原子から成る群から選択される、態様２２に記載のシリコンオンインシュレータ構造体。
・態様２４
第１種の金属原子が、ニッケル原子である、態様２１に記載のシリコンオンインシュレータ構造体。
・態様２５
第１種の金属原子の少なくとも約５５％が、デバイス層において界面に位置し、若しくは第１種の金属原子の少なくとも約６０％または少なくとも約７０％が、デバイス層において界面に位置している、態様２４に記載のシリコンオンインシュレータ構造体。
・態様２６
ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層の間の誘電層を有するシリコンオンインシュレータ構造体であって、誘電層とシリコンデバイス層とが、誘電層とシリコンデバイス層の間に界面を形成しており、該シリコンオンインシュレータ構造体が、
シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層とが、犠牲酸化物層とシリコンデバイス層の間に界面を形成し；
金属原子をデバイス層中に均一に分散させるのに充分な時間ｔ １ にわたって、デバイス層中に存在する全ての金属析出物を溶解するのに充分な温度Ｔ １ に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、温度Ｔ １ が、金属原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり；
犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに金属原子を溶解させるように、Ｔ １ から、金属原子が平均冷却速度Ｒにおいてシリコン中で実質的に動かない温度Ｔ ２ に、シリコンオンインシュレータ構造体を冷却し、冷却中に金属析出がシリコンデバイス層内で実質的に生じないように、冷却速度が充分に高く；および
犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分を、シリコンデバイス層の前表面から除去すること
により、デバイス層中の減少した金属量を有し、
デバイス層の金属量が減少した後、シリコンデバイス層が、第１種の金属を、シリコン中の金属の温度Ｔ １ における溶解限界以下の量において含んでいる、
シリコンオンインシュレータ構造体。
・態様２７
金属原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたってシリコンオンインシュレータ構造体を加熱することによって、シリコンデバイス層中の金属含有量が減少している、態様２６に記載のシリコンオンインシュレータ構造体。
・態様２８
金属原子の横方向拡散距離が、デバイス層の厚さを少なくとも約１００倍または少なくとも約５００倍、少なくとも約１０００倍、少なくとも約２５００倍、少なくとも約５０００倍、約５００〜約１０，０００倍または約２５００〜約１０，０００倍で越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱することによって、シリコンデバイス層中の金属含有量が減少している、態様２７に記載のシリコンオンインシュレータ構造体。
・態様２９
よりも多くの金属原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層界面における温度を越える、態様２６〜２８のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３０
金属が、ニッケル、銅およびコバルトから成る群から選択されている、態様２６〜２９のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３１
金属が、ニッケルである、態様２６〜２９のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３２
Ｔ １ が、少なくとも約４９０℃、少なくとも約５００℃または少なくとも約５１０℃および約５１５℃未満である、態様３１に記載のシリコンオンインシュレータ構造体。
・態様３３
Ｔ １ が、少なくとも、金属がデバイス層に溶解する温度であり、金属がデバイス層に完全に溶解する温度よりも約２５℃以下で高い、または金属がデバイス層に完全に溶解する温度よりも約２０℃以下で高い、約１５℃以下で高い、約１０℃以下で高い、または約５℃以下で高い、態様２６〜３２のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３４
シリコンオンインシュレータ構造体が加熱される時間ｔ １ が、少なくとも約１分、少なくとも約５分、少なくとも約１０分または少なくとも約１５分である、態様３１または３２に記載のシリコンオンインシュレータ構造体。
・態様３５
冷却速度Ｒが、少なくとも約０．３℃／分、少なくとも約１℃／秒、少なくとも約５℃／分、少なくとも約３０℃／分、少なくとも約６０℃／分、少なくとも約１００℃／分、約０．３℃／分〜約５０００℃／分、約０．３℃／分〜約１０００℃／分、または約１℃／分〜約５００℃／分である、態様３１、３２および３４のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３６
Ｔ ２ が、約４４０℃である、態様３１、３２、３４および３５のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３７
Ｔ ２ が、約４４０℃以下、約４２５℃以下、約４００℃以下または約３００℃以下である、態様３１、３２、３４および３５のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３８
天然の酸化物層を形成するように構造体を周辺空気に暴露することにより、犠牲酸化物層が形成されている、態様２６〜３７のいずれかに記載のシリコンオンインシュレータ構造体。
・態様３９
ウエハを酸素含有雰囲気中で加熱することによって、犠牲酸化物層が形成されている、態様２６〜３７のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４０
シリコンデバイス層が、約２００ｎｍ未満の厚さ、約１００ｎｍ未満の厚さ、約７５ｎｍ未満の厚さ、約５０ｎｍ未満の厚さ、約１０ｎｍ未満の厚さ、約１ｎｍ〜約２００ｎｍの厚さ、約５０ｎｍ〜約２００ｎｍの厚さ、または約１ｎｍ〜約１０ｎｍの厚さである、態様２６〜３９のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４１
シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも約１×１０ １０ ａｔｏｍｓ／ｃｍ ３ 、少なくとも約１×１０ １１ ａｔｏｍｓ／ｃｍ ３ または少なくとも約１×１０ １２ ａｔｏｍｓ／ｃｍ ３ である、態様２６〜４０のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４２
シリコンデバイス層中のニッケル濃度が、少なくとも約１０ １０ ａｔｏｍｓ／ｃｍ ３ 、少なくとも約１×１０ １２ ａｔｏｍｓ／ｃｍ ３ または少なくとも約１×１０ １４ ａｔｏｍｓ／ｃｍ ３ である、態様２６〜４１のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４３
シリコンデバイス層中の金属量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程が、約２サイクル以上、約３サイクル以上または更に約５サイクル以上で繰り返されている、態様２６〜４２のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４４
誘電層が、ＳｉＯ ２ から成る、態様２６〜４３のいずれかに記載のシリコンオンインシュレータ構造体。
・態様４５
犠牲層を有するシリコンオンインシュレータ構造体を、エッチング溶液に接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面における金属原子の部分が、除去されている、態様２６〜４４のいずれかに記載のシリコンオンインシュレータ構造体。

Claims (14)

  1. シリコンオンインシュレータ構造体のニッケル含有量の減少方法であって、
    該シリコンオンインシュレータ構造体が、ハンドルウエハと、前表面を有するシリコンデバイス層と、ハンドルウエハとシリコンデバイス層との間に設けられた誘電層と、を有し、誘電層とシリコンデバイス層が、誘電層とシリコンデバイス層の間に界面を形成しており、
    前記方法が、
    シリコンデバイス層の前表面上に犠牲酸化物層を形成し、犠牲酸化物層とシリコンデバイス層が、犠牲酸化物層とシリコンデバイス層の間に界面を形成し；
    ニッケル原子をデバイス層中に均一に分散させるのに充分な時間ｔ１にわたって、デバイス層中に存在する全てのニッケル析出物を溶解させるのに充分な温度Ｔ１に、犠牲酸化物層を有するシリコンオンインシュレータ構造体を加熱し、ここで、温度Ｔ１が、ニッケル原子が犠牲酸化物層−シリコンデバイス層界面を横切って犠牲酸化物層に入る温度未満であり；
    ニッケル原子を犠牲酸化物層−シリコンデバイス層界面とシリコンデバイス層−誘電層界面とに溶解させるように、Ｔ１から、ニッケル原子が平均冷却速度Ｒにおいてシリコン中で実質的に動かない温度Ｔ２に、シリコンオンインシュレータ構造体を冷却し、冷却中にニッケル析出がシリコンデバイス層内で実質的に生じないように冷却速度が充分に高く、より多くのニッケル原子が、シリコンデバイス層−誘電層界面よりも犠牲酸化物層−シリコンデバイス層界面に位置するように、冷却中に、犠牲酸化物層−シリコンデバイス層界面における温度が、シリコンデバイス層−誘電層の界面における温度を越え；および
    犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面におけるニッケル原子の部分をシリコンオンインシュレータ構造体から除去すること、
    を有する、シリコンオンインシュレータ構造体のニッケル含有量の減少方法。
  2. ニッケル原子の平均横方向拡散距離がデバイス層の厚さを越えるのに充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、請求項１に記載の方法。
  3. ニッケル原子の横方向拡散距離が、デバイス層の厚さの少なくとも１００倍を越え得るように充分な時間にわたって、シリコンオンインシュレータ構造体を加熱する、請求項２に記載の方法。
  4. Ｔ１が、少なくとも４９０℃である、請求項１に記載の方法。
  5. Ｔ１が、少なくとも、ニッケルがデバイス層に溶解する温度であり、ニッケルがデバイス層に完全に溶解する温度よりも２５℃以下で大きい温度である、請求項１〜４のいずれか１項に記載の方法。
  6. シリコンオンインシュレータ構造体を加熱する時間ｔ１が、少なくとも１分である、請求項１〜５のいずれか１項に記載の方法。
  7. 冷却速度Ｒが、少なくとも０．３℃／分である、請求項１〜６のいずれか１項に記載の方法。
  8. Ｔ２が、４４０℃である、請求項１〜７のいずれか１項に記載の方法。
  9. Ｔ２が、４４０℃以下である、請求項１〜７のいずれか１項に記載の方法。
  10. シリコンオンインシュレータ構造体中のニッケルの初期濃度が、少なくとも１×１０１０原子／ｃｍ３である、請求項１〜９のいずれか１項に記載の方法。
  11. シリコンデバイス層中のニッケル量を更に減少させるように、犠牲酸化物層形成工程、加熱工程、冷却工程および犠牲酸化物層除去工程を、２サイクル以上繰り返す、請求項１〜１０のいずれか１項に記載の方法。
  12. 誘電層が、ＳｉＯ２から成る、請求項１〜１１のいずれか１項に記載の方法。
  13. 犠牲酸化物層を除去した後に、シリコンデバイス層が、第１種のニッケルを、シリコン中のニッケルの温度Ｔ１における溶解限界以下の量において含む、請求項１〜１２のいずれか１項に記載の方法。
  14. 犠牲酸化物層を有するシリコンオンインシュレータ構造体をエッチング溶液と接触させることによって、犠牲酸化物層と、犠牲酸化物層−シリコンデバイス層界面におけるニッケル原子の部分を除去する、請求項１〜１３のいずれか１項に記載の方法。
JP2013551383A 2011-01-31 2012-01-27 Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体 Active JP5976013B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161437993P 2011-01-31 2011-01-31
US61/437,993 2011-01-31
US13/354,788 2012-01-20
US13/354,788 US8796116B2 (en) 2011-01-31 2012-01-20 Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
PCT/US2012/022970 WO2012106210A2 (en) 2011-01-31 2012-01-27 Methods for reducing the metal content in the device layer of soi structures and soi structures produced by such methods

Publications (3)

Publication Number Publication Date
JP2014508405A JP2014508405A (ja) 2014-04-03
JP2014508405A5 JP2014508405A5 (ja) 2015-02-26
JP5976013B2 true JP5976013B2 (ja) 2016-08-23

Family

ID=46576658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551383A Active JP5976013B2 (ja) 2011-01-31 2012-01-27 Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体

Country Status (9)

Country Link
US (3) US8796116B2 (ja)
EP (1) EP2671247B1 (ja)
JP (1) JP5976013B2 (ja)
KR (1) KR101871534B1 (ja)
CN (1) CN103339713B (ja)
MY (1) MY166803A (ja)
SG (1) SG191966A1 (ja)
TW (1) TW201250838A (ja)
WO (1) WO2012106210A2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
EP3378094B1 (en) * 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
SG11201810486VA (en) 2016-06-08 2018-12-28 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant
EP3533081B1 (en) 2016-10-26 2021-04-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
EP3549162B1 (en) 2016-12-05 2022-02-02 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
CN110178212B (zh) * 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理
EP3989272A1 (en) 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
CN107946231B (zh) * 2017-11-22 2020-06-16 上海华力微电子有限公司 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11798802B2 (en) * 2022-02-11 2023-10-24 Globalwafers Co., Ltd. Methods for stripping and cleaning semiconductor structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4824698A (en) * 1987-12-23 1989-04-25 General Electric Company High temperature annealing to improve SIMOX characteristics
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US5478758A (en) 1994-06-03 1995-12-26 At&T Corp. Method of making a getterer for multi-layer wafers
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09260288A (ja) * 1996-01-19 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH1167778A (ja) * 1997-08-19 1999-03-09 Sumitomo Metal Ind Ltd Ｓｏｉ半導体ウエーハの製造方法
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US7294561B2 (en) 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
WO2008053042A1 (en) * 2006-11-02 2008-05-08 Interuniversitair Microelektronica Centrum Removal of impurities from semiconductor device layers

Also Published As

Publication number Publication date
WO2012106210A3 (en) 2012-11-01
CN103339713A (zh) 2013-10-02
WO2012106210A2 (en) 2012-08-09
US8796116B2 (en) 2014-08-05
SG191966A1 (en) 2013-08-30
US20120193753A1 (en) 2012-08-02
JP2014508405A (ja) 2014-04-03
EP2671247B1 (en) 2015-07-22
KR20140018872A (ko) 2014-02-13
KR101871534B1 (ko) 2018-06-26
EP2671247A2 (en) 2013-12-11
CN103339713B (zh) 2016-06-15
TW201250838A (en) 2012-12-16
US20130168836A1 (en) 2013-07-04
US20130168802A1 (en) 2013-07-04
MY166803A (en) 2018-07-23

Similar Documents

Publication Publication Date Title
JP5976013B2 (ja) Ｓｏｉ構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるｓｏｉ構造体
JP2014508405A5 (ja)
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
US8173521B2 (en) Method for manufacturing bonded wafer
US8822242B2 (en) Methods for monitoring the amount of metal contamination in a process
US7582540B2 (en) Method for manufacturing SOI wafer
JP2013534057A (ja) Ｓｏｉ基板に仕上げを施す方法
US10049916B2 (en) Method of manufacturing a germanium-on-insulator substrate
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
US8003494B2 (en) Method for producing a bonded wafer
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JPH09260619A (ja) Ｓｏｉ基板及びその製造方法
JP2005340348A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US20090004825A1 (en) Method of manufacturing semiconductor substrate
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
US11798802B2 (en) Methods for stripping and cleaning semiconductor structures
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
Aoki et al. hybrid crystal orientation substrates
Aoki et al. Gettering Efficiency of Si (110)/(100) Directly Bonded Hybrid Crystal Orientation Substrates

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160719

R150 Certificate of patent or registration of utility model

Ref document number: 5976013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250